JP3905822B2 - 同期整流式スイッチング電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、直流電圧を所望の電圧に変換し、電子機器に供給する同期整流方式のスイッチング電源であって、特にフライバック型の同期整流式スイッチング電源に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２０００−１１６１２２号公報
従来の同期整流方式の整流回路を備えたフライバックコンバータは、例えば特許文献１に開示されているように、トランスの１次巻線側に直流電源と主スイッチ素子より成る直列回路が接続され、トランスの２次巻線は、整流用素子が直列に設けられ、さらに整流回路を介して出力端子に接続されている。このフライバックコンバータは、ＭＯＳ−ＦＥＴの主スイッチ素子をオン・オフ制御し、主スイッチ素子がターンオフしたときに、トランスの２次側回路の整流用素子であるＭＯＳ−ＦＥＴをオンし、２次巻線に発生するリセット電圧により整流回路の出力コンデンサに充電する。この後、主スイッチ素子がオンする前に整流用素子をオフにするようにし、この動作を繰り返して出力側に電力を供給している。
【０００３】
この同期整流式のフライバックコンバータの場合、整流用素子のオフタイミングがずれて、２次側の整流用素子がオン状態のまま主スイッチがオンすると、２次側の回路がショートした状態となり、主スイッチ素子に大きなサージ電流が流れてしまい、主スイッチ素子や整流用素子等の破壊に至る場合がある。
【０００４】
そこで、特許文献１に開示されているように、主スイッチ素子と整流用素子の同時オン状態を防止するために、主スイッチ素子のオフにより、整流用素子がオンした後、補助巻線に誘起される電圧とタイミング抵抗により定まる電流で、タイミングコンデサを充電して、一定時間後に補助トランジスタをオンして整流用素子をオフするようにしたスイッチング電源回路があった。
【０００５】
この従来技術による同期整流式のフライバックコンバータの場合、図６に示すように、主スイッチ素子がオンする前に必ず整流用素子がオフするように、タイミングコンデンサによる一定時間Ｔｃは、主スイッチ素子のオンタイミングに対してある程度前になるようにデッドタイムｔｄが存在するように設定されていた。このデッドタイムｔｄは、定常状態において、入力電圧と出力電圧及びトランスの巻き数比により決定される主スイッチ素子のオフ時間内に整流用素子がオフするように、タイミングコンデンサの時定数により設定されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術の同期整流式のフライバックコンバータの場合、負荷電流が急激に増加し、入出力電圧とトランスの巻き数比により決定される主スイッチ素子のオン時間よりも長い時間、主スイッチ素子がオンすることがある。このようなケースでは、図６の破線で示すように、主スイッチ素子の一定のオン・オフ周期内でタイミングコンデンサの電圧が、整流用素子をオフする補助トランジスタ素子の閾値電圧まで達しない場合がある。このような場合、整流用素子がオフしないうちに主スイッチ素子がオンし、非常に大きなサージ電流が流れ、上記と同様に、主スイッチ素子や整流用素子等の破壊に至ると言う問題があった。
【０００７】
一方、上記デッドタイムｔｄの期間は、整流動作を整流用素子と並列に接続したダイオード、若しくは整流用素子であるＭＯＳ−ＦＥＴのボディダイオードにより行っていることになり、このダイオードによる整流期間はＭＯＳ―ＦＥＴの整流用素子がオンしている期間よりも損失が大きい。
【０００８】
従って、できるだけこのデッドタイムは短くしたいものであるが、主スイッチ素子がオンする前に確実に整流用素子をオフしておくためには、上記デッドタイムｔｄを短くすることができないという問題があった。さらに、このデッドタイムｔｄを短くできないために、スイッチング周波数も高くすることができず、装置の小型化やコストダウンの妨げにもなっていた。
【０００９】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、簡単な構成で、負荷の急変により主スイッチ素子のオン時間が長くなった場合にも、主スイッチがオンする前に確実に整流用素子がオフするようにしたフライバック型の同期整流式スイッチング電源を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この発明は、入力端子間にトランスの１次巻線と主スイッチ素子が直列に接続され、一定の周期内で上記主スイッチ素子をＰＷＭ制御する制御回路と、出力端子間に上記トランスの２次巻線と直列に接続された整流用素子とを有したフライバック型の同期整流式スイッチング電源装置であって、上記整流用素子を上記主スイッチ素子と相補的にオンさせる補助巻線等から成る駆動手段と、上記整流用素子のゲート−ソース間に上記整流用素子をオフさせる遮断手段を設け、上記遮断手段が上記整流用素子をオフさせるオフタイミングを、上記主スイッチ素子がオンした後の一定の時間であって上記主スイッチ素子の一定の駆動周期に可及的に近い範囲内のタイミングとなるようにした同期整流式スイッチング電源である。
【００１１】
上記遮断手段は、トランジスタと、このトランジスタの信号入力端子に接続されたタイミングコンデンサと、上記トランスの２次側に接続され２次側回路に設けられた定電圧源または定電流源であって上記タイミングコンデンサを充電する充電回路とから成る。さらに、上記主スイッチ素子がオンした瞬間に上記タイミングコンデンサを放電させる他のト ランジスタや補助巻線等の放電手段を設け、上記主スイッチ素子がオンした瞬間から上記タイミングコンデンサが充電を開始し、上記タイミングコンデンサの電圧が上記トランジスタの信号入力端子の閾値を越えるまでの時間を、上記主スイッチ素子の一定の駆動周期に可及的に近い時間としたものである。
【００１２】
上記タイミングコンデンサを充電する充電回路として、上記整流用素子のオフ時のサージエネルギーを吸収するスナバ回路を設け、このスナバ回路で吸収したエネルギーにより、タイミングコンデンサを充電することもできる。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のフライバック型の同期整流式スイッチング電源の回路を示す。このスイッチング電源回路は、直流電源１０を有し入力端子Ｖｉｎ間に、トランスＴの１次巻線Ｎ１とＭＯＳ−ＦＥＴの主スイッチ素子Ｑ１が直列に接続されている。直流電源１０のプラス側の＋Ｖｉｎ端子には、主スイッチング素子Ｑ１のＯＮ時に正電圧が発生する端子である１次巻線Ｎ１のドットを付した側の端子が接続され、ドットのない側の端子が主スイッチ素子Ｑ１のドレインに接続されている。そして、主スイッチ素子Ｑ１のソ−スが、直流電源１０のマイナス側の−Ｖｉｎ端子に接続され、主スイッチ素子Ｑ１のゲートには、一定の周期で入出力条件に対応して主スイッチ素子Ｑ１をＰＷＭ（Pulse Width Modulation）制御する図示しない制御回路の駆動信号出力が接続されている。
【００１４】
トランスＴの２次巻線Ｎ２のドットのない側の端子が出力コンデンサＣ１の一端に接続され、トランスＴの２次巻線Ｎ２のドットのある側の端子は、ＭＯＳ−ＦＥＴの整流用素子Ｑ２のドレインに接続されている。整流用素子Ｑ２のソースは、基準電位側である出力コンデンサＣ１の他端に接続され、この出力コンデンサＣ１の両端が出力端子Ｖｏｕｔに接続されている。整流用素子Ｑ２のドレイン・ソース間には、ダイオードＤ４が並列に接続されている。ダイオードＤ４は、アノードが整流用素子Ｑ２のソースに、カソードが同じくドレインに接続されている。従って、このダイオードＤ４は、ＭＯＳ−ＦＥＴの整流用素子Ｑ２のボディダイオードでも良い。
【００１５】
さらに、トランスＴの２次側には、整流用素子Ｑ２の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、抵抗Ｒ１を介して動作加速用のコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードは、基準電位に接続されている。ダイオードＤ１のカソードとコンデンサＣ２の他端との間には、整流用素子Ｑ２のゲートが接続されている。
【００１６】
整流用素子Ｑ２のゲートには、ｎｐｎ型のトランジスタＴｒ１のコレクタが接続され、トランジスタＴｒ１のエミッタが基準電位に接続されている。トランジスタＴｒ１の信号端子であるベースには、タイミングコンデンサＣ３の一端が接続され、タイミングコンデサＣ３の他端は基準電位に接続されている。トランジスタＴｒ１のベースは、さらに定電圧回路から成る定電圧源１２の出力が抵抗Ｒ２を介して接続されているとともに、ｎｐｎ型のトランジスタＴｒ２のコレクタにも接続されている。トランジスタＴｒ２のエミッタは、基準電位に接続され、ベースは２次巻線Ｎ２のドットを付した側の端子に、コンデンサＣ４を介して接続されている。トランジスタＴｒ２のベース・エミッタ間には、並列に抵抗Ｒ３とダイオードＤ２が接続されている。ダイオードＤ２は、カソードがベースに接続され、アノードが基準電位に接続されている。
【００１７】
定電圧源１２は、２次巻線Ｎ２のドットを付した側の端子に一端が接続されたコンデンサＣ５と、このコンデンサＣ５の他端がアノードに接続されたダイオードＤ３と、ダイオードＤ３のカソードと基準電位との間に接続されたコンデンサＣ６と、ダイオードＤ３のアノードと基準電位との間に接続されたツエナーダイオードＺＤ１とから成る。このツエナーダイオードＺＤ１の、カソードがダイオードＤ３のアノードに接続され、アノードが基準電位に接続されている。また、定電圧源１２は、整流用素子Ｑ２のオフ時のサージエネルギーを吸収するスナバ回路を構成している。
【００１８】
次に、この実施形態の同期整流式スイッチング電源装置の制御方法と動作について、図１，図２を基にして説明する。まず、図１の回路における、主スイッチ素子Ｑ１がターンオンすると、１次巻線Ｎ１及び２次巻線Ｎ２のドットのある側が各々プラスとなるが、図２（Ａ）、（Ｂ）に示すように、整流用素子Ｑ２のゲート・ソース間電位Ｖｇｓはロウであり、整流用素子Ｑ２オフしており、整流用素子Ｑ２の電流Ｉｄ１は流れない。また、このとき定電圧源１２には、２次巻線Ｎ２のドットのある側から電流が流れコンデンサＣ５，Ｃ６を充電し、定電圧源１２のコンデンサＣ６の一端ではツエナーダイオードＺＤ１により設定される一定電圧が得られる。そして、定電圧源１２の出力であるコンデンサＣ６の一端から、抵抗Ｒ２を介してタイミングコンデンサＣ３に電流が流れ、これを充電する。さらに、主スイッチ素子Ｑ１がオンしている期間は補助巻線Ｎ３のドットのある側がハイであるが、整流用素子Ｑ２のゲートはダイオードＤ１を介して基準電位にある。
【００１９】
この後、図示しない制御回路により、入出力条件に合わせてＰＷＭ制御により主スイッチ素子Ｑ１がターンオフすると、２次巻線Ｎ２のドットのない側の端子にリセット電圧が発生し、同時に補助巻線Ｎ３のドットのない側の端子にリセット電圧が発生し、コンデンサＣ２を介して整流用素子Ｑ２のゲートのＣｉｓｓを充電しゲート・ソース間電位Ｖｇｓがハイになり、整流用素子Ｑ２がターンオンする。これにより、出力コンデンサＣ１を介して２次巻線のドットのない側の端子からドットのある側の端子に電流Ｉｄ１が流れ、出力コンデンサＣ１が充電される。
【００２０】
また、主スイッチ素子Ｑ１がターンオンした直後から、タイミングコンデンサＣ３が定電圧回路１２からの電流により充電され、一定時間が経過すると、タイミングコンデンサＣ３の電位は、トランジスタＴｒ１のベースの閾値に至る。これにより、トランジスタＴｒ１がオンし、整流用素子Ｑ２のゲートのＣｉｓｓを放電し、整流用素子Ｑ２はターンオフする。しかし、この後も主スイッチ素子Ｑ１がターンオンするまで、整流用素子Ｑ２に並列に設けられたダイオードＤ４により、電流Ｉｄ２が流れる。電流Ｉｄ２はダイオードによる損失があるので、電流Ｉｄ１よりも少ない。このダイオードＤ４により電流が流れる期間が、主スイッチ素子Ｑ１がオンする前に整流用素子Ｑ２をオフにするためのデッドタイムｄｔである。
【００２１】
そして、主スイッチ素子Ｑ１がターンオンすると、２次巻線Ｎ２のドットのある側の電位がコンデンサＣ４を介してトランジスタＴｒ２のベースに印加され、その瞬間にトランジスタＴｒ２がロウになりタイミングコンデンサＣ３の電荷が一瞬にして放電される。なおこの期間はコンデンサＣ４の容量が相対的に十分に小さいので、主スイッチ素子Ｑ１のスイッチング周波数に比べて十分に短い一瞬の期間で完了する。そしてこの瞬間から、上述のように、タイミングコンデンサＣ３の充電が再び始まる。
【００２２】
この実施形態のフライバック型の同期整流式スイッチング電源では、図２（Ａ）、（Ｂ）に示すように、図示しない制御回路により主スイッチ素子Ｑ１のスイッチング周期Ｔは一定であり、入出力条件に合わせて主スイッチ素子Ｑ１のオン期間であるＤｕｔｙが変化する。しかし、この実施形態のトランジスタＴｒ１のベースに印加されるタイミングコンデンサＣ３の電位は、主スイッチ素子Ｑ１のオンタイミングから一定時間で、トランジスタＴｒ１のベースの閾値に達するので、負荷電流が急激に増加して出力電圧が過渡的に低下したときに、出力電圧を上昇させるために、主スイッチ素子Ｑ１のオン期間が一時的に長くなっても、主スイッチ素子Ｑ１のオンタイミングから確実に一定の時間で整流用素子Ｑ２がオフする。これにより、整流用素子Ｑ２がオフから主スイッチ素子Ｑ１のオンまでのデッドタイムｔｄを可及的に短くすることができ、ダイオードＤ４による整流期間を短縮して損失を抑え、スイッチング周波数も高周波化することができる。
【００２３】
また、タイミングコンデンサＣ３の充電回路である定電圧源１２は、整流用素子Ｑ２のオフ時のサージエネルギーを吸収するスナバ回路を構成しており、このスナバ回路で吸収したエネルギーにより、タイミングコンデンサを充電するので、よりエネルギー効率の高い電源とすることができる。
【００２４】
つぎにこの発明の第二実施形態の同期整流式スイッチング電源装置を図３に示す。ここで上記実施形態と同様の構成は同一符号を付して説明を省略する。この実施形態では、第一実施形態と異なりタイミングコンデンサＣ３に定電流回路から成る定電流源１４の出力が接続されたものである。
【００２５】
この定電流源１４は、トランスＴの２次巻線Ｎ２のドットのある側の端子にアノードが接続されたダイオードＤ５と、ダイオードＤ５のカソードが一端に接続され他端が基準電位に接続されたコンデンサＣ７を備えている。さらに、ダイオードＤ５のカソードが、抵抗Ｒ４を介してｐｎｐ型のトランジスタＴｒ３のエミッタに接続され、トランジスタＴｒ３のコレクタが、この定電流源１４の出力としてタイミングコンデンサＣ３の一端に接続されている。さらに、ダイオードＤ５のカソードにはツエナーダイオードＺＤ２のカソードが接続され、ツエナーダイオードＺＤ２のアノードがトランジスタＴｒ３のベースに接続されているとともに抵抗Ｒ５を介して基準電位に接続されている。定電流は、ツエナーダイオードＺＤ２により設定される一定電圧と抵抗Ｒ４により設定される。
【００２６】
この実施形態のフライバック型の同期整流式スイッチング電源回路では、タイミングコンデンサＣ３を定電流回路１４からの定電流で充電することができ、タイミングコンデンサＣ３の電圧は直線的に上昇する。
【００２７】
この実施形態の同期整流式スイッチング電源装置においても、上記実施形態と同様の効果を得ることができ、この場合特にタイミングコンデンサＣ３の電圧上昇が直線的であり、整流用素子Ｑ２のオフタイミングを設定しやすいものである。なお、この定電流源１４に、スナバ回路を設けても良い。これにより、さらにエネルギー効率の高いものとすることができる。
【００２８】
つぎにこの発明の第三実施形態の同期整流式スイッチング電源装置を図４に示す。ここで上記実施形態と同様の構成は同一符号を付して説明を省略する。この実施形態では、第一実施形態と異なりタイミングコンデンサＣ３の一端を、ダイオードＤ６を介して、動作加速用のコンデンサＣ２とトランジスタＴｒ１のコレクタが接続された端子の間に繋がっている。ダイオードＤ６はアノードがタイミングコンデンサＣ３に接続され、カソードがコンデンサＣ２の端子に接続されている。
【００２９】
この実施形態の同期整流式スイッチング電源装置の動作は、上記実施形態の回路と同様であるが、タイミングコンデンサＣ３の放電を、主スイッチ素子Ｑ１がオフして補助巻線Ｎ３のドットのある側がプラスの電位になることにより成される。このときの電流の流れは、補助巻線Ｎ３のドットのある側の端子から、タイミングコンデンサＣ３の基準電位側の電極及び反対側の電極を経て、ダイオードＤ５、コンデンサＣ２を経由して、補助巻線Ｎ３のドットのない側の端子に電流が流れ、コンデンサＣ３の放電が行われる。
【００３０】
この実施形態によっても上記第一実施形態と同様の効果を得ることができ、さらに、タイミングコンデンサＣ３の放電のための回路構成を簡略化することができ、電子部品数を減らして装置の小型化やコストダウンをより進めることができる。
【００３１】
つぎに本発明の第四実施形態の同期整流式スイッチング電源装置を図５に示す。ここで上記実施形態と同様の構成は同一符号を付して説明を省略する。この実施形態では、第三実施形態定電圧源１２を定電流源１４に置き換えたものである。この実施形態によれば、上記第二実施形態と同様の効果を得ることができ、さらに、上記第三実施形態と同様に、タイミングコンデンサＣ３の放電のための回路構成を簡略化することができ、装置の小型化やコストダウンをより進めることができる。
【００３２】
なお、この実施形態のフライバック型の同期整流式スイッチング電源は、上記実施形態に限定されるものではなく、適宜他の回路を組み合わせたものでも良い。
【００３３】
【発明の効果】
この発明の同期整流式スイッチング電源は、主スイッチ素子のオンタイミングから確実に一定の期間で整流用素子がオフするようにしたので、負荷電流が急変しても主スイッチ素子と整流用素子が同時にオン状態となることがない。これにより、整流用素子がオフしてから主スイッチ素子のオンタイミングまでのデッドタイムを可及的に短くすることができ、ダイオードによる整流期間を少なくして損失を抑え、スイッチング周波数も高周波化することができる。さらに、小型化、低コスト化にも寄与するものである。
【図面の簡単な説明】
【図１】 この発明の第一実施形態の同期整流式スイッチング電源装置を示す概略回路図である。
【図２】 この実施形態の同期整流式スイッチング電源装置の主スイッチ素子のデュティーが広い場合の動作を示すタイミングチャート（Ａ）と、狭い場合のタイミングチャート（Ｂ）である。
【図３】 この発明の第二実施形態の同期整流式スイッチング電源装置を示す概略回路図である。
【図４】 この発明の第二実施形態の同期整流式スイッチング電源装置を示す概略回路図である。
【図５】 この発明の第二実施形態の同期整流式スイッチング電源装置を示す概略回路図である。
【図６】 従来のフライバック型同期整流式スイッチング電源装置の動作を示すタイミングチャートである。
【符号の説明】
１０ 直流電源
１２ 定電圧源
１４ 定電流源
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ 補助巻線
Ｔ トランス
Ｔｒ１ トランジスタ
Ｑ１ 主スイッチ素子
Ｑ２ 整流用素子
Ｃ３ タイミングコンデンサ

Claims (2)

1. 入力端子間にトランスの１次巻線と主スイッチ素子が直列に接続され、一定の周期内で上記主スイッチ素子をＰＷＭ制御する制御回路と、出力端子間に上記トランスの２次巻線と直列に接続された整流用素子を有したフライバック型の同期整流式スイッチング電源装置において、上記整流用素子を上記主スイッチ素子と相補的にオンさせる駆動手段と、上記整流用素子のゲート−ソース間に上記整流用素子をオフさせる遮断手段を設け、この遮断手段は、トランジスタと、このトランジスタの信号入力端子に接続されたタイミングコンデンサと、上記トランスの２次側に接続され２次側回路に設けられた定電圧源または定電流源であって上記タイミングコンデンサを充電する充電回路から成り、上記遮断手段が上記整流用素子をオフするオフタイミングが、上記主スイッチ素子がオンした後の一定の時間であって上記主スイッチ素子の一定の駆動周期に可及的に近い範囲内のタイミングとなるように、上記主スイッチ素子がオンした瞬間に上記タイミングコンデンサを放電させる放電手段を設け、上記主スイッチ素子がオンした瞬間から上記タイミングコンデンサが充電を開始し、上記タイミングコンデンサの電圧が上記トランジスタの信号入力端子の閾値を越えるまでの時間を、上記主スイッチ素子の一定の駆動周期に可及的に近い時間としたことを特徴とする同期整流式スイッチング電源。
2. 上記タイミングコンデンサを充電する充電回路として、上記整流用素子のオフ時のサージエネルギーを吸収するスナバ回路を設け、このスナバ回路で吸収したエネルギーにより、タイミングコンデンサを充電することを特徴とする請求項１記載の同期整流式スイッチング電源。

Images