JP4247048B2 - 直流電圧変換回路 - Google Patents
直流電圧変換回路 Download PDFInfo
- Publication number
- JP4247048B2 JP4247048B2 JP2003160891A JP2003160891A JP4247048B2 JP 4247048 B2 JP4247048 B2 JP 4247048B2 JP 2003160891 A JP2003160891 A JP 2003160891A JP 2003160891 A JP2003160891 A JP 2003160891A JP 4247048 B2 JP4247048 B2 JP 4247048B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- voltage
- ramp
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
- H05B41/2885—Static converters especially adapted therefor; Control thereof
- H05B41/2886—Static converters especially adapted therefor; Control thereof comprising a controllable preconditioner, e.g. a booster
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フライバック型の直流電圧変換回路において、回路効率を高め、コストを低減するための技術に関する。
【０００２】
【従来の技術】
直流入力電圧を所望の直流電圧に変換する電圧変換回路（所謂ＤＣ−ＤＣコンバータ）は、例えば、放電灯（メタルハライドランプ等）の点灯回路に用いられ、フライバック型の構成形態が知られており、トランス及びその一次側に設けられたスイッチング素子を備え、該素子の駆動信号についてデューティー等を変化させることで出力制御が行われる。つまり、変換用トランスの一次巻線にスイッチング素子を接続して該素子のオン／オフ制御を行うとともに、トランスの二次側に整流ダイオード及び平滑コンデンサを設けた構成を備えている。
【０００３】
そして、トランスを流れる電流が境界状態となるようにスイッチング素子を動作させるようにした構成形態が知られている（例えば、特許文献１参照）。
【０００４】
尚、トランスに蓄えられたエネルギーを該トランスの二次側へ完全に放出した時点でスイッチング素子がオン状態となるように制御する場合（電流境界モード）には、整流ダイオードの電流がゼロアンペアになった後にスイッチング素子がオン状態となるので、逆回復時間での電力損失が発生しないことや、比較的高い（数百キロヘルツ以上）の高周波スイッチングの場合に電気効率が良い（電力損失が少ない）といった利点がある。
【０００５】
【特許文献１】
特開平８−１９５２９０号公報
【０００６】
【発明が解決しようとする課題】
ところで、電流境界モードを実現するためのスイッチング周波数は、常に一定している訳ではなく、入力電圧の変動や負荷変動の影響によって変化することが問題となる。
【０００７】
例えば、放電灯点灯回路の場合、バッテリ電圧が変動したり、あるいは負荷である放電灯を点灯させた直後の過渡状態と、放電灯の定常点灯状態とでは放電灯への投入電力が異なり、それらの影響を受けて電流境界モードとなる周波数が変化する。
【０００８】
従って、電流境界状態を目標状態として、これに近づけるようにスイッチング周波数を制御するためにはトランスの二次側電流がゼロになる吐出終了時点を検出してスイッチング周波数を制御する必要がある。しかし、そのための検出回路が複雑であったり、高耐圧の回路素子等を要したのでは、小型化や低コスト化等に支障を来す虞が生じる。
【０００９】
そこで、本発明は、フライバック型構成の直流電圧変換回路において、電流境界状態での制御を実現するとともに、そのために著しいコスト上昇を伴わないようにすることを課題とする。
【００１０】
【課題を解決するための手段】
本発明は、上記した課題を解決するために、下記に示す構成を備えたものである。
【００１１】
・トランス及びスイッチング素子を含むフライバック型の回路構成を有し、該スイッチング素子がオン状態である期間にトランスがエネルギーを蓄え、該スイッチング素子がオフ状態の期間に該エネルギーを二次巻線から出力するとともに、該エネルギーを二次巻線から全て出力し終わった時点でスイッチング素子がオン状態となるように電流境界状態での制御を行う制御手段を備えていること。
【００１２】
・スイッチング素子にかかる電圧を微分してトランスの二次側電流がゼロになる吐出終了時点を検出して制御手段によりスイッチング周波数を変化させること。
【００１３】
従って、本発明によれば、スイッチング素子にかかる電圧を微分してトランスの二次側電流に係る吐出終了時点を検出してスイッチング周波数を制御することにより、電流境界モードでの駆動制御を実現することができ、しかも、そのために回路構成の複雑化等の弊害を伴うことがない。
【００１４】
【発明の実施の形態】
本発明に係る直流電圧変換回路は、トランス及びスイッチング素子を含むフライバック型の回路構成を有する。そして、電流境界モードでの駆動制御を実現することにより、電気効率の向上や、回路装置の小型化、低コスト化が可能であり、例えば、放電灯点灯回路（特に、車両用灯具の光源として用いられる、メタルハライドランプ等の放電灯において、その点灯回路を含む装置の設置スペースに制約が課せられる場合の当該点灯回路）に適用することができるが、これに限らず、電源回路等の各種用途に広く適用できることは勿論である。
【００１５】
図１は本発明に係る直流電圧変換回路を放電灯点灯回路に適用する場合の基本構成例を示すものである。
【００１６】
放電灯点灯回路１は、直流電源２、直流−直流変換回路３、直流−交流変換回路４、起動回路５、制御回路７を備えている。
【００１７】
直流−直流変換回路３は、直流電源２からの電源電圧を受けて電圧変換を行うために設けられる。即ち、直流電源２からの直流入力電圧（これを「Ｖin」と記す。）を受けて所望の直流電圧に変換するものであり、トランス及びスイッチング素子を用いたフライバック型の回路構成を有する（後で詳述する。）。
【００１８】
直流−交流変換回路４は、直流−直流変換回路３の出力電圧を交流電圧に変換した後で起動回路５を介して当該電圧を放電灯６に供給するために設けられている。例えば、４つの半導体スイッチング素子を用いたブリッジ型回路とその駆動回路を備えており、２組のスイッチング素子対を相反的にオン／オフ制御することによって、交流電圧を出力するものである。
【００１９】
起動回路（所謂スタータ）５は、放電灯６に対する起動用の高電圧パルス信号（起動用パルス）を発生させて該放電灯に起動をかけるために設けられており、該信号は直流−交流変換回路４の出力する交流電圧に重畳されて放電灯６に印加される。
【００２０】
制御回路７は、放電灯６にかかる電圧や該放電灯に流れる電流又はそれらに相当する電圧や電流についての検出信号を受けて放電灯６に投入する電力を制御するとともに直流−直流変換回路３の出力を制御するものである。例えば、直流−直流変換回路３の出力電圧や出力電流を検出するための検出部８によって取得される検出信号を受けて、放電灯６の状態に応じた供給電力を制御するために設けられており、直流−直流変換回路３に対して制御信号を送出することで、その出力電圧を制御する。また、直流−交流変換回路４に対して制御信号を送出して交番出力に係る極性切換について制御を行う。尚、放電灯６の点灯前に該放電灯への供給電圧をあるレベルまで高めることで、放電灯の点灯を確実にするための出力制御を行うことも制御回路７の役目である。また、直流−直流変換回路３に係るスイッチング制御方式として、ＰＷＭ（パルス幅変調）方式、ＰＦＭ（パルス周波数変調）方式等が知られている。
【００２１】
図２は、フライバック式ＤＣ−ＤＣコンバータの基本構成例９（上記直流−直流変換回路３との関係では、放電灯への給電系を構成する回路部分に相当する。）について要部を示すものであり、下記の要素を備えている（括弧内の数字は符号を示す。）。
【００２２】
・トランス（１０）
・スイッチング素子（１１）
・整流ダイオード（１２）
・平滑コンデンサ（１３）。
【００２３】
図中に示す端子「Ｔi+」、「Ｔi-」は入力端子であって上記直流入力電圧「Ｖin」が供給され、両端子間にはコンデンサ１４が設けられている。また、「Ｔo+」、「Ｔo-」は出力端子であって変換後の出力電圧（これを「Ｖout」と記す。）が後段回路（直流−交流変換回路）に送出される。
【００２４】
トランス１０の一次巻線１０ｐには、スイッチング素子１１が接続されており、該素子には制御回路７からの駆動信号が供給される。図には、スイッチング素子１１として、ＮチャンネルＭＯＳ形ＦＥＴ（電界効果トランジスタ）が用いられており、そのドレインがトランス１０の一次巻線１０ｐに接続され、ＦＥＴのソースが入力端子「Ｔi-」に接続されている。
【００２５】
トランス１０の二次側には、整流ダイオード１２及び平滑コンデンサ１３が設けられている。つまり、トランス１０の二次巻線１０ｓの一端が整流ダイオード１２のアノードに接続され、該巻線１０ｓの他端が、端子「Ｔi-」と「Ｔo-」とを繋ぐラインに接続されている。そして、整流ダイオード１２のカソードが端子「Ｔo+」及び平滑コンデンサ１３の一端に接続されている。尚、平滑コンデンサ１３は、出力端子「Ｔo+」、「Ｔo-」の間に設けられていて、該コンデンサの両端電圧がＶoutとして出力される。
【００２６】
図中の「Ｉp」はトランス１０の一次側電流、「Ｉs」はトランス１０の二次側電流をそれぞれ示しており、「ＶG」はＦＥＴのゲート駆動用信号電圧（制御回路７から供給される制御電圧に相当する。）を示している。
【００２７】
図３はフライバック型の回路動作について説明するための図であり、電流境界モードにおいて、上からＶG、Ｉp、Ｉsの順にそれぞれの波形を概略的に示したものである。
【００２８】
トランス１０に蓄えられたエネルギーを該トランス１０の二次側へ完全に放出した時点でスイッチング素子１１がオン状態となるように制御され、図示のように、トランス１０の二次側電流Ｉsがゼロアンペアになる時にスイッチング素子１１がオンし、ＶGの立ち上がり開始時点でＩp、Ｉsがともにゼロアンペアとなる。
【００２９】
トランス１０の二次側に設けられた整流ダイオード１２の逆回復時間における電力損失に着目した場合に、電流境界モードでは、整流ダイオード１２の電流がゼロアンペアになってからスイッチング素子１１がオン状態となるので、逆回復時間での電力損失が発生しない。また、ＤＣ−ＤＣコンバータ全体としての効率については、数百キロヘルツ以上の高周波スイッチングにおいて電流境界モードで最も電気効率が高いことが判明しているが、そのためにはスイッチング周波数の制御が必要となる。
【００３０】
直流入力電圧「Ｖin」の変動や負荷変動の影響により、電流境界状態を維持するための周波数は変化し、負荷が重い場合（入力電圧が低い場合や出力電力が大きい場合）には、１回のスイッチング動作でトランスに蓄えられるエネルギー量が大きくなるため、スイッチング素子のオン時間が長くなってスイッチング周波数が低くなる。但し、オン時間があまりに長いとトランスの磁気飽和が起きるためスイッチング周波数には下限値が決められる。
【００３１】
従って、スイッチング周波数の制御については、重負荷時に下限値又はこれに近い値となり、また、軽負荷又は定常負荷時には電流境界状態を達成すべくスイッチング周波数が変化するが、そのためには、トランスの二次側電流がゼロになる吐出終了時点を検出する必要がある。
【００３２】
本発明では、スイッチング素子の非制御端子にかかる電圧を微分することにより吐出終了時点を検出してスイッチング周波数を変化させる。尚、トランスの二次電圧を微分して検出する方法も挙げられるが、スイッチング素子の方が発生する電圧が低いので耐圧やコスト等の面で有利である。
【００３３】
図４は、本発明に係る直流電圧変換回路の構成例１５を示したものであり、直流−直流変換部及び制御部の要部について概要を示している。尚、本例では、ＰＷＭ制御方式（制御パルスのデューティーサイクルを変化させる方式）を採用している。また、トランス１０については、その一次巻線１０ｐと二次巻線１０ｓの一端同士が接続されてＮチャンネルＦＥＴのドレインに接続されている点において、図２に示した構成と異なるが本質的な相違はない。
【００３４】
図中に示す「ＶDS」はスイッチング素子であるＦＥＴのドレイン−ソース間電圧、「ＶGS」はＦＥＴのゲート−ソース間電圧をそれぞれ示し、「Ｖｓ」はトランス１０の二次電圧を示す。
【００３５】
制御手段１６は、トランス１０においてスイッチング素子１１のオン期間に蓄えられたエネルギーをスイッチング素子１１のオフ期間において二次巻線１０ｓから全て出力し終えた時点で再びスイッチング素子１１がオン状態となるように制御する、上記電流境界モードでの制御を実現するために設けられており、下記に示す構成要素を備えている（括弧内の数字は符号を示す。）。
【００３６】
・電力演算部（１７）
・演算制御部（１８）
・タイミング検出部（１９）
・ランプ波発生部（２０）。
【００３７】
電力演算部１７は、トランス１０の出力電圧や電流を検出するための検出回路（図示せず。）からの検出信号に基いて出力制御を行うために設けられている。回路構成については制御形態に依存するが、例えば、電力演算用エラーアンプ２１はトランス１０の出力段に設けられた分圧抵抗によって検出される出力電圧や、トランス１０の出力段に設けられた電流検出用抵抗によって電圧変換されて検出される出力電流から電力を求めて制御電圧信号を生成してＰＷＭコンパレータ２２の正入力端子に送出する。
【００３８】
演算制御部１８は、ランプ波発生部２０から供給されるランプ波と電力演算部１７からの制御電圧をレベル比較してスイッチング素子１１に制御信号を送出する。
【００３９】
ＰＷＭコンパレータ２２は演算制御部１８を構成しており、その負入力端子には、後述するランプ（ramp）波発生部２０からのランプ波（あるいは鋸歯状波）が供給される。該ランプ波の信号とエラーアンプ２１からの信号とのレベル比較に基く矩形波状パルス信号（ＰＷＭパルス）が出力されて図示しないバッファ等を介して上記スイッチング素子１１の制御端子（ＦＥＴではゲート）に送出される。
【００４０】
タイミング検出部１９は、トランス１０の二次側電流Ｉsについて０Ａになるタイミングを検出するものである。電流境界モードでは、トランス１０に蓄えられたエネルギーを二次側へ完全に放出した時点でスイッチング素子１１がオン状態となるように制御する必要があるため、スイッチング素子１１にかかる電圧をコンデンサによって微分して二次側電流Ｉsに係る吐出終了時点を検出する。
【００４１】
本例では、スイッチング素子１１としてＦＥＴを用いており、そのドレイン−ソース間電圧ＶDSの波形に基いて二次側電流に係る吐き出し終了のタイミング（Ｉsがゼロになる時点）をコンデンサ２３で微分することにより検出している。尚、二次電圧Ｖｓに基いてタイミング検出を行う回路形態では、例えば、ＧＮＤ（グランド）電位に対して正及び負の電圧が発生するために、後段回路部への信号入力に関して、正電圧及び負電圧のリミッタが必要になる分、構成が複雑化する。これに対して、ＶDSを検出する回路形態では、ＶDSのレベルがＧＮＤ電位に対して常に正の電圧であるため、Ｖｓを用いた回路形態に比べて負の電圧が発生し難い。
【００４２】
コンデンサ２３の一端はＦＥＴのドレインに接続され、その他端（以下、この電位を「Ｖ23」と記す。）が抵抗２４を介してＮＰＮトランジスタ２５のベースに接続されている。
【００４３】
ダイオード２６はＧＮＤ以下の電圧をクランプするために設けられている。該ダイオードのカソードはコンデンサ２３と抵抗２４の接続点に接続されるとともに、ダイオード２７や抵抗２８を介して所定電圧（これを「Ｖｃｃ」と記す。）の電源端子２９に接続されている。また、ダイオード２６のアノードは接地されている。尚、ダイオード２７のアノードがダイオード２６のカソードに接続され、ダイオード２７のカソードが電源端子２９に接続されている。
【００４４】
エミッタ接地とされるＮＰＮトランジスタ２５のコレクタは、抵抗３０を介して電源端子２９に接続されるとともに、ＮＰＮトランジスタ３１のベースに接続されている。
【００４５】
ランプ波発生部２０は、タイミング検出部１９からの信号に応じて周波数が可変制御されるランプ波を発生させるものである。本例では、コンデンサ３２とその充放電動作を制御する部分を備え、タイミング検出部１９によって上記吐出終了時点が検出されるまでの間、コンデンサ３２が充電され、タイミング検出部１９によって上記吐出終了時点が検出されたときにトランジスタ３１がオン状態となってコンデンサ３２が放電されるように構成されている。
【００４６】
コンパレータを構成する演算増幅器３３において、その非反転入力端子には、分圧抵抗３４、３４による所定電圧が供給され、また、その反転入力端子にはコンデンサ３２の端子電圧が供給される。そして、演算増幅器３３の出力端子が抵抗３５を介してコンデンサ３２に接続されるとともにダイオード３６のカソードに接続されており、該ダイオード３６のアノードがコンデンサ３２の一端に接続されている。尚、演算増幅器３３の非反転入力端子と出力端子との間には、抵抗３７が介挿されている。
【００４７】
コンデンサ３２に対して並列に設けられたＮＰＮトランジスタ３１はエミッタ接地とされ、そのコレクタがコンデンサ３２の一端（非接地側端子）に接続されていて、タイミング検出部１９によって上記吐出終了時点が検出されたときに、トランジスタ３１のオンによりコンデンサ３２の放電経路が形成される。これにより、コンデンサ３２の充放電動作が電流境界モードでの周波数を実現すべく行われ、該コンデンサの端子電圧がランプ波としてＰＷＭコンパレータ２２（の負入力端子）に送出される。尚、ランプ波の周波数下限値については、トランジスタ３１のオフ状態でコンデンサ３２の端子電圧が演算増幅器３３の非反転入力端子の電位を超えたときにコンデンサ３２が放電するタイミングにより規定される。
【００４８】
図５は、動作説明のための波形図であり、図中に示す各記号の意味は以下の通りである。
【００４９】
「Ｖramp」＝ランプ波発生部２０により生成されるランプ波を示す信号レベル
「Ｖerr」＝エラーアンプ２１の出力信号レベル
尚、「Ｉp」、「Ｉs」、「ＶDS」、「Ｖ23」、「ＶGS」については、既述の通りである。
【００５０】
また、ｔ１乃至ｔ５に示す各時刻の意味は下記の通りである。
【００５１】
「ｔ１」＝一次側電流Ｉpの通電開始時点
「ｔ２」＝ＶDSの立ち上り時点
「ｔ３」＝ＶDSの立ち下り時点
「ｔ４」＝コンデンサ３２の放電開始時点
「ｔ５」＝コンデンサ３２の放電終了時点
尚、図では、説明の便宜上Ｖerrを一定としており、Ｖrampについては、時刻ｔ１からコンデンサ３２が充電されて一定の傾斜をもって次第に増加していき、時刻ｔ４でコンデンサ３２が放電されてレベルが下がり時刻ｔ５でゼロに戻るという動作が繰り返される。
【００５２】
Ｉｓに係る吐出終了時には、ＶDSについて共振が生じるため、ＶDSをコンデンサ２３によって微分してエッジ検出を行うことで共振開始を示す時点を知ることができる。つまり、タイミング検出部１９はＶDSのネガティブエッジ（Negative Going Edge）の検出を行い、クランプ用ダイオード２６によりＧＮＤ以下の検出電圧がクランプされてトランジスタ２５がオフ状態となったときに、トランジスタ３１がオン状態となり、コンデンサ３２が放電される。
【００５３】
尚、ｔ１からｔ２までの期間中、Ｉpは次第に増加していくが、ｔ２の時点においてゼロになり、また、Ｉsについては、ｔ２の時点で立ち上がって、ある値を示した後、時間経過とともに減少してゼロになる。
【００５４】
ＶDSについては、ｔ２の時点で立ち上がった後、ｔ３の時点で立ち下がるが、Ｖ23はこの立ち下りエッジをコンデンサ２３で微分したものであり（ｔ３からある時間ゼロボルトを示すが、それ以外の期間ではＶｃｃを示す。）、ダイオード２７のアノードとダイオード２６のカソードとの接続点の電位を示す。
【００５５】
ＶrampとＶerrがＰＷＭコンパレータ２２において比較され、ＶrampがＶerrを超えた時点でＶGSがＬ（ロー）レベルを示し、ＶrampがＶerrを下回った時点でＶGSがＨ（ハイ）レベルを示す。
【００５６】
時刻ｔ１〜ｔ５に示す期間の長さがランプ波の周期に相当し、その周波数は入力電圧変動や負荷変動の影響を受けるが、上記吐出終了時点を検出してランプ波を制御し、ある一定値以上のスイッチング周波数をもって該周波数を変化させることにより、直流電圧変換回路を電流境界モードで動作させることができる。
【００５７】
尚、本発明の適用においては、図４に示す構成に限られないので、例えば、図６に示す例が挙げられる。
【００５８】
タイミング検出部１９の構成は、図４と基本的に同じであり、図４と図６との相違点は主としてランプ波発生部２０Ａの構成にある。
【００５９】
演算増幅器３３の非反転入力端子がＰＷＭコンパレータ２２の負入力端子に接続されるとともに、抵抗３８を介してトランジスタ３１のコレクタに接続されている。
【００６０】
そして、コンデンサ３２については、その非接地側の端子が演算増幅器３３の非反転入力端子に接続されるとともに、抵抗３９を介して電源端子２９に接続されている。
【００６１】
コンデンサ３２に対して並列に設けられたＮＰＮトランジスタ４０はエミッタ接地とされ、そのコレクタが抵抗４１を介してコンデンサ３２に接続され、また、そのベースが抵抗４２を介して演算増幅器３３の出力端子に接続されている。
【００６２】
演算増幅器３３の反転入力端子には分圧抵抗３４、３４が設けられており、その一方には所定の基準電圧（Ｖref）が供給され、他方はＮＰＮトランジスタ４３のコレクタに接続されている。
【００６３】
トランジスタ４３はエミッタ接地とされ、演算増幅器３３を用いて構成されるコンパレータにヒステリシス特性を持たせる役割をもち、そのベースが抵抗４４を介して演算増幅器３３の出力端子及び定電流源４５に接続されている。尚、演算増幅器３３の出力端子は定電流源４５を介して電源端子２９に接続されている。
【００６４】
本例でも、コンデンサ３２の端子電圧がＶrampとしてＰＷＭコンパレータ２２に送られるが、該コンデンサに対して２つのトランジスタ３１、４０が並列に設けられている。トランジスタ４０は、ランプ波の周波数下限値を規定する役目をもち、該トランジスタがオン状態となったときにコンデンサ３２の放電経路が形成される。尚、トランジスタ３１の役目は上記と同様に、電流境界検出時にコンデンサ３２を放電させることである。
【００６５】
しかして、上記の構成を自動車用灯具の光源である放電灯の点灯回路に適用することにより、装置の小型化に寄与することができる。即ち、車両用途では一般に部品の設置スペース等が限られるため小型化の要求が厳しく、そのためには、点灯回路を構成する直流−直流変換回路の高周波化、高効率化が求められるが、上記に説明した構成を用いることによって対処することが可能となる。
【００６６】
【発明の効果】
以上に記載したところから明らかなように、請求項１や請求項４に係る発明によれば、電流境界モードでの制御を実現することができ、しかも、そのために回路構成の複雑化等の弊害を伴うことがないので、小型化や省スペース化、コスト面で有利である。
【００６７】
請求項２に係る発明によれば、微分検出手段の構成が簡単である。
【００６８】
請求項３に係る発明によれば、低耐圧化や構成の簡単化に適する。
【００６９】
請求項５に係る発明によれば、ランプ波発生部を構成するコンデンサの充放電動作によりランプ波の周波数制御を容易に行うことができる。
【図面の簡単な説明】
【図１】放電灯点灯回路の構成例を示す回路ブロック図である。
【図２】直流−直流変換回路の構成例を示す回路図である。
【図３】電流境界モードの説明図である。
【図４】本発明に係る直流電圧変換回路の構成例を示す図である。
【図５】図４の回路動作を説明するための波形図である。
【図６】本発明に係る直流電圧変換回路の構成について別例を示す図である。
【符号の説明】
１０…トランス、１０ｐ…一次巻線、１０ｓ…二次巻線、１１…スイッチング素子、１５…直流電圧変換回路、１６…制御手段、１８…演算制御部、１９…タイミング検出部、２０、２０Ａ…ランプ波発生部
【発明の属する技術分野】
本発明は、フライバック型の直流電圧変換回路において、回路効率を高め、コストを低減するための技術に関する。
【０００２】
【従来の技術】
直流入力電圧を所望の直流電圧に変換する電圧変換回路（所謂ＤＣ−ＤＣコンバータ）は、例えば、放電灯（メタルハライドランプ等）の点灯回路に用いられ、フライバック型の構成形態が知られており、トランス及びその一次側に設けられたスイッチング素子を備え、該素子の駆動信号についてデューティー等を変化させることで出力制御が行われる。つまり、変換用トランスの一次巻線にスイッチング素子を接続して該素子のオン／オフ制御を行うとともに、トランスの二次側に整流ダイオード及び平滑コンデンサを設けた構成を備えている。
【０００３】
そして、トランスを流れる電流が境界状態となるようにスイッチング素子を動作させるようにした構成形態が知られている（例えば、特許文献１参照）。
【０００４】
尚、トランスに蓄えられたエネルギーを該トランスの二次側へ完全に放出した時点でスイッチング素子がオン状態となるように制御する場合（電流境界モード）には、整流ダイオードの電流がゼロアンペアになった後にスイッチング素子がオン状態となるので、逆回復時間での電力損失が発生しないことや、比較的高い（数百キロヘルツ以上）の高周波スイッチングの場合に電気効率が良い（電力損失が少ない）といった利点がある。
【０００５】
【特許文献１】
特開平８−１９５２９０号公報
【０００６】
【発明が解決しようとする課題】
ところで、電流境界モードを実現するためのスイッチング周波数は、常に一定している訳ではなく、入力電圧の変動や負荷変動の影響によって変化することが問題となる。
【０００７】
例えば、放電灯点灯回路の場合、バッテリ電圧が変動したり、あるいは負荷である放電灯を点灯させた直後の過渡状態と、放電灯の定常点灯状態とでは放電灯への投入電力が異なり、それらの影響を受けて電流境界モードとなる周波数が変化する。
【０００８】
従って、電流境界状態を目標状態として、これに近づけるようにスイッチング周波数を制御するためにはトランスの二次側電流がゼロになる吐出終了時点を検出してスイッチング周波数を制御する必要がある。しかし、そのための検出回路が複雑であったり、高耐圧の回路素子等を要したのでは、小型化や低コスト化等に支障を来す虞が生じる。
【０００９】
そこで、本発明は、フライバック型構成の直流電圧変換回路において、電流境界状態での制御を実現するとともに、そのために著しいコスト上昇を伴わないようにすることを課題とする。
【００１０】
【課題を解決するための手段】
本発明は、上記した課題を解決するために、下記に示す構成を備えたものである。
【００１１】
・トランス及びスイッチング素子を含むフライバック型の回路構成を有し、該スイッチング素子がオン状態である期間にトランスがエネルギーを蓄え、該スイッチング素子がオフ状態の期間に該エネルギーを二次巻線から出力するとともに、該エネルギーを二次巻線から全て出力し終わった時点でスイッチング素子がオン状態となるように電流境界状態での制御を行う制御手段を備えていること。
【００１２】
・スイッチング素子にかかる電圧を微分してトランスの二次側電流がゼロになる吐出終了時点を検出して制御手段によりスイッチング周波数を変化させること。
【００１３】
従って、本発明によれば、スイッチング素子にかかる電圧を微分してトランスの二次側電流に係る吐出終了時点を検出してスイッチング周波数を制御することにより、電流境界モードでの駆動制御を実現することができ、しかも、そのために回路構成の複雑化等の弊害を伴うことがない。
【００１４】
【発明の実施の形態】
本発明に係る直流電圧変換回路は、トランス及びスイッチング素子を含むフライバック型の回路構成を有する。そして、電流境界モードでの駆動制御を実現することにより、電気効率の向上や、回路装置の小型化、低コスト化が可能であり、例えば、放電灯点灯回路（特に、車両用灯具の光源として用いられる、メタルハライドランプ等の放電灯において、その点灯回路を含む装置の設置スペースに制約が課せられる場合の当該点灯回路）に適用することができるが、これに限らず、電源回路等の各種用途に広く適用できることは勿論である。
【００１５】
図１は本発明に係る直流電圧変換回路を放電灯点灯回路に適用する場合の基本構成例を示すものである。
【００１６】
放電灯点灯回路１は、直流電源２、直流−直流変換回路３、直流−交流変換回路４、起動回路５、制御回路７を備えている。
【００１７】
直流−直流変換回路３は、直流電源２からの電源電圧を受けて電圧変換を行うために設けられる。即ち、直流電源２からの直流入力電圧（これを「Ｖin」と記す。）を受けて所望の直流電圧に変換するものであり、トランス及びスイッチング素子を用いたフライバック型の回路構成を有する（後で詳述する。）。
【００１８】
直流−交流変換回路４は、直流−直流変換回路３の出力電圧を交流電圧に変換した後で起動回路５を介して当該電圧を放電灯６に供給するために設けられている。例えば、４つの半導体スイッチング素子を用いたブリッジ型回路とその駆動回路を備えており、２組のスイッチング素子対を相反的にオン／オフ制御することによって、交流電圧を出力するものである。
【００１９】
起動回路（所謂スタータ）５は、放電灯６に対する起動用の高電圧パルス信号（起動用パルス）を発生させて該放電灯に起動をかけるために設けられており、該信号は直流−交流変換回路４の出力する交流電圧に重畳されて放電灯６に印加される。
【００２０】
制御回路７は、放電灯６にかかる電圧や該放電灯に流れる電流又はそれらに相当する電圧や電流についての検出信号を受けて放電灯６に投入する電力を制御するとともに直流−直流変換回路３の出力を制御するものである。例えば、直流−直流変換回路３の出力電圧や出力電流を検出するための検出部８によって取得される検出信号を受けて、放電灯６の状態に応じた供給電力を制御するために設けられており、直流−直流変換回路３に対して制御信号を送出することで、その出力電圧を制御する。また、直流−交流変換回路４に対して制御信号を送出して交番出力に係る極性切換について制御を行う。尚、放電灯６の点灯前に該放電灯への供給電圧をあるレベルまで高めることで、放電灯の点灯を確実にするための出力制御を行うことも制御回路７の役目である。また、直流−直流変換回路３に係るスイッチング制御方式として、ＰＷＭ（パルス幅変調）方式、ＰＦＭ（パルス周波数変調）方式等が知られている。
【００２１】
図２は、フライバック式ＤＣ−ＤＣコンバータの基本構成例９（上記直流−直流変換回路３との関係では、放電灯への給電系を構成する回路部分に相当する。）について要部を示すものであり、下記の要素を備えている（括弧内の数字は符号を示す。）。
【００２２】
・トランス（１０）
・スイッチング素子（１１）
・整流ダイオード（１２）
・平滑コンデンサ（１３）。
【００２３】
図中に示す端子「Ｔi+」、「Ｔi-」は入力端子であって上記直流入力電圧「Ｖin」が供給され、両端子間にはコンデンサ１４が設けられている。また、「Ｔo+」、「Ｔo-」は出力端子であって変換後の出力電圧（これを「Ｖout」と記す。）が後段回路（直流−交流変換回路）に送出される。
【００２４】
トランス１０の一次巻線１０ｐには、スイッチング素子１１が接続されており、該素子には制御回路７からの駆動信号が供給される。図には、スイッチング素子１１として、ＮチャンネルＭＯＳ形ＦＥＴ（電界効果トランジスタ）が用いられており、そのドレインがトランス１０の一次巻線１０ｐに接続され、ＦＥＴのソースが入力端子「Ｔi-」に接続されている。
【００２５】
トランス１０の二次側には、整流ダイオード１２及び平滑コンデンサ１３が設けられている。つまり、トランス１０の二次巻線１０ｓの一端が整流ダイオード１２のアノードに接続され、該巻線１０ｓの他端が、端子「Ｔi-」と「Ｔo-」とを繋ぐラインに接続されている。そして、整流ダイオード１２のカソードが端子「Ｔo+」及び平滑コンデンサ１３の一端に接続されている。尚、平滑コンデンサ１３は、出力端子「Ｔo+」、「Ｔo-」の間に設けられていて、該コンデンサの両端電圧がＶoutとして出力される。
【００２６】
図中の「Ｉp」はトランス１０の一次側電流、「Ｉs」はトランス１０の二次側電流をそれぞれ示しており、「ＶG」はＦＥＴのゲート駆動用信号電圧（制御回路７から供給される制御電圧に相当する。）を示している。
【００２７】
図３はフライバック型の回路動作について説明するための図であり、電流境界モードにおいて、上からＶG、Ｉp、Ｉsの順にそれぞれの波形を概略的に示したものである。
【００２８】
トランス１０に蓄えられたエネルギーを該トランス１０の二次側へ完全に放出した時点でスイッチング素子１１がオン状態となるように制御され、図示のように、トランス１０の二次側電流Ｉsがゼロアンペアになる時にスイッチング素子１１がオンし、ＶGの立ち上がり開始時点でＩp、Ｉsがともにゼロアンペアとなる。
【００２９】
トランス１０の二次側に設けられた整流ダイオード１２の逆回復時間における電力損失に着目した場合に、電流境界モードでは、整流ダイオード１２の電流がゼロアンペアになってからスイッチング素子１１がオン状態となるので、逆回復時間での電力損失が発生しない。また、ＤＣ−ＤＣコンバータ全体としての効率については、数百キロヘルツ以上の高周波スイッチングにおいて電流境界モードで最も電気効率が高いことが判明しているが、そのためにはスイッチング周波数の制御が必要となる。
【００３０】
直流入力電圧「Ｖin」の変動や負荷変動の影響により、電流境界状態を維持するための周波数は変化し、負荷が重い場合（入力電圧が低い場合や出力電力が大きい場合）には、１回のスイッチング動作でトランスに蓄えられるエネルギー量が大きくなるため、スイッチング素子のオン時間が長くなってスイッチング周波数が低くなる。但し、オン時間があまりに長いとトランスの磁気飽和が起きるためスイッチング周波数には下限値が決められる。
【００３１】
従って、スイッチング周波数の制御については、重負荷時に下限値又はこれに近い値となり、また、軽負荷又は定常負荷時には電流境界状態を達成すべくスイッチング周波数が変化するが、そのためには、トランスの二次側電流がゼロになる吐出終了時点を検出する必要がある。
【００３２】
本発明では、スイッチング素子の非制御端子にかかる電圧を微分することにより吐出終了時点を検出してスイッチング周波数を変化させる。尚、トランスの二次電圧を微分して検出する方法も挙げられるが、スイッチング素子の方が発生する電圧が低いので耐圧やコスト等の面で有利である。
【００３３】
図４は、本発明に係る直流電圧変換回路の構成例１５を示したものであり、直流−直流変換部及び制御部の要部について概要を示している。尚、本例では、ＰＷＭ制御方式（制御パルスのデューティーサイクルを変化させる方式）を採用している。また、トランス１０については、その一次巻線１０ｐと二次巻線１０ｓの一端同士が接続されてＮチャンネルＦＥＴのドレインに接続されている点において、図２に示した構成と異なるが本質的な相違はない。
【００３４】
図中に示す「ＶDS」はスイッチング素子であるＦＥＴのドレイン−ソース間電圧、「ＶGS」はＦＥＴのゲート−ソース間電圧をそれぞれ示し、「Ｖｓ」はトランス１０の二次電圧を示す。
【００３５】
制御手段１６は、トランス１０においてスイッチング素子１１のオン期間に蓄えられたエネルギーをスイッチング素子１１のオフ期間において二次巻線１０ｓから全て出力し終えた時点で再びスイッチング素子１１がオン状態となるように制御する、上記電流境界モードでの制御を実現するために設けられており、下記に示す構成要素を備えている（括弧内の数字は符号を示す。）。
【００３６】
・電力演算部（１７）
・演算制御部（１８）
・タイミング検出部（１９）
・ランプ波発生部（２０）。
【００３７】
電力演算部１７は、トランス１０の出力電圧や電流を検出するための検出回路（図示せず。）からの検出信号に基いて出力制御を行うために設けられている。回路構成については制御形態に依存するが、例えば、電力演算用エラーアンプ２１はトランス１０の出力段に設けられた分圧抵抗によって検出される出力電圧や、トランス１０の出力段に設けられた電流検出用抵抗によって電圧変換されて検出される出力電流から電力を求めて制御電圧信号を生成してＰＷＭコンパレータ２２の正入力端子に送出する。
【００３８】
演算制御部１８は、ランプ波発生部２０から供給されるランプ波と電力演算部１７からの制御電圧をレベル比較してスイッチング素子１１に制御信号を送出する。
【００３９】
ＰＷＭコンパレータ２２は演算制御部１８を構成しており、その負入力端子には、後述するランプ（ramp）波発生部２０からのランプ波（あるいは鋸歯状波）が供給される。該ランプ波の信号とエラーアンプ２１からの信号とのレベル比較に基く矩形波状パルス信号（ＰＷＭパルス）が出力されて図示しないバッファ等を介して上記スイッチング素子１１の制御端子（ＦＥＴではゲート）に送出される。
【００４０】
タイミング検出部１９は、トランス１０の二次側電流Ｉsについて０Ａになるタイミングを検出するものである。電流境界モードでは、トランス１０に蓄えられたエネルギーを二次側へ完全に放出した時点でスイッチング素子１１がオン状態となるように制御する必要があるため、スイッチング素子１１にかかる電圧をコンデンサによって微分して二次側電流Ｉsに係る吐出終了時点を検出する。
【００４１】
本例では、スイッチング素子１１としてＦＥＴを用いており、そのドレイン−ソース間電圧ＶDSの波形に基いて二次側電流に係る吐き出し終了のタイミング（Ｉsがゼロになる時点）をコンデンサ２３で微分することにより検出している。尚、二次電圧Ｖｓに基いてタイミング検出を行う回路形態では、例えば、ＧＮＤ（グランド）電位に対して正及び負の電圧が発生するために、後段回路部への信号入力に関して、正電圧及び負電圧のリミッタが必要になる分、構成が複雑化する。これに対して、ＶDSを検出する回路形態では、ＶDSのレベルがＧＮＤ電位に対して常に正の電圧であるため、Ｖｓを用いた回路形態に比べて負の電圧が発生し難い。
【００４２】
コンデンサ２３の一端はＦＥＴのドレインに接続され、その他端（以下、この電位を「Ｖ23」と記す。）が抵抗２４を介してＮＰＮトランジスタ２５のベースに接続されている。
【００４３】
ダイオード２６はＧＮＤ以下の電圧をクランプするために設けられている。該ダイオードのカソードはコンデンサ２３と抵抗２４の接続点に接続されるとともに、ダイオード２７や抵抗２８を介して所定電圧（これを「Ｖｃｃ」と記す。）の電源端子２９に接続されている。また、ダイオード２６のアノードは接地されている。尚、ダイオード２７のアノードがダイオード２６のカソードに接続され、ダイオード２７のカソードが電源端子２９に接続されている。
【００４４】
エミッタ接地とされるＮＰＮトランジスタ２５のコレクタは、抵抗３０を介して電源端子２９に接続されるとともに、ＮＰＮトランジスタ３１のベースに接続されている。
【００４５】
ランプ波発生部２０は、タイミング検出部１９からの信号に応じて周波数が可変制御されるランプ波を発生させるものである。本例では、コンデンサ３２とその充放電動作を制御する部分を備え、タイミング検出部１９によって上記吐出終了時点が検出されるまでの間、コンデンサ３２が充電され、タイミング検出部１９によって上記吐出終了時点が検出されたときにトランジスタ３１がオン状態となってコンデンサ３２が放電されるように構成されている。
【００４６】
コンパレータを構成する演算増幅器３３において、その非反転入力端子には、分圧抵抗３４、３４による所定電圧が供給され、また、その反転入力端子にはコンデンサ３２の端子電圧が供給される。そして、演算増幅器３３の出力端子が抵抗３５を介してコンデンサ３２に接続されるとともにダイオード３６のカソードに接続されており、該ダイオード３６のアノードがコンデンサ３２の一端に接続されている。尚、演算増幅器３３の非反転入力端子と出力端子との間には、抵抗３７が介挿されている。
【００４７】
コンデンサ３２に対して並列に設けられたＮＰＮトランジスタ３１はエミッタ接地とされ、そのコレクタがコンデンサ３２の一端（非接地側端子）に接続されていて、タイミング検出部１９によって上記吐出終了時点が検出されたときに、トランジスタ３１のオンによりコンデンサ３２の放電経路が形成される。これにより、コンデンサ３２の充放電動作が電流境界モードでの周波数を実現すべく行われ、該コンデンサの端子電圧がランプ波としてＰＷＭコンパレータ２２（の負入力端子）に送出される。尚、ランプ波の周波数下限値については、トランジスタ３１のオフ状態でコンデンサ３２の端子電圧が演算増幅器３３の非反転入力端子の電位を超えたときにコンデンサ３２が放電するタイミングにより規定される。
【００４８】
図５は、動作説明のための波形図であり、図中に示す各記号の意味は以下の通りである。
【００４９】
「Ｖramp」＝ランプ波発生部２０により生成されるランプ波を示す信号レベル
「Ｖerr」＝エラーアンプ２１の出力信号レベル
尚、「Ｉp」、「Ｉs」、「ＶDS」、「Ｖ23」、「ＶGS」については、既述の通りである。
【００５０】
また、ｔ１乃至ｔ５に示す各時刻の意味は下記の通りである。
【００５１】
「ｔ１」＝一次側電流Ｉpの通電開始時点
「ｔ２」＝ＶDSの立ち上り時点
「ｔ３」＝ＶDSの立ち下り時点
「ｔ４」＝コンデンサ３２の放電開始時点
「ｔ５」＝コンデンサ３２の放電終了時点
尚、図では、説明の便宜上Ｖerrを一定としており、Ｖrampについては、時刻ｔ１からコンデンサ３２が充電されて一定の傾斜をもって次第に増加していき、時刻ｔ４でコンデンサ３２が放電されてレベルが下がり時刻ｔ５でゼロに戻るという動作が繰り返される。
【００５２】
Ｉｓに係る吐出終了時には、ＶDSについて共振が生じるため、ＶDSをコンデンサ２３によって微分してエッジ検出を行うことで共振開始を示す時点を知ることができる。つまり、タイミング検出部１９はＶDSのネガティブエッジ（Negative Going Edge）の検出を行い、クランプ用ダイオード２６によりＧＮＤ以下の検出電圧がクランプされてトランジスタ２５がオフ状態となったときに、トランジスタ３１がオン状態となり、コンデンサ３２が放電される。
【００５３】
尚、ｔ１からｔ２までの期間中、Ｉpは次第に増加していくが、ｔ２の時点においてゼロになり、また、Ｉsについては、ｔ２の時点で立ち上がって、ある値を示した後、時間経過とともに減少してゼロになる。
【００５４】
ＶDSについては、ｔ２の時点で立ち上がった後、ｔ３の時点で立ち下がるが、Ｖ23はこの立ち下りエッジをコンデンサ２３で微分したものであり（ｔ３からある時間ゼロボルトを示すが、それ以外の期間ではＶｃｃを示す。）、ダイオード２７のアノードとダイオード２６のカソードとの接続点の電位を示す。
【００５５】
ＶrampとＶerrがＰＷＭコンパレータ２２において比較され、ＶrampがＶerrを超えた時点でＶGSがＬ（ロー）レベルを示し、ＶrampがＶerrを下回った時点でＶGSがＨ（ハイ）レベルを示す。
【００５６】
時刻ｔ１〜ｔ５に示す期間の長さがランプ波の周期に相当し、その周波数は入力電圧変動や負荷変動の影響を受けるが、上記吐出終了時点を検出してランプ波を制御し、ある一定値以上のスイッチング周波数をもって該周波数を変化させることにより、直流電圧変換回路を電流境界モードで動作させることができる。
【００５７】
尚、本発明の適用においては、図４に示す構成に限られないので、例えば、図６に示す例が挙げられる。
【００５８】
タイミング検出部１９の構成は、図４と基本的に同じであり、図４と図６との相違点は主としてランプ波発生部２０Ａの構成にある。
【００５９】
演算増幅器３３の非反転入力端子がＰＷＭコンパレータ２２の負入力端子に接続されるとともに、抵抗３８を介してトランジスタ３１のコレクタに接続されている。
【００６０】
そして、コンデンサ３２については、その非接地側の端子が演算増幅器３３の非反転入力端子に接続されるとともに、抵抗３９を介して電源端子２９に接続されている。
【００６１】
コンデンサ３２に対して並列に設けられたＮＰＮトランジスタ４０はエミッタ接地とされ、そのコレクタが抵抗４１を介してコンデンサ３２に接続され、また、そのベースが抵抗４２を介して演算増幅器３３の出力端子に接続されている。
【００６２】
演算増幅器３３の反転入力端子には分圧抵抗３４、３４が設けられており、その一方には所定の基準電圧（Ｖref）が供給され、他方はＮＰＮトランジスタ４３のコレクタに接続されている。
【００６３】
トランジスタ４３はエミッタ接地とされ、演算増幅器３３を用いて構成されるコンパレータにヒステリシス特性を持たせる役割をもち、そのベースが抵抗４４を介して演算増幅器３３の出力端子及び定電流源４５に接続されている。尚、演算増幅器３３の出力端子は定電流源４５を介して電源端子２９に接続されている。
【００６４】
本例でも、コンデンサ３２の端子電圧がＶrampとしてＰＷＭコンパレータ２２に送られるが、該コンデンサに対して２つのトランジスタ３１、４０が並列に設けられている。トランジスタ４０は、ランプ波の周波数下限値を規定する役目をもち、該トランジスタがオン状態となったときにコンデンサ３２の放電経路が形成される。尚、トランジスタ３１の役目は上記と同様に、電流境界検出時にコンデンサ３２を放電させることである。
【００６５】
しかして、上記の構成を自動車用灯具の光源である放電灯の点灯回路に適用することにより、装置の小型化に寄与することができる。即ち、車両用途では一般に部品の設置スペース等が限られるため小型化の要求が厳しく、そのためには、点灯回路を構成する直流−直流変換回路の高周波化、高効率化が求められるが、上記に説明した構成を用いることによって対処することが可能となる。
【００６６】
【発明の効果】
以上に記載したところから明らかなように、請求項１や請求項４に係る発明によれば、電流境界モードでの制御を実現することができ、しかも、そのために回路構成の複雑化等の弊害を伴うことがないので、小型化や省スペース化、コスト面で有利である。
【００６７】
請求項２に係る発明によれば、微分検出手段の構成が簡単である。
【００６８】
請求項３に係る発明によれば、低耐圧化や構成の簡単化に適する。
【００６９】
請求項５に係る発明によれば、ランプ波発生部を構成するコンデンサの充放電動作によりランプ波の周波数制御を容易に行うことができる。
【図面の簡単な説明】
【図１】放電灯点灯回路の構成例を示す回路ブロック図である。
【図２】直流−直流変換回路の構成例を示す回路図である。
【図３】電流境界モードの説明図である。
【図４】本発明に係る直流電圧変換回路の構成例を示す図である。
【図５】図４の回路動作を説明するための波形図である。
【図６】本発明に係る直流電圧変換回路の構成について別例を示す図である。
【符号の説明】
１０…トランス、１０ｐ…一次巻線、１０ｓ…二次巻線、１１…スイッチング素子、１５…直流電圧変換回路、１６…制御手段、１８…演算制御部、１９…タイミング検出部、２０、２０Ａ…ランプ波発生部
Claims (1)
- トランス及びスイッチング素子を含むフライバック型の回路構成を有し、該スイッチング素子がオン状態である間にトランスがエネルギーを蓄え、該スイッチング素子がオフ状態の間に該エネルギーを二次巻線から出力するとともに、該エネルギーを二次巻線から全て出力し終わった時点でスイッチング素子がオン状態となるように電流境界状態での制御を行う制御手段を備えた直流電圧変換回路において、
上記スイッチング素子がＮチャンネルＭＯＳ型ＦＥＴであり、そのドレイン−ソース間電圧を微分用コンデンサによって微分してエッジ検出を行うことで上記トランスの二次側電流がゼロになる吐出終了時点を検出し、上記制御手段によりスイッチング周波数を変化させており、
上記制御手段は、
上記吐出終了時点を検出するタイミング検出部と、
上記タイミング検出部からの信号に応じて周波数が可変制御されるランプ波を発生させるランプ波発生部と、
上記ランプ波発生部からのランプ波と制御電圧をレベル比較して上記スイッチング素子に制御信号を送出する演算制御部と、
を備え、
上記スイッチング素子のドレインが上記トランスの１次巻線に接続され、ソースがグランドに接続されており、
上記タイミング検出部は、
上記微分用コンデンサを介して上記スイッチング素子のドレインに接続されると共に、抵抗を介して所定電圧の電源に接続されたゲートと、当該電源に接続されたドレインと、グランドに接続されたソースとを有するタイミング検出用トランジスタと、
上記タイミング検出用トランジスタのゲートに接続されたカソードとグランドに接続されたアノードとを有するダイオードと、
を有し、
上記ランプ波発生部は、
所定電圧の電源とグランドとの間に接続されたランプ波用コンデンサと、
上記ランプ波用コンデンサの電源側の端子に接続されたドレインと、上記ランプ波用コンデンサのグランド側の端子に接続されたソースと、上記タイミング検出用トランジスタのドレインに接続されたゲートとを有するランプ波用トランジスタと、
を有し、
上記タイミング検出部によって上記吐出終了時点が検出されるまでの間、上記ランプ波用コンデンサが充電されて、上記タイミング検出部によって上記吐出終了時点が検出されたときに、上記ランプ波用コンデンサが放電されることによって、上記ランプ波が発生される
ことを特徴とする直流電圧変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160891A JP4247048B2 (ja) | 2003-06-05 | 2003-06-05 | 直流電圧変換回路 |
| FR0406048A FR2855920B1 (fr) | 2003-06-05 | 2004-06-04 | Circuit de conversion de tension continue |
| US10/861,297 US7075806B2 (en) | 2003-06-05 | 2004-06-04 | DC voltage conversion circuit |
| DE102004027373A DE102004027373A1 (de) | 2003-06-05 | 2004-06-04 | Gleichspannungwandelschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160891A JP4247048B2 (ja) | 2003-06-05 | 2003-06-05 | 直流電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004364433A JP2004364433A (ja) | 2004-12-24 |
| JP4247048B2 true JP4247048B2 (ja) | 2009-04-02 |
Family
ID=33447941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160891A Expired - Fee Related JP4247048B2 (ja) | 2003-06-05 | 2003-06-05 | 直流電圧変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7075806B2 (ja) |
| JP (1) | JP4247048B2 (ja) |
| DE (1) | DE102004027373A1 (ja) |
| FR (1) | FR2855920B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4400872B2 (ja) * | 2004-07-16 | 2010-01-20 | 株式会社小糸製作所 | 放電灯点灯装置 |
| JP2006049127A (ja) * | 2004-08-05 | 2006-02-16 | Koito Mfg Co Ltd | 照明用光源の点灯装置 |
| JP4386358B2 (ja) * | 2004-09-10 | 2009-12-16 | 株式会社小糸製作所 | 放電灯点灯装置 |
| JP4672458B2 (ja) * | 2005-06-23 | 2011-04-20 | ローム株式会社 | 自励式ｄｃ／ｄｃコンバータの駆動回路およびそれを用いた発光装置ならびに電子機器 |
| DE112006001948B4 (de) * | 2005-08-24 | 2016-06-16 | Mitsubishi Electric Corp. | DC/DC-Umrichtervorrichtung und Entladelampen-Leuchtvorrichtung |
| JP4735239B2 (ja) * | 2005-12-22 | 2011-07-27 | パナソニック電工株式会社 | 放電灯点灯装置及び画像表示装置 |
| DE502007001515D1 (de) * | 2006-02-09 | 2009-10-29 | Sander Elektronik Ag | Verfahren und Vorrichtung zum Zünden einer Fluoreszenz-Lampe |
| US7880396B2 (en) * | 2007-06-14 | 2011-02-01 | Seiko Epson Corporation | Projector device employing ballast with flyback converter |
| JP4655119B2 (ja) | 2008-07-28 | 2011-03-23 | 株式会社デンソー | 電力変換回路、及び多相回転機の制御装置 |
| JP5117980B2 (ja) * | 2008-10-02 | 2013-01-16 | パナソニック株式会社 | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 |
| US8179699B2 (en) * | 2008-12-31 | 2012-05-15 | Stmicroelectronics S.R.L. | Method for controlling a switching regulator and related switching regulator |
| US20100202167A1 (en) * | 2009-02-10 | 2010-08-12 | System General Corp. | Soft switching power converter with a variable switching frequency for improving operation and efficiency |
| JP2012005249A (ja) | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | スイッチング電源回路 |
| US8711583B2 (en) * | 2011-01-04 | 2014-04-29 | System General Corporation | Single-stage PFC converter with constant voltage and constant current |
| JP5943484B2 (ja) * | 2013-05-07 | 2016-07-05 | シオン電機株式会社 | 直流電源使用時に生ずるアーク放電防止システム |
| WO2015145735A1 (ja) * | 2014-03-28 | 2015-10-01 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータおよび光源点灯装置 |
| US9948187B2 (en) | 2014-04-01 | 2018-04-17 | Infineon Technologies Austria Ag | System and method for a switched-mode power supply |
| CN107248811B (zh) * | 2017-07-21 | 2019-07-26 | 广东美的厨房电器制造有限公司 | 变频器的控制电路和变频器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317068B2 (ja) * | 1995-01-13 | 2002-08-19 | 松下電工株式会社 | 放電灯点灯装置 |
| JP2000224849A (ja) * | 1999-01-25 | 2000-08-11 | Samsung Electro Mech Co Ltd | ゼロ電圧スイッチングのための同期整流器フライバック回路 |
| JP4730498B2 (ja) * | 2001-06-13 | 2011-07-20 | サンケン電気株式会社 | スイッチング電源装置 |
| US6728117B2 (en) * | 2001-10-23 | 2004-04-27 | Koninklijke Philips Electronics N.V. | Frequency modulated self-oscillating switching power supply |
-
2003
- 2003-06-05 JP JP2003160891A patent/JP4247048B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-04 FR FR0406048A patent/FR2855920B1/fr not_active Expired - Fee Related
- 2004-06-04 DE DE102004027373A patent/DE102004027373A1/de not_active Withdrawn
- 2004-06-04 US US10/861,297 patent/US7075806B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004027373A1 (de) | 2005-01-05 |
| FR2855920A1 (fr) | 2004-12-10 |
| FR2855920B1 (fr) | 2006-07-28 |
| US7075806B2 (en) | 2006-07-11 |
| JP2004364433A (ja) | 2004-12-24 |
| US20040246750A1 (en) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4247048B2 (ja) | 直流電圧変換回路 | |
| US7271544B2 (en) | Lighting apparatus for illumination light source | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| US10615700B1 (en) | Synchronous rectifier control for switched mode power supplies and method therefor | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US20120092911A1 (en) | Power conversion apparatus and method | |
| CN105375798A (zh) | 自适应采样电路、原边反馈恒压系统及开关电源系统 | |
| CN109728728B (zh) | 电力转换装置 | |
| US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
| US20190068074A1 (en) | Supply voltage generating circuit and associated integrated circuit | |
| US10965209B2 (en) | Power supply controller with delay adjustment | |
| US20130336031A1 (en) | AC/DC Power Conversion Methods and Apparatus | |
| EP2575247A1 (en) | Method for DC-DC conversion with phase-shift modulation, and corresponding conversion apparatus | |
| CN205160398U (zh) | 自适应采样电路、印刷电路板、原边反馈恒压系统及开关电源系统 | |
| US7274152B2 (en) | Rare gas fluorescent lamp lighting apparatus | |
| US11088626B2 (en) | Power supply apparatus and image forming apparatus | |
| US7176638B2 (en) | Discharge lamp lighting circuit | |
| CN114189156B (zh) | 反激开关电路及其控制方法 | |
| US6487093B1 (en) | Voltage regulator | |
| US7400519B2 (en) | Switching power supply | |
| WO2005048439A1 (ja) | 直流変換装置 | |
| JP2009272255A (ja) | 放電灯点灯装置、照明装置 | |
| JP2009044877A (ja) | コンデンサ充電装置 | |
| US6515877B1 (en) | DC-to-DC converter providing high current and low voltage | |
| JP2004328948A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060308 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060308 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4247048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |