JP4672458B2 - 自励式ｄｃ／ｄｃコンバータの駆動回路およびそれを用いた発光装置ならびに電子機器 - Google Patents

Description

本発明は、スイッチング電源に関し、特に自励式ＤＣ／ＤＣコンバータの駆動方式に関する。

入力電圧よりも高い電圧を生成するため、昇圧型のスイッチング電源がさまざまな電子機器において広く用いられている。こうした昇圧型のスイッチング電源は、スイッチング素子と、インダクタあるいはトランスを備えており、スイッチング素子を時分割的にオンオフさせることによりインダクタあるいはトランスに逆起電力を発生させ、入力電圧を昇圧して出力する。

絶縁型のＤＣ／ＤＣコンバータでは、スイッチングトランジスタがオフすると、トランスの１次側に電流が流れ、トランスにエネルギが蓄えられる。スイッチングトランジスタがオフすると、トランスの２次側においてトランスに蓄えられたエネルギが、整流用ダイオードを介して充電電流として出力キャパシタに転送され、出力電圧が上昇する。トランスに蓄えられたエネルギが出力キャパシタに転送されると、整流ダイオードに流れる電流が０となる。

絶縁型のＤＣ／ＤＣコンバータのうち、発振器を用いず、トランスの１次側あるいは２次側の状態をモニタし、これらの状態に応じて、スイッチングトランジスタのオンオフを制御する自励式のＤＣ／ＤＣコンバータが知られている（たとえば特許文献１、２参照）。
特開２００４−２０１４７４号公報 特開２００５−７３４８３号公報

ここで、自励式ＤＣ／ＤＣコンバータの制御方法として、トランスの１次側および２次側に流れる電流をモニタし、２次側に流れる電流が０となったタイミングでスイッチングトランジスタをオンし、１次側の電流が所定レベルに達した状態でスイッチングトランジスタをオフするという制御方式について考察する。

上記制御方式によりスイッチングトランジスタを制御した場合、スイッチングトランジスタがオフの状態において、トランスに蓄えられたエネルギが出力キャパシタに転送される。このとき、２次側に流れるが０付近まで下がった状態で、直ちにスイッチングトランジスタをオン状態に切り替えると、整流用ダイオードの逆回復時間などの影響により、トランスにエネルギーが残留した状態でスイッチングトランジスタを再度オンすることになり、ＤＣ／ＤＣコンバータの効率が悪化してしまう。

本発明はこうした課題に鑑みてなされたものであり、その目的は、トランスの残留エネルギを確実に放出し、効率を改善した自励式ＤＣ／ＤＣコンバータおよびその駆動回路の提供にある。

本発明のある態様は、自励式ＤＣ／ＤＣコンバータのスイッチングトランジスタのオンオフを制御する駆動回路に関する。この駆動回路は、スイッチングトランジスタに接続されるトランスの１次側コイルに流れる電流の経路上に設けられ、一端が接地された第１抵抗と、第１抵抗の他端に現れる第１検出電圧と、所定の第１しきい値電圧とを比較する第１電圧比較器と、トランスの２次側コイルに流れる電流の経路上に設けられ、一端が接地された第２抵抗と、第２抵抗の他端に現れる第２検出電圧を正方向にシフトするレベルシフト回路と、レベルシフト回路の出力電圧と、所定の第２しきい値電圧を比較する第２電圧比較器と、第１、第２電圧比較器の出力にもとづいてスイッチングトランジスタのオンオフを制御するスイッチング制御部と、を備える。スイッチング制御部は、第１検出電圧が第１しきい値電圧を超えると、スイッチングトランジスタをオフし、レベルシフト回路の出力電圧が第２しきい値電圧を超えてから所定の遅延時間経過後にスイッチングトランジスタをオンする。

この態様によると、レベルシフト回路により正方向にシフトした電圧と、第２しきい値電圧を比較することにより、トランスの２次側コイルに流れる電流が０付近まで下がったことを検出することができる。さらに、この電流が０付近まで下がった後、所定の遅延時間の経過を待って、スイッチングトランジスタをオンに切り替えることにより、トランスにエネルギが残留した状態で、スイッチングトランジスタをオンするのを防止することができ、ＤＣ／ＤＣコンバータの効率を改善することができる。

スイッチング制御部は、第２電圧比較器の出力を遅延せしめる遅延回路を含み、当該遅延回路の出力にもとづいてスイッチングトランジスタをオンしてもよい。
第２電圧比較器の後段に遅延回路を設け、この遅延回路の時定数を調節することによって、ＤＣ／ＤＣコンバータの効率が最大となる遅延時間を実現することができる。

遅延回路は、ベース端子が第２電圧比較器の出力に接続されエミッタ接地されたトランジスタと、トランジスタのコレクタ端子と電源電圧端子間に設けられた抵抗と、トランジスタのコレクタ端子と接地端子間に設けられたキャパシタと、を含んでもよい。
遅延回路をＣＲ時定数回路とすることにより、抵抗値および容量値を調節することにより、遅延時間を最適な値に設定することができる。

スイッチング制御部は、第２電圧比較器の出力をラッチするラッチ回路と、ラッチ回路の出力を遅延せしめる遅延回路と、を含み、遅延回路の出力にもとづいてスイッチングトランジスタをオンしてもよい。
第２電圧比較器の出力をラッチすることにより、トランスの２次側コイルに流れる電流、すなわち、第２検出電圧が変動した場合に、スイッチングトランジスタがオンになるまでの時間が変動するのを防止し、第２電圧比較器の出力がラッチされた時刻から所定の遅延時間経過後にスイッチングトランジスタを確実にオンすることができる。

遅延回路は、ラッチ回路の後段に設けられた論理ゲートと、論理ゲートの入力端子と、接地端子間に設けられたキャパシタと、を含んでもよい。
この場合、ラッチ回路の出力により、キャパシタが充電もしくは放電され、キャパシタに現れる電圧が論理ゲートのしきい値電圧に達すると、論理ゲートの出力レベルが変化する。その結果、ラッチ回路の出力レベルが変化してから論理ゲートの出力レベルが変化するまでに、キャパシタの容量値に応じた遅延時間を設定することができる。
なお、キャパシタは、ラッチ回路の直後に設けられてもよいし、他の論理ゲートを介して、その後段に設けられてもよい。

第１電圧比較器、レベルシフト回路、第２電圧比較器、スイッチング制御部は一体集積化されてもよい。なお、ここでの集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。さらに、スイッチングトランジスタがこれらの回路要素と一体に構成されていてもよい。

本発明の別の態様は、発光装置である。この発光装置は、スイッチングトランジスタを含み、当該スイッチングトランジスタのオンオフにより昇圧動作が制御される自励式ＤＣ／ＤＣコンバータ出力回路と、スイッチングトランジスタのオンオフを制御する駆動回路と、自励式ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、を備える。

この態様によると、ＤＣ／ＤＣコンバータにより、高効率で昇圧することができるため、発光素子を効率よく発光させることができる。

本発明のさらに別の態様は、電子機器である。この電子機器は、撮像部と、撮像部による撮像の際、フラッシュとして用いられる上記発光装置と、を備える。発光装置は、電池電圧を昇圧して発光素子を駆動する。

この態様によると、発光装置は効率よく発光素子を発光させることができるため、電池の寿命を延ばすことができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る自励式ＤＣ／ＤＣコンバータの駆動回路によれば、変換効率を改善することができる。

図１は、実施の形態に係る発光装置２００を搭載した電子機器３００の構成を示すブロック図である。電子機器３００は、カメラを搭載した携帯電話端末であり、電池３１０、通信処理部３１２、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）３１４、撮像部３１６、発光装置２００を備える。

電池３１０はたとえば、リチウムイオン電池であり、電池電圧Ｖｂａｔとして３〜４Ｖ程度の電圧を出力する。ＤＳＰ３１４は、電子機器３００全体を統括的に制御するブロックであり通信処理部３１２、撮像部３１６、発光装置２００と接続されている。通信処理部３１２は、アンテナ、高周波回路などを含み、基地局との通信を行うブロックである。撮像部３１６は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳセンサなどの撮像装置である。発光装置２００は、撮像部３１６による撮像の際に、フラッシュとして用いられる光源である。

発光装置２００は、自励式ＤＣ／ＤＣコンバータ２１０、発光素子２１２、トリガ回路２１４を備える。発光素子２１２としてはキセノンチューブなどが好適に用いられる。自励式ＤＣ／ＤＣコンバータ２１０は、電池３１０から供給される電池電圧Ｖｂａｔを昇圧し、発光素子２１２に３００Ｖ程度の駆動電圧を供給する。トリガ回路２１４は、発光装置２００の発光のタイミングを制御する回路である。発光素子２１２は、撮像部３１６の撮像と同期して発光する。

図２は、発光装置２００の構成を示す回路図である。発光装置２００は、駆動回路１００、スイッチングトランジスタＴｒ１、トランス１０、整流用ダイオード１２、出力キャパシタＣ１、発光素子２１２、ＩＧＢＴ２１４ａを含む。

図２に示す駆動回路１００、スイッチングトランジスタＴｒ１、トランス１０、整流用ダイオード１２、出力キャパシタＣ１が、図１の自励式ＤＣ／ＤＣコンバータ２１０に対応する。また、図１のトリガ回路２１４は、ＩＧＢＴ２１４ａ、発光制御部２１４ｂに対応する。また、本実施の形態において、スイッチングトランジスタＴｒ１、トランス１０、整流用ダイオード１２、出力キャパシタＣ１が自励式ＤＣ／ＤＣコンバータ出力回路を構成する。

駆動回路１００は、自励式ＤＣ／ＤＣコンバータ２１０のスイッチングトランジスタＴｒ１のゲート電圧を制御してオンオフを制御する。トランス１０の１次側コイルの一端には、電池電圧Ｖｂａｔが印加され、他端には、スイッチングトランジスタＴｒ１のドレイン端子が接続される。スイッチングトランジスタＴｒ１は、ＮチャンネルのＭＯＳトランジスタであり、そのソース端子と接地端子間には、第１抵抗Ｒ１が接続される。また、スイッチングトランジスタＴｒ１のゲート端子には、駆動回路１００の出力信号であるスイッチング信号Ｖｓｗが印加される。

スイッチングトランジスタＴｒ１がオンすると、トランス１０の１次側コイルには、時間とともに増加する電流Ｉｃ１が流れる。第１抵抗Ｒ１は、スイッチングトランジスタＴｒ１に接続されるトランス１０の１次側コイルに流れる電流Ｉｃ１の経路上に設けられ、一端が接地されている。第１抵抗Ｒ１の他端に現れる電圧を第１検出電圧Ｖｘ１といい、この第１検出電圧Ｖｘ１は、ＤＣ／ＤＣコンバータ駆動ＩＣ１１０の１次側検出端子１０４に入力される。第１検出電圧Ｖｘ１は、Ｖｘ１＝Ｉｃ１×Ｒ１で与えられる。

また、トランス１０の２次側コイルの一端には、整流用ダイオード１２のアノード端子が接続される。整流用ダイオード１２のカソード端子と接地端子間には出力キャパシタＣ１が接続されている。第２抵抗Ｒ２は、２次側コイルに流れる電流の経路上に設けられており、一端が接地され、他端がトランス１０の２次側コイルに接続される。この第２抵抗Ｒ２の他端に現れる電圧を第２検出電圧Ｖｘ２といい、この第２検出電圧Ｖｘ２は、ＤＣ／ＤＣコンバータ駆動ＩＣ１１０の２次側検出端子１０６に入力される。

スイッチングトランジスタＴｒ１がオフすると、トランス１０に蓄えられたエネルギが整流用ダイオード１２を介して出力キャパシタＣ１に転送される。このときトランス１０の２次側コイルに流れる電流をＩｃ２とすると、第２検出電圧Ｖｘ２は、Ｖｘ２＝−Ｉｃ２×Ｒ２で与えられる。

ＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、ひとつの半導体基板上に集積化された集積回路であって、駆動回路１００の第１抵抗Ｒ１、第２抵抗Ｒ２を除いたその他の回路素子に加えて、発光制御部２１４ｂを含んでいる。ＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、入出力端子として出力端子１０２、１次側検出端子１０４、２次側検出端子１０６、発光制御端子１０８を備える。

ＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、出力端子１０２からスイッチングトランジスタＴｒ１のゲート端子に印加すべきスイッチング信号Ｖｓｗを出力する。また、１次側検出端子１０４、２次側検出端子１０６は、それぞれトランス１０の１次側および２次側コイルに流れる電流を検出するための端子である。発光制御端子１０８は、発光素子２１２の発光を制御する発光制御信号ＳＩＧ２０を出力するための端子である。

ＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、第１電圧比較器２０、第２電圧比較器２２、レベルシフト回路２４、スイッチング制御部３０を備える。
第１電圧比較器２０は、１次側検出端子１０４から入力された第１検出電圧Ｖｘ１と、所定の第１しきい値電圧Ｖｔｈ１とを比較し、Ｖｘ１＞Ｖｔｈ１のときハイレベル、Ｖｘ１＜Ｖｔｈ１のときローレベルとなる出力信号ＳＩＧ１を出力する。
上述のように、第１検出電圧Ｖｘ１は、トランス１０の１次側コイルに流れる電流Ｉｃ１に比例するため、第１電圧比較器２０の出力信号ＳＩＧ１は、１次側コイルに流れる電流Ｉｃ１が、Ｉｔｈ１＝Ｖｔｈ１／Ｒ１で与えられる第１しきい値電流Ｉｔｈ１に達するとハイレベルとなる。

また、第２電圧比較器２２は、トランス１０の２次側コイルに流れる電流Ｉｃ２が、第２しきい値電流Ｉｔｈ２となったことを検出する。本実施の形態において、第２しきい値電流Ｉｔｈ２の値は、０Ａ付近の電流となるように設定される。
レベルシフト回路２４は、抵抗Ｒ２０、Ｒ２１を含む。レベルシフト回路２４は、２次側検出端子１０６から入力された第２検出電圧Ｖｘ２を正方向にシフトする。２次側検出端子１０６に入力される第２検出電圧Ｖｘ２は、抵抗Ｒ２０を介して第２電圧比較器２２の反転入力端子に入力される。また、この反転入力端子には、基準電圧Ｖｒｅｆが抵抗Ｒ２１を介して入力される。第２電圧比較器２２の入力インピーダンスが十分に高く、Ｒ２０＝Ｒ２１が成り立つとき、レベルシフト回路２４の出力電圧Ｖｘ２’は、Ｖｘ２’＝（Ｖｘ２＋Ｖｒｅｆ）／２で与えられる。

第２電圧比較器２２の反転入力端子には、レベルシフト回路２４から出力されるレベルシフトされた第２検出電圧Ｖｘ２’が入力される。また、非反転入力端子には、基準電圧Ｖｒｅｆが抵抗Ｒ２２、Ｒ２３により分圧された第２しきい値電圧Ｖｔｈ２が入力される。第２しきい値電圧Ｖｔｈ２は、Ｒ２２＝Ｒ２３のとき、Ｖｔｈ２＝Ｖｒｅｆ／２となる。第２電圧比較器２２は、レベルシフト回路２４の出力電圧Ｖｘ２’と、所定の第２しきい値電圧Ｖｔｈ２を比較する。第２電圧比較器２２の出力電圧Ｖｘ３は、Ｖｘ２’＜Ｖｔｈ２のとき、すなわち、Ｖｘ２＜０のときハイレベルとなり、Ｖｘ２’＞Ｖｔｈ２のとき、すなわち、Ｖｘ２＞０のときローレベルとなる。このようにして、第２しきい値電流Ｉｔｈ２は０Ａに設定される。

スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力にもとづいてスイッチングトランジスタＴｒ１のオンオフを制御する。
スイッチング制御部３０は、第１検出電圧Ｖｘ１が第１しきい値電圧Ｖｔｈ１を超えると、すなわち、トランス１０の１次側コイルに流れる電流Ｉｃ１が第１しきい値電流Ｉｔｈ１に達すると、スイッチングトランジスタＴｒ１をオフする。

また、スイッチング制御部３０は、レベルシフト回路２４の出力である第２検出電圧Ｖｘ２’が第２しきい値電圧Ｖｔｈ２を超えてから、すなわち、トランス１０の２次側コイルに流れる電流Ｉｃ２が第２しきい値電流Ｉｔｈ２＝０Ａに達してから、所定の遅延時間経過後にスイッチングトランジスタＴｒ１をオンする。

第１電圧比較器２０の出力信号ＳＩＧ１は、インバータ３２により反転される。インバータ３２の出力信号ＳＩＧ２は、ＲＳフリップフロップ３４のセット端子に入力される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、インバータ３６により反転される。インバータ３６の出力信号ＳＩＧ４は、Ｄフリップフロップ４０のプリセット端子に入力される。また、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、ＮＯＲゲート５０の入力端子の一方に入力される。ＮＯＲゲート５０のもう一方の入力端子には、自励式ＤＣ／ＤＣコンバータ２１０全体のオンオフを制御するイネーブル信号ＥＮが入力されている。ＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、イネーブル信号ＥＮがハイレベルのとき、スイッチングトランジスタＴｒ１を駆動して昇圧動作を行う。ＮＯＲゲート５０の出力信号ＳＩＧ８は、ＮＡＮＤゲート４４に入力される。

スイッチング制御部３０は、第２電圧比較器２２の出力電圧Ｖｘ３を遅延せしめる遅延回路３８を含み、遅延回路３８の出力にもとづいてスイッチングトランジスタＴｒ１をオンする。
遅延回路３８は、ベース端子が第２電圧比較器２２の出力に接続され、エミッタ接地されたトランジスタＴｒ２と、トランジスタＴｒ２のコレクタ端子と電源電圧端子間に設けられた抵抗Ｒ３０と、トランジスタＴｒ２のコレクタ端子と接地端子間に設けられたキャパシタＣ３０と、を含む。第２検出電圧Ｖｘ２が０Ｖに達すると、第２電圧比較器２２の出力電圧Ｖｘ３がローレベルとなる。このとき、トランジスタＴｒ２がオフし、抵抗Ｒ３０を介してキャパシタＣ３０の充電が開始される。キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、ＣＲ時定数に従って上昇する。

キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、Ｄフリップフロップ４０のクロック端子へと入力される。Ｄフリップフロップ４０のデータ端子は接地され、ローレベルに固定されている。また、Ｄフリップフロップ４０のクリア端子には、イネーブル信号ＥＮが入力される。イネーブル信号ＥＮをクリア端子に入力することにより、ＤＣ／ＤＣコンバータ駆動ＩＣ１１０を昇圧動作の開始ごとに初期化することができる。また、Ｄフリップフロップ４０のプリセット端子には、インバータ３６の出力信号ＳＩＧ４が入力される。

Ｄフリップフロップ４０は、プリセット端子およびクリア端子にハイレベルが入力される期間において、クロック端子に入力される遅延回路３８の出力電圧Ｖｘ４がハイレベルとなると、反転出力信号ＳＩＧ５としてハイレベルを出力する。また、プリセット端子に入力されるインバータ３６の出力がハイレベルからローレベルに切り替わると、反転出力信号ＳＩＧ５としてローレベルを出力する。

Ｄフリップフロップ４０の反転出力信号ＳＩＧ５は、ＡＮＤゲート４２に入力される。ＡＮＤゲート４２は、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５とイネーブル信号ＥＮの論理積をＮＡＮＤゲート４４へと出力する。ＮＡＮＤゲート４４は、ＮＯＲゲート５０の出力とＡＮＤゲート４２の出力の否定論理積をインバータ４６に出力する。インバータ４６は、ＮＡＮＤゲート４４の出力信号ＳＩＧ９を反転する。インバータ４６の出力であるスイッチング信号Ｖｓｗは、出力端子１０２を介してスイッチングトランジスタＴｒ１のゲート端子に入力される。ＡＮＤゲート４８には、ＡＮＤゲート４２の出力信号ＳＩＧ６とイネーブル信号ＥＮが入力される。ＡＮＤゲート４８の出力信号ＳＩＧ７は、ＲＳフリップフロップ３４のリセット端子に入力される。

発光制御部２１４ｂは、発光制御信号ＳＩＧ２０を生成し、ＩＧＢＴ２１４ａのベース電圧を制御する。

以上のように構成された発光装置２００の動作について説明する。図３は、図２のＤＣ／ＤＣコンバータ駆動ＩＣ１１０の動作を示すタイムチャートである。各信号ＳＩＧ１〜ＳＩＧ９は、図２に示す各信号に対応している。時刻Ｔ０以降において、イネーブル信号ＥＮはハイレベルに設定されているものとする。

時刻Ｔ０に、スイッチング信号Ｖｓｗがハイレベルとなっており、スイッチングトランジスタＴｒ１はオンしている。スイッチングトランジスタＴｒ１がオンすることにより、トランス１０の１次側コイルに流れる電流Ｉｃ１が徐々に上昇し、時刻Ｔ１にＶｘ１＞Ｖｔｈ１となる。

Ｖｘ１＞Ｖｔｈ１となると、第１電圧比較器２０の出力ＳＩＧ１はローレベルからハイレベルに切り替わる。同時に、インバータ３２の出力信号ＳＩＧ２は、ハイレベルからローレベルに切り替わる。信号ＳＩＧ２がハイレベルからローレベルに切り替わると、ＲＳフリップフロップ３４がセットされ、ＲＳフリップフロップ３４の出力信号ＳＩＧ３はハイレベルとなる。信号ＳＩＧ３がハイレベルになると、インバータ３６の出力信号ＳＩＧ４はローレベルとなり、Ｄフリップフロップ４０がプリセットされ、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はローレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６は、イネーブル信号ＥＮがハイレベルであるため、信号ＳＩＧ５と同じ論理値をとる。

イネーブル信号ＥＮがハイレベルのとき、ＮＯＲゲート５０は、ＲＳフリップフロップ３４の出力信号ＳＩＧ３を反転するインバータとして機能する。したがって、時刻Ｔ１にＲＳフリップフロップ３４の出力信号ＳＩＧ３がハイレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルからローレベルに変化する。このとき、ＮＡＮＤゲート４４の２つの入力信号ＳＩＧ６、ＳＩＧ８は、いずれもローレベルとなるため、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はハイレベルとなる。その結果、時刻Ｔ１にインバータ４６から出力されるスイッチング信号Ｖｓｗはローレベルとなり、スイッチングトランジスタＴｒ１がオフする。

時刻Ｔ１にＡＮＤゲート４２の出力信号ＳＩＧ６がローレベルとなると、数ゲート分の遅延時間経過後の時刻Ｔ２に、ＡＮＤゲート４８の出力信号ＳＩＧ７は、ローレベルとなる。ＡＮＤゲート４８の出力信号ＳＩＧ７がハイレベルからローレベルに変化すると、ＲＳフリップフロップ３４がリセットされる。その結果、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、すぐにローレベルに戻される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３がローレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルとなる。また、インバータ３６の出力信号ＳＩＧ４、すなわち、Ｄフリップフロップ４０のプリセット端子への入力もハイレベルとなる。

時刻Ｔ１にスイッチングトランジスタＴｒ１がオフすると、トランス１０の２次側コイルに電流Ｉｃ２が流れ始める。この電流Ｉｃ２は、スイッチングトランジスタＴｒ１がオフされた瞬間に最大となり、トランス１０に蓄えられたエネルギが減少するに従って徐々に小さくなる。その結果、第２抵抗Ｒ２に現れる第２検出電圧Ｖｘ２は時間とともに徐々に上昇する。このとき、レベルシフト回路２４の出力電圧Ｖｘ２’も時間とともに上昇し、時刻Ｔ３に第２しきい値電圧Ｖｔｈ２に達し、第２電圧比較器２２の出力電圧Ｖｘ３はハイレベルからローレベルに切り替わる。

時刻Ｔ３に第２電圧比較器２２の出力電圧Ｖｘ３がローレベルとなると、遅延回路３８の出力電圧Ｖｘ４は時定数をもって上昇し始める。時刻Ｔ３から遅延時間τ経過後の時刻Ｔ４に、Ｄフリップフロップ４０のクロック端子に入力された遅延回路３８の出力電圧Ｖｘ４が、ハイレベルとローレベルのしきい値電圧Ｖｔに達すると、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はハイレベルとなる。Ｄフリップフロップ４０の反転出力信号ＳＩＧ５がハイレベルとなると、ＡＮＤゲート４２の出力信号ＳＩＧ６、ＡＮＤゲート４８の出力信号ＳＩＧ７はいずれもハイレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６がハイレベルとなると、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はローレベルとなり、インバータ４６の出力信号、すなわちスイッチング信号Ｖｓｗはハイレベルとなって、スイッチングトランジスタＴｒ１は再びオンする。

このように、本実施の形態に係るＤＣ／ＤＣコンバータ駆動ＩＣ１１０では、トランス１０の１次側コイル、２次側コイルに流れる電流Ｉｃ１、Ｉｃ２をそれぞれ検出して、スイッチングトランジスタＴｒ１のオンオフを切り替える。スイッチングトランジスタＴｒ１のオンオフを切り替えることにより、出力キャパシタＣ１には電荷が蓄えられていき、出力電圧Ｖｏｕｔが上昇していく。出力電圧Ｖｏｕｔが所望の電圧値まで上昇すると、発光制御部２１４ｂは、図１の撮像部３１６による撮像と同期して発光制御信号ＳＩＧ２０をハイレベルに切り替える。その結果、ＩＧＢＴ２１４ａがオンし、発光素子２１２であるキセノンランプがフラッシュとして発光する。

本実施の形態に係るＤＣ／ＤＣコンバータ駆動ＩＣ１１０は、時刻Ｔ３に２次側コイルに流れる電流Ｉｃ２が０Ａ付近に設定された第２しきい値電流Ｉｔｈ２に達してから、所定の遅延時間τ経過後の時刻Ｔ４に、スイッチングトランジスタＴｒ１をオンする。その結果、トランス１０にエネルギが残留した状態で、再度スイッチングトランジスタＴｒ１がオンするのを防止することができるため、効率を改善することができる。

遅延回路３８において発生する遅延時間τは、整流用ダイオード１２の逆回復時間以上となるように設定するのが望ましい。この遅延時間τは、スイッチングレギュレータの電源効率が最大となるように、実験的に定めてもよい。遅延時間τは、遅延回路３８のキャパシタＣ３０、抵抗Ｒ３０の値を調節することにより所望の値に設定することができる。

図４は、スイッチング制御部３０の変形例を示す回路図である。図４のスイッチング制御部３０は、図２の遅延回路３８に代えて、第２電圧比較器２２の出力電圧Ｖｘ３を反転するインバータ５２を備え、さらにＡＮＤゲート４２の出力端子と接地端子間にキャパシタＣ３１を備える。図４において、図２と同一または同等の構成要素および信号には同一の符号を付し、適宜説明を省略する。

図４のスイッチング制御部３０において、第２電圧比較器２２の出力電圧Ｖｘ３は、インバータ５２によって反転され、Ｄフリップフロップ４０のクロック端子に入力される。その結果、トランス１０の２次側コイルに流れる電流Ｉｃ２がしきい値電流に達し、第２電圧比較器２２の出力電圧Ｖｘ３がハイレベルからローレベルへ遷移するとすぐに、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はハイレベルとなる。
Ｄフリップフロップ４０の反転出力信号ＳＩＧ５は、次にＤフリップフロップ４０がプリセットされるまでの期間、ハイレベルを維持し続ける。すなわち、Ｄフリップフロップ４０は、第２電圧比較器２２の出力電圧Ｖｘ３をラッチするラッチ回路として機能する。

Ｄフリップフロップ４０の反転出力信号ＳＩＧ５がローレベルからハイレベルに遷移すると、ＡＮＤゲート４２の出力信号ＳＩＧ６も、ローレベルからハイレベルに遷移しようとする。このとき、ＡＮＤゲート４２は、その出力をローレベルからハイレベルに遷移させるために、キャパシタＣ３１を充電する。その結果、ＡＮＤゲート４２の出力信号ＳＩＧ６は、キャパシタＣ３１によって時定数をもって上昇していく。その後、ＮＡＮＤゲート４４のローレベルとハイレベルのしきい値電圧に達すると、ＮＡＮＤゲート４４の出力信号ＳＩＧ９は、ハイレベルからローレベルへと変化する。このように、Ｄフリップフロップ４０の出力が変化してから、ＮＡＮＤゲート４４の出力が変化するまでの間に遅延が発生する。すなわち、ＮＡＮＤゲート４４とキャパシタＣ３１は遅延回路を構成している。

トランス１０の巻き数や結合係数によっては、スイッチングトランジスタＴｒ１がオフの状態において、トランス１０の２次側コイルに流れる電流Ｉｃ２が０Ａ付近でリンギングする場合がある。このような場合、レベルシフト回路２４の出力電圧Ｖｘ２’が第２しきい値電圧Ｖｔｈ２付近で変動することになるため、第２電圧比較器２２の出力電圧Ｖｘ３が一度ハイレベルからローレベルへと遷移した後に、再びハイレベルに戻ってしまい、スイッチングトランジスタＴｒ１が次にオンするまでの時間が長くなってしまうという問題が発生する。

図４のスイッチング制御部３０によれば、Ｄフリップフロップ４０の後段にＮＡＮＤゲート４４およびキャパシタＣ３１で構成される遅延回路を配置しているため、一度、第２電圧比較器２２の出力電圧Ｖｘ３がハイレベルからローレベルへと遷移すると、その状態がＤフリップフロップ４０によってラッチされる。遅延回路は、このＤフリップフロップ４０の反転出力信号ＳＩＧ５に対して遅延時間を与えることにより、トランス１０の２次側コイルに流れる電流Ｉｃ２がリンギングした場合でも、所定の遅延時間経過後にスイッチングトランジスタＴｒ１をオンすることができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態において、ＤＣ／ＤＣコンバータは、発光素子２１２を駆動する場合について説明したが、これには限定されず、その他の高電圧を必要とするさまざまな負荷回路を駆動することができる。

また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

実施の形態に係る発光装置を搭載した電子機器の構成を示すブロック図である。 実施の形態に係る発光装置の構成を示す回路図である。 図２のＤＣ／ＤＣコンバータ駆動ＩＣの動作を示すタイムチャートである。 図２のスイッチング制御部の変形例を示す回路図である。

符号の説明

２０ 第１電圧比較器、 ２２ 第２電圧比較器、 ２４ レベルシフト回路、 ３０ スイッチング制御部、 ３８ 遅延回路、 ３００ 電子機器、 ３１０ 電池、 ３１６ 撮像部、 ２００ 発光装置、 ２１０ 自励式ＤＣ／ＤＣコンバータ、 ２１２ 発光素子、 １００ 駆動回路、 Ｔｒ１ スイッチングトランジスタ、 １０ トランス、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗。

Claims (9)

1. 自励式ＤＣ／ＤＣコンバータのスイッチングトランジスタのオンオフを制御する駆動回路であって、
   前記スイッチングトランジスタに接続されるトランスの１次側コイルに流れる電流の経路上に設けられ、一端が接地された第１抵抗と、
   前記第１抵抗の他端に現れる第１検出電圧と、所定の第１しきい値電圧とを比較する第１電圧比較器と、
   前記トランスの２次側コイルに流れる電流の経路上に設けられ、一端が接地された第２抵抗と、
   前記第２抵抗の他端に現れる第２検出電圧を正方向にシフトするレベルシフト回路と、
   前記レベルシフト回路の出力電圧と、所定の第２しきい値電圧を比較する第２電圧比較器と、
   前記第１、第２電圧比較器の出力にもとづいて前記スイッチングトランジスタのオンオフを制御するスイッチング制御部と、を備え、
   前記スイッチング制御部は、前記第２電圧比較器の出力を所定の遅延時間遅延せしめ、前記レベルシフト回路の出力電圧が前記第２しきい値電圧を超えてから所定の遅延時間経過後にレベルが変化する信号を生成する遅延回路を含み、前記第１検出電圧が前記第１しきい値電圧を超えると、前記スイッチングトランジスタをオフし、前記遅延回路の出力信号にもとづき、前記スイッチングトランジスタをオンすることを特徴とする駆動回路。
2. 前記スイッチング制御部は、
   前記第１電圧比較器の出力に応じてセットされるＲＳフリップフロップと、
   そのクロック端子に前記遅延回路の出力を受け、その入力端子の電位が固定され、そのプリセット端子に前記ＲＳフリップフロップの出力に応じた信号が入力されるＤフリップフロップと、
   前記Ｄフリップフロップの出力に応じた信号と前記ＲＳフリップフロップの出力に応じた信号を論理演算する論理ゲートと、
   をさらに含み、
   前記ＲＳフリップフロップは、前記Ｄフリップフロップの出力に応じてリセットされ、
   前記論理ゲートの出力に応じて、前記スイッチングトランジスタのオン、オフを制御することを特徴とする請求項１に記載の駆動回路。
3. 前記遅延回路は、
   ベース端子が前記第２電圧比較器の出力に接続され、エミッタ接地されたトランジスタと、
   前記トランジスタのコレクタ端子と電源電圧端子間に設けられた抵抗と、
   前記トランジスタのコレクタ端子と接地端子間に設けられたキャパシタと、
   を含むことを特徴とする請求項２に記載の駆動回路。
4. 前記スイッチング制御部は、
   前記第１電圧比較器の出力に応じてセットされるＲＳフリップフロップと、
   そのクロック端子に前記第２電圧比較器の出力に応じた信号を受け、その入力端子の電位が固定され、そのプリセット端子に前記ＲＳフリップフロップの出力に応じた信号が入力されるＤフリップフロップと、
   前記Ｄフリップフロップの出力を遅延させる前記遅延回路と、
   前記遅延回路の出力に応じた信号と前記ＲＳフリップフロップの出力に応じた信号を論理演算する論理ゲートと、
   をさらに含み、
   前記ＲＳフリップフロップは、前記遅延回路の出力に応じてリセットされ、
   前記論理ゲートの出力に応じて、前記スイッチングトランジスタのオン、オフを制御することを特徴とする請求項１に記載の駆動回路。
5. 前記遅延回路は、前記論理ゲートの入力端子と接地端子の間に設けられたキャパシタを含むことを特徴とする請求項４に記載の駆動回路。
6. 所定の基準電圧と接地端子の間に直列に設けられ、それらの接続点の電圧を前記第２しきい値電圧として出力する第１、第２分圧抵抗をさらに備え、
   前記レベルシフト回路は、前記基準電圧と前記第２抵抗の他端の間に直列に設けられ、その分圧比が前記第１、第２分圧抵抗のそれと等しい第３、第４分圧抵抗を含み、当該第３、第４分圧抵抗の接続点の電圧を出力することを特徴とする請求項１から５のいずれかに記載の駆動回路。
7. 前記第１電圧比較器、前記レベルシフト回路、前記第２電圧比較器、前記スイッチング制御部は一体集積化されたことを特徴とする請求項１から６のいずれかに記載の駆動回路。
8. スイッチングトランジスタを含み、当該スイッチングトランジスタのオンオフにより昇圧動作が制御される自励式ＤＣ／ＤＣコンバータ出力回路と、
   前記スイッチングトランジスタのオンオフを制御する請求項１から７のいずれかに記載の駆動回路と、
   前記自励式ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、
   を備えることを特徴とする発光装置。
9. 撮像部と、
   前記撮像部による撮像の際、フラッシュとして用いられる請求項８に記載の発光装置と、
   を備え、前記発光装置は、電池電圧を昇圧して前記発光素子を駆動することを特徴とする電池駆動型の電子機器。

Images