JP3480441B2 - Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 - Google Patents
Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置Info
- Publication number
- JP3480441B2 JP3480441B2 JP2000330478A JP2000330478A JP3480441B2 JP 3480441 B2 JP3480441 B2 JP 3480441B2 JP 2000330478 A JP2000330478 A JP 2000330478A JP 2000330478 A JP2000330478 A JP 2000330478A JP 3480441 B2 JP3480441 B2 JP 3480441B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- output
- transistor
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータおよびそれを用いた電子装置に関する。
ータおよびそれを用いた電子装置に関する。
【０００２】
【従来の技術】図１０に、従来のＤＣ−ＤＣコンバータ
の回路図を示す。図１０において、ＤＣ−ＤＣコンバー
タは、直流電源Ｖｃｃ、インダクタンス素子Ｌ１、整流
素子であるダイオードＤ１、スイッチング素子であるト
ランジスタＱ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ
２、ドライブ回路２、基準電圧発生回路３、誤差増幅回
路４、三角波発生回路５、ＰＷＭ比較器６、出力端子Ｐ
ｏｕｔから構成されている。
の回路図を示す。図１０において、ＤＣ−ＤＣコンバー
タは、直流電源Ｖｃｃ、インダクタンス素子Ｌ１、整流
素子であるダイオードＤ１、スイッチング素子であるト
ランジスタＱ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ
２、ドライブ回路２、基準電圧発生回路３、誤差増幅回
路４、三角波発生回路５、ＰＷＭ比較器６、出力端子Ｐ
ｏｕｔから構成されている。
【０００３】ここで、直流電源Ｖｃｃはインダクタンス
素子Ｌ１の一端に接続され、インダクタンス素子Ｌ１の
他端はトランジスタＱ１のコレクタおよびダイオードＤ
１のアノードにそれぞれ接続されている。ダイオードＤ
１のカソードは出力端子Ｐｏｕｔに接続されている。ト
ランジスタＱ１のエミッタは接地されている。直流電源
Ｖｃｃには並列にコンデンサＣ１が接続されている。出
力端子ＰｏｕｔはコンデンサＣ２を介して接地されてい
る。出力端子Ｐｏｕｔは抵抗Ｒ１、Ｒ２を順に介して接
地されている。抵抗Ｒ１とＲ２の接続点は誤差増幅回路
４の一方の入力に接続されている。誤差増幅回路４の他
方の入力には基準電圧発生回路が接続されている。誤差
増幅回路４の出力はＰＷＭ比較器６の一方の入力に接続
されている。ＰＷＭ比較器６の他方の入力には三角波発
生回路５が接続されている。ＰＷＭ比較器６の出力はド
ライブ回路２に接続されており、ドライブ回路２の出力
はトランジスタＱ１のベースに接続されている。
素子Ｌ１の一端に接続され、インダクタンス素子Ｌ１の
他端はトランジスタＱ１のコレクタおよびダイオードＤ
１のアノードにそれぞれ接続されている。ダイオードＤ
１のカソードは出力端子Ｐｏｕｔに接続されている。ト
ランジスタＱ１のエミッタは接地されている。直流電源
Ｖｃｃには並列にコンデンサＣ１が接続されている。出
力端子ＰｏｕｔはコンデンサＣ２を介して接地されてい
る。出力端子Ｐｏｕｔは抵抗Ｒ１、Ｒ２を順に介して接
地されている。抵抗Ｒ１とＲ２の接続点は誤差増幅回路
４の一方の入力に接続されている。誤差増幅回路４の他
方の入力には基準電圧発生回路が接続されている。誤差
増幅回路４の出力はＰＷＭ比較器６の一方の入力に接続
されている。ＰＷＭ比較器６の他方の入力には三角波発
生回路５が接続されている。ＰＷＭ比較器６の出力はド
ライブ回路２に接続されており、ドライブ回路２の出力
はトランジスタＱ１のベースに接続されている。
【０００４】このように構成されたＤＣ−ＤＣコンバー
タ１は昇圧型のＤＣ−ＤＣコンバータで、トランジスタ
Ｑ１がドライブ回路２によってオン・オフ制御される。
そして、インダクタンス素子Ｌ１に流れる電流がトラン
ジスタＱ１によって制御される。すなわち、トランジス
タＱ１がオンの時に直流電源Ｖｃｃのエネルギーがイン
ダクタンス素子Ｌ１に充電され、それがトランジスタＱ
１がオフの時にダイオードＤ１を介して放電され、出力
端子Ｐｏｕｔから出力される。そして、トランジスタＱ
１のオン時間とオフ時間の比率によって出力端子Ｐｏｕ
ｔから出力される出力電圧の値が決まる。
タ１は昇圧型のＤＣ−ＤＣコンバータで、トランジスタ
Ｑ１がドライブ回路２によってオン・オフ制御される。
そして、インダクタンス素子Ｌ１に流れる電流がトラン
ジスタＱ１によって制御される。すなわち、トランジス
タＱ１がオンの時に直流電源Ｖｃｃのエネルギーがイン
ダクタンス素子Ｌ１に充電され、それがトランジスタＱ
１がオフの時にダイオードＤ１を介して放電され、出力
端子Ｐｏｕｔから出力される。そして、トランジスタＱ
１のオン時間とオフ時間の比率によって出力端子Ｐｏｕ
ｔから出力される出力電圧の値が決まる。
【０００５】次に、出力電圧の制御について、図１１を
参照して説明する。もし、トランジスタＱ１のオン・オ
フ比が一定だと、ＤＣ−ＤＣコンバータ１の出力電圧
は、直流電源Ｖｃｃの電圧の変化や、出力端子Ｐｏｕｔ
に接続される負荷の変化によって変動する。そのため
に、直流電源Ｖｃｃの電圧や負荷が変動しても出力電圧
が変化しないような制御を行う必要がある。そこで、ま
ず、抵抗Ｒ１とＲ２によって出力電圧を検出し、誤差増
幅回路４に入力する。誤差増幅回路４には基準電圧発生
回路３で発生した基準電圧も入力されており、その差に
応じた誤差出力ａが出力される。誤差出力ａは出力電圧
が高いほど高くなる。誤差出力ａはＰＷＭ比較器６に入
力される。ＰＷＭ比較器６には三角波発生回路５から出
力された三角波出力ｂも入力されており、ＰＷＭ比較器
６は両者を比較して誤差出力ａの方が大きいときにはＨ
（ハイ）レベル、三角波出力ｂの方が大きいときにはＬ
（ロー）レベルとなる比較出力ｃを出力する。誤差出力
ａ、三角波出力ｂ、比較出力ｃの時間変化は図１１に示
すようになっており、その関係は誤差出力ａが大きいほ
ど三角波出力ｂより大きくなる時間が短くなり、比較出
力ｃのデューティー比が小さくなる。逆に誤差出力ａが
小さいほど三角波出力ｂより大きくなる時間が長くな
り、比較出力ｃのデューティー比が大きくなるという性
質を持つ。比較出力ｃはドライブ回路２に入力され、ド
ライブ回路２によるトランジスタＱ１のオン・オフ制御
のデューティー比を決める。デューティー比が大きくな
ってトランジスタＱ１のオン時間が長くなると出力電圧
は上昇し、オン時間が短くなると出力電圧は低下する。
このようにして、出力電圧が高くなるとトランジスタＱ
１のオン・オフ制御のデューティー比が小さくなって出
力電圧を下げるように働き、逆に出力電圧が低くなると
出力電圧を上げるように働き、出力電圧が所定の値に制
御される。
参照して説明する。もし、トランジスタＱ１のオン・オ
フ比が一定だと、ＤＣ−ＤＣコンバータ１の出力電圧
は、直流電源Ｖｃｃの電圧の変化や、出力端子Ｐｏｕｔ
に接続される負荷の変化によって変動する。そのため
に、直流電源Ｖｃｃの電圧や負荷が変動しても出力電圧
が変化しないような制御を行う必要がある。そこで、ま
ず、抵抗Ｒ１とＲ２によって出力電圧を検出し、誤差増
幅回路４に入力する。誤差増幅回路４には基準電圧発生
回路３で発生した基準電圧も入力されており、その差に
応じた誤差出力ａが出力される。誤差出力ａは出力電圧
が高いほど高くなる。誤差出力ａはＰＷＭ比較器６に入
力される。ＰＷＭ比較器６には三角波発生回路５から出
力された三角波出力ｂも入力されており、ＰＷＭ比較器
６は両者を比較して誤差出力ａの方が大きいときにはＨ
（ハイ）レベル、三角波出力ｂの方が大きいときにはＬ
（ロー）レベルとなる比較出力ｃを出力する。誤差出力
ａ、三角波出力ｂ、比較出力ｃの時間変化は図１１に示
すようになっており、その関係は誤差出力ａが大きいほ
ど三角波出力ｂより大きくなる時間が短くなり、比較出
力ｃのデューティー比が小さくなる。逆に誤差出力ａが
小さいほど三角波出力ｂより大きくなる時間が長くな
り、比較出力ｃのデューティー比が大きくなるという性
質を持つ。比較出力ｃはドライブ回路２に入力され、ド
ライブ回路２によるトランジスタＱ１のオン・オフ制御
のデューティー比を決める。デューティー比が大きくな
ってトランジスタＱ１のオン時間が長くなると出力電圧
は上昇し、オン時間が短くなると出力電圧は低下する。
このようにして、出力電圧が高くなるとトランジスタＱ
１のオン・オフ制御のデューティー比が小さくなって出
力電圧を下げるように働き、逆に出力電圧が低くなると
出力電圧を上げるように働き、出力電圧が所定の値に制
御される。
【０００６】
【発明が解決しようとする課題】ところで、図１０に示
したＤＣ−ＤＣコンバータ１においては、誤差増幅回路
４や三角波発生回路５やＰＷＭ比較器６などがあるため
に回路規模が大きくなり、低コスト化が困難になるとい
う問題がある。また、回路規模が大きいためにＩＣ化さ
れることが多いが、その場合は形状が大きくなり、しか
も高価になるため、低コスト化に加えて小型化も困難に
なるという問題がある。
したＤＣ−ＤＣコンバータ１においては、誤差増幅回路
４や三角波発生回路５やＰＷＭ比較器６などがあるため
に回路規模が大きくなり、低コスト化が困難になるとい
う問題がある。また、回路規模が大きいためにＩＣ化さ
れることが多いが、その場合は形状が大きくなり、しか
も高価になるため、低コスト化に加えて小型化も困難に
なるという問題がある。
【０００７】本発明は上記の問題点を解決することを目
的とするもので、小型化、低コスト化を図ることのでき
るＤＣ−ＤＣコンバータおよびそれを用いた電子装置を
提供する。
的とするもので、小型化、低コスト化を図ることのでき
るＤＣ−ＤＣコンバータおよびそれを用いた電子装置を
提供する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＤＣ−ＤＣコンバータは、出力のオフ時間
を設定する第１の時定数回路およびオン時間を設定する
第２の時定数回路を備えた無安定マルチバイブレータ
と、前記無安定マルチバイブレータの出力で制御される
スイッチング素子と、整流素子とを備え、入力電圧の電
圧値を変化させて出力電圧とするＤＣ−ＤＣコンバータ
であって、前記出力電圧に応じて前記第１および第２の
時定数回路の少なくとも一方の時定数を変化させること
によって、前記スイッチング素子のオン時間とオフ時間
の少なくとも一方を変化させて前記出力電圧を制御する
出力電圧制御回路を備えたことを特徴とする。
に、本発明のＤＣ−ＤＣコンバータは、出力のオフ時間
を設定する第１の時定数回路およびオン時間を設定する
第２の時定数回路を備えた無安定マルチバイブレータ
と、前記無安定マルチバイブレータの出力で制御される
スイッチング素子と、整流素子とを備え、入力電圧の電
圧値を変化させて出力電圧とするＤＣ−ＤＣコンバータ
であって、前記出力電圧に応じて前記第１および第２の
時定数回路の少なくとも一方の時定数を変化させること
によって、前記スイッチング素子のオン時間とオフ時間
の少なくとも一方を変化させて前記出力電圧を制御する
出力電圧制御回路を備えたことを特徴とする。
【０００９】また、本発明のＤＣ−ＤＣコンバータは、
前記スイッチング素子に直列に、エネルギー充放電のた
めのインダクタンス素子を設けたことを特徴とする。
前記スイッチング素子に直列に、エネルギー充放電のた
めのインダクタンス素子を設けたことを特徴とする。
【００１０】また、本発明のＤＣ−ＤＣコンバータは、
前記第１および第２の時定数回路の少なくとも一方が、
時定数を変化させるためのインピーダンス可変回路を備
えたことを特徴とする。
前記第１および第２の時定数回路の少なくとも一方が、
時定数を変化させるためのインピーダンス可変回路を備
えたことを特徴とする。
【００１１】また、本発明のＤＣ−ＤＣコンバータは、
前記無安定マルチバイブレータの出力と前記スイッチン
グ素子との間にトーテムポール回路を設けたことを特徴
とする。
前記無安定マルチバイブレータの出力と前記スイッチン
グ素子との間にトーテムポール回路を設けたことを特徴
とする。
【００１２】また、本発明のＤＣ−ＤＣコンバータは、
前記整流素子が整流用スイッチ素子からなり、前記無安
定マルチバイブレータが、前記スイッチング素子をオン
オフ制御する第１の出力と、該第１の出力に対して反転
しているとともに前記整流用スイッチ素子を前記スイッ
チング素子のオフ時にオンするように制御する第２の出
力を備えたことを特徴とする。
前記整流素子が整流用スイッチ素子からなり、前記無安
定マルチバイブレータが、前記スイッチング素子をオン
オフ制御する第１の出力と、該第１の出力に対して反転
しているとともに前記整流用スイッチ素子を前記スイッ
チング素子のオフ時にオンするように制御する第２の出
力を備えたことを特徴とする。
【００１３】また、本発明のＤＣ−ＤＣコンバータは、
前記スイッチング素子と前記整流用スイッチ素子が同時
にオフの期間を挟んで交互にオンするように、前記第１
および第２の出力の立ち上がり波形に傾斜が設けられて
いることを特徴とする。
前記スイッチング素子と前記整流用スイッチ素子が同時
にオフの期間を挟んで交互にオンするように、前記第１
および第２の出力の立ち上がり波形に傾斜が設けられて
いることを特徴とする。
【００１４】また、本発明のＤＣ−ＤＣコンバータは、
前記無安定マルチバイブレータの出力と前記整流用スイ
ッチ素子との間にトーテムポール回路を設けたことを特
徴とする。
前記無安定マルチバイブレータの出力と前記整流用スイ
ッチ素子との間にトーテムポール回路を設けたことを特
徴とする。
【００１５】また、本発明のＤＣ−ＤＣコンバータは、
前記整流用スイッチ素子をＭＯＳＦＥＴとしたことを特
徴とする。
前記整流用スイッチ素子をＭＯＳＦＥＴとしたことを特
徴とする。
【００１６】また、本発明のＤＣ−ＤＣコンバータは、
前記スイッチング素子をＭＯＳＦＥＴとしたことを特徴
とする。
前記スイッチング素子をＭＯＳＦＥＴとしたことを特徴
とする。
【００１７】また、本発明の電子装置は、上記のいずれ
かに記載のＤＣ−ＤＣコンバータを用いたことを特徴と
する。
かに記載のＤＣ−ＤＣコンバータを用いたことを特徴と
する。
【００１８】このように構成することにより、本発明の
ＤＣ−ＤＣコンバータにおいては、簡単な回路で小型化
と低価格化を実現することができる。
ＤＣ−ＤＣコンバータにおいては、簡単な回路で小型化
と低価格化を実現することができる。
【００１９】また、本発明の電子装置においては、小型
化と低価格化を実現することができる。
化と低価格化を実現することができる。
【００２０】
【発明の実施の形態】図１に、本発明のＤＣ−ＤＣコン
バータの一実施例の回路図を示す。図１において、図１
０と同一もしくは同等の部分には同じ記号を付し、その
説明を省略する。
バータの一実施例の回路図を示す。図１において、図１
０と同一もしくは同等の部分には同じ記号を付し、その
説明を省略する。
【００２１】図１において、ＤＣ−ＤＣコンバータ１０
は、上述した従来のＤＣ−ＤＣコンバータ１におけるド
ライブ回路２、基準電圧発生回路３、誤差増幅回路４、
三角波発生回路５、ＰＷＭ比較器６、抵抗Ｒ１、Ｒ２に
代えて、出力電圧制御回路１１と無安定マルチバイブレ
ータ１２を備えている。無安定マルチバイブレータ１２
は、トランジスタＱ２と、抵抗とコンデンサからなりト
ランジスタＱ２のオフ時間を決める第１の時定数回路１
３と、トランジスタＱ３と、インピーダンス可変回路１
５とコンデンサからなりトランジスタＱ３のオフ時間を
決める第２の時定数回路１４から構成されている。トラ
ンジスタＱ３のコレクタはスイッチング素子であるトラ
ンジスタＱ１のベースに接続されており、無安定マルチ
バイブレータ１２の出力端子となっている。そして、出
力電圧制御回路１１はインピーダンス可変回路１５に接
続されている。
は、上述した従来のＤＣ−ＤＣコンバータ１におけるド
ライブ回路２、基準電圧発生回路３、誤差増幅回路４、
三角波発生回路５、ＰＷＭ比較器６、抵抗Ｒ１、Ｒ２に
代えて、出力電圧制御回路１１と無安定マルチバイブレ
ータ１２を備えている。無安定マルチバイブレータ１２
は、トランジスタＱ２と、抵抗とコンデンサからなりト
ランジスタＱ２のオフ時間を決める第１の時定数回路１
３と、トランジスタＱ３と、インピーダンス可変回路１
５とコンデンサからなりトランジスタＱ３のオフ時間を
決める第２の時定数回路１４から構成されている。トラ
ンジスタＱ３のコレクタはスイッチング素子であるトラ
ンジスタＱ１のベースに接続されており、無安定マルチ
バイブレータ１２の出力端子となっている。そして、出
力電圧制御回路１１はインピーダンス可変回路１５に接
続されている。
【００２２】このように構成されたＤＣ−ＤＣコンバー
タ１０において、無安定マルチバイブレータ１２は第１
および第２の時定数回路１３と１４で決定される周波数
およびデューティー比で発振する。図２に、無安定マル
チバイブレータ１２のトランジスタＱ２のコレクタ電圧
ｖ２ｃおよびベース電圧ｖ２ｂ、トランジスタＱ３のコ
レクタ電圧ｖ３ｃおよびベース電圧ｖ３ｂの時間変化を
示す。なお、トランジスタＱ３のコレクタ電圧はトラン
ジスタＱ１のベース電圧ｖ１ｂでもある。図２に示すよ
うに、トランジスタＱ２とＱ３はそれぞれ第１および第
２の時定数回路１３と１４で決まるオフ時間によって交
互にオン・オフしている。トランジスタＱ３のコレクタ
は無安定マルチバイブレータ１２の出力となっており、
トランジスタＱ３がオンの時（すなわちトランジスタＱ
２がオフの時）にＬ（ロー）レベルとなり、トランジス
タＱ３がオフの時（すなわちトランジスタＱ２がオンの
時）にＨ（ハイ）レベルとなる。したがって、無安定マ
ルチバイブレータ１２は第１の時定数回路１３で決まる
オフ時間と第２の時定数回路１４で決まるオン時間で発
振し、トランジスタＱ１を駆動する。このようにして、
トランジスタＱ１がオン・オフ制御され、ＤＣ−ＤＣコ
ンバータ１０が動作する。
タ１０において、無安定マルチバイブレータ１２は第１
および第２の時定数回路１３と１４で決定される周波数
およびデューティー比で発振する。図２に、無安定マル
チバイブレータ１２のトランジスタＱ２のコレクタ電圧
ｖ２ｃおよびベース電圧ｖ２ｂ、トランジスタＱ３のコ
レクタ電圧ｖ３ｃおよびベース電圧ｖ３ｂの時間変化を
示す。なお、トランジスタＱ３のコレクタ電圧はトラン
ジスタＱ１のベース電圧ｖ１ｂでもある。図２に示すよ
うに、トランジスタＱ２とＱ３はそれぞれ第１および第
２の時定数回路１３と１４で決まるオフ時間によって交
互にオン・オフしている。トランジスタＱ３のコレクタ
は無安定マルチバイブレータ１２の出力となっており、
トランジスタＱ３がオンの時（すなわちトランジスタＱ
２がオフの時）にＬ（ロー）レベルとなり、トランジス
タＱ３がオフの時（すなわちトランジスタＱ２がオンの
時）にＨ（ハイ）レベルとなる。したがって、無安定マ
ルチバイブレータ１２は第１の時定数回路１３で決まる
オフ時間と第２の時定数回路１４で決まるオン時間で発
振し、トランジスタＱ１を駆動する。このようにして、
トランジスタＱ１がオン・オフ制御され、ＤＣ−ＤＣコ
ンバータ１０が動作する。
【００２３】次に、ＤＣ−ＤＣコンバータ１０の出力電
圧の制御について説明する。ＤＣ−ＤＣコンバータ１０
において、出力電圧制御回路１１は、出力電圧を検出
し、内蔵されている基準電圧と比較して、出力電圧が所
定の電圧に対して高いか低いかを表す信号を出力してイ
ンピーダンス可変回路１５に入力する。インピーダンス
可変回路１５は出力電圧制御回路１１からの信号に従っ
てそのインピーダンスを変える。具体的には、例えばＤ
Ｃ−ＤＣコンバータ１０の出力電圧が所定の電圧より高
いときには、出力電圧制御回路１１はインピーダンス可
変回路１５のインピーダンスを小さくするように動作す
る。インピーダンス可変回路１５はトランジスタＱ３の
オフ時間を決める時定数回路１４の構成要素であるた
め、時定数回路１４の時定数が小さくなり、トランジス
タＱ３のオフ時間が短くなる。トランジスタＱ３のオフ
時間が短くなるということは、すなわちトランジスタＱ
１のオン時間が短くなるということを意味する。この
際、トランジスタＱ２のオフ時間には何の変更もないの
で、トランジスタＱ１のオフ時間は変化しない。その結
果、トランジスタＱ１のオン時間とオフ時間の合計に対
するオン時間の比率、すなわちデューティー比が小さく
なり、出力電圧を下げるように動作する。逆に、出力電
圧が低いときには、インピーダンス可変回路１５のイン
ピーダンスを大きくすることによって、トランジスタＱ
１のデューティー比を大きくして出力電圧を上げるよう
に動作する。このようにして、ＤＣ−ＤＣコンバータ１
０においては出力電圧が所定の電圧になるように制御さ
れる。
圧の制御について説明する。ＤＣ−ＤＣコンバータ１０
において、出力電圧制御回路１１は、出力電圧を検出
し、内蔵されている基準電圧と比較して、出力電圧が所
定の電圧に対して高いか低いかを表す信号を出力してイ
ンピーダンス可変回路１５に入力する。インピーダンス
可変回路１５は出力電圧制御回路１１からの信号に従っ
てそのインピーダンスを変える。具体的には、例えばＤ
Ｃ−ＤＣコンバータ１０の出力電圧が所定の電圧より高
いときには、出力電圧制御回路１１はインピーダンス可
変回路１５のインピーダンスを小さくするように動作す
る。インピーダンス可変回路１５はトランジスタＱ３の
オフ時間を決める時定数回路１４の構成要素であるた
め、時定数回路１４の時定数が小さくなり、トランジス
タＱ３のオフ時間が短くなる。トランジスタＱ３のオフ
時間が短くなるということは、すなわちトランジスタＱ
１のオン時間が短くなるということを意味する。この
際、トランジスタＱ２のオフ時間には何の変更もないの
で、トランジスタＱ１のオフ時間は変化しない。その結
果、トランジスタＱ１のオン時間とオフ時間の合計に対
するオン時間の比率、すなわちデューティー比が小さく
なり、出力電圧を下げるように動作する。逆に、出力電
圧が低いときには、インピーダンス可変回路１５のイン
ピーダンスを大きくすることによって、トランジスタＱ
１のデューティー比を大きくして出力電圧を上げるよう
に動作する。このようにして、ＤＣ−ＤＣコンバータ１
０においては出力電圧が所定の電圧になるように制御さ
れる。
【００２４】ここで、図３に、出力電圧制御回路１１と
インピーダンス可変回路１５の具体的な回路の例を示
す。図３において、出力電圧制御回路１１は抵抗Ｒ３、
Ｒ４、Ｒ５と、トランジスタＱ４と、ツェナーダイオー
ドＤ２と、コンデンサＣ３から構成されている。ここ
で、抵抗Ｒ３とＲ４はＤＣ−ＤＣコンバータ１０の出力
端子Ｐｏｕｔと接地との間に直列に接続されている。ま
た、抵抗Ｒ５とトランジスタＱ４とツェナーダイオード
Ｄ２も出力端子Ｐｏｕｔと接地との間に直列に接続され
ている。抵抗Ｒ３とＲ４の接続点はトランジスタＱ４の
ベースに接続されている。そして、抵抗Ｒ３とＲ４の接
続点とトランジスタＱ４のコレクタの間にはコンデンサ
Ｃ３が接続されている。このうち、トランジスタＱ４の
コレクタが出力電圧制御回路１１の出力端子となってい
る。また、可変インピーダンス回路１５は抵抗Ｒ６と、
それに並列に接続された抵抗Ｒ７およびトランジスタＱ
５の直列回路から構成されている。このうち、トランジ
スタＱ５のベースが可変インピーダンス回路１５の制御
端子となり、出力電圧制御回路１１の出力端子に接続さ
れている。
インピーダンス可変回路１５の具体的な回路の例を示
す。図３において、出力電圧制御回路１１は抵抗Ｒ３、
Ｒ４、Ｒ５と、トランジスタＱ４と、ツェナーダイオー
ドＤ２と、コンデンサＣ３から構成されている。ここ
で、抵抗Ｒ３とＲ４はＤＣ−ＤＣコンバータ１０の出力
端子Ｐｏｕｔと接地との間に直列に接続されている。ま
た、抵抗Ｒ５とトランジスタＱ４とツェナーダイオード
Ｄ２も出力端子Ｐｏｕｔと接地との間に直列に接続され
ている。抵抗Ｒ３とＲ４の接続点はトランジスタＱ４の
ベースに接続されている。そして、抵抗Ｒ３とＲ４の接
続点とトランジスタＱ４のコレクタの間にはコンデンサ
Ｃ３が接続されている。このうち、トランジスタＱ４の
コレクタが出力電圧制御回路１１の出力端子となってい
る。また、可変インピーダンス回路１５は抵抗Ｒ６と、
それに並列に接続された抵抗Ｒ７およびトランジスタＱ
５の直列回路から構成されている。このうち、トランジ
スタＱ５のベースが可変インピーダンス回路１５の制御
端子となり、出力電圧制御回路１１の出力端子に接続さ
れている。
【００２５】このように構成された出力電圧制御回路１
１およびインピーダンス可変回路１５において、ＤＣ−
ＤＣコンバータ１０の出力電圧は抵抗Ｒ３とＲ４で分割
されて検出され、トランジスタＱ４のベースに入力され
る。トランジスタＱ４のエミッタはツェナーダイオード
Ｄ２によって一定の電圧に保たれているために出力電圧
が上昇するとトランジスタＱ４のベース電流が増加し、
トランジスタＱ４のコレクタ電圧、すなわちインピーダ
ンス可変回路１５のトランジスタＱ５のベース電圧が低
下する。トランジスタＱ５のベース電圧が低下するとト
ランジスタＱ５のエミッタ−コレクタ間の抵抗値が低下
する。その結果、インピーダンス可変回路１５全体の抵
抗値、すなわちインピーダンスが低下する。このように
して出力電圧制御回路１１およびインピーダンス可変回
路１５が動作する。
１およびインピーダンス可変回路１５において、ＤＣ−
ＤＣコンバータ１０の出力電圧は抵抗Ｒ３とＲ４で分割
されて検出され、トランジスタＱ４のベースに入力され
る。トランジスタＱ４のエミッタはツェナーダイオード
Ｄ２によって一定の電圧に保たれているために出力電圧
が上昇するとトランジスタＱ４のベース電流が増加し、
トランジスタＱ４のコレクタ電圧、すなわちインピーダ
ンス可変回路１５のトランジスタＱ５のベース電圧が低
下する。トランジスタＱ５のベース電圧が低下するとト
ランジスタＱ５のエミッタ−コレクタ間の抵抗値が低下
する。その結果、インピーダンス可変回路１５全体の抵
抗値、すなわちインピーダンスが低下する。このように
して出力電圧制御回路１１およびインピーダンス可変回
路１５が動作する。
【００２６】なお、出力電圧制御回路やインピーダンス
可変回路の構成はこれに限られるものではなく、同様の
機能を持つものであればどの様な回路構成であっても構
わないものである。
可変回路の構成はこれに限られるものではなく、同様の
機能を持つものであればどの様な回路構成であっても構
わないものである。
【００２７】図４に、本発明のＤＣ−ＤＣコンバータの
別の実施例の回路図を示す。図４のＤＣ−ＤＣコンバー
タ２０において、図１と同一もしくは同等の部分には同
じ記号を付し、その説明を省略する。
別の実施例の回路図を示す。図４のＤＣ−ＤＣコンバー
タ２０において、図１と同一もしくは同等の部分には同
じ記号を付し、その説明を省略する。
【００２８】図４において、ＤＣ−ＤＣコンバータ２０
は、図１のＤＣ−ＤＣコンバータ１０における無安定マ
ルチバイブレータ１２に代えて無安定マルチバイブレー
タ２１を備えている。無安定マルチバイブレータ２１
は、トランジスタＱ２と、インピーダンス可変回路２４
とコンデンサからなりトランジスタＱ２のオフ時間を決
める第１の時定数回路２２と、トランジスタＱ３と、抵
抗とコンデンサからなりトランジスタＱ３のオフ時間を
決める第２の時定数回路２３から構成されている。そし
て、出力電圧制御回路１１はインピーダンス可変回路２
４に接続されている。
は、図１のＤＣ−ＤＣコンバータ１０における無安定マ
ルチバイブレータ１２に代えて無安定マルチバイブレー
タ２１を備えている。無安定マルチバイブレータ２１
は、トランジスタＱ２と、インピーダンス可変回路２４
とコンデンサからなりトランジスタＱ２のオフ時間を決
める第１の時定数回路２２と、トランジスタＱ３と、抵
抗とコンデンサからなりトランジスタＱ３のオフ時間を
決める第２の時定数回路２３から構成されている。そし
て、出力電圧制御回路１１はインピーダンス可変回路２
４に接続されている。
【００２９】このように構成されたＤＣ−ＤＣコンバー
タ２０は、インピーダンス可変回路２４がトランジスタ
Ｑ２のオフ時間を決める第１の時定数回路２２の構成要
素となっている点のみがＤＣ−ＤＣコンバータ１０と異
なる。そのため、ＤＣ−ＤＣコンバータ２０において
は、出力電圧の変化に応じてトランジスタＱ１のオフ時
間が変化しオン時間は変化しない。そのため、トランジ
スタＱ１のオン時間とオフ時間の合計に対するオフ時間
の比率、すなわちデューティー比を変えて出力電圧が所
定の電圧になるように制御される。なお、この場合はＤ
Ｃ−ＤＣコンバータ１０とは逆に、インピーダンス可変
回路２４は出力電圧が高いときに抵抗値が大きくなるよ
うに構成する必要がある。
タ２０は、インピーダンス可変回路２４がトランジスタ
Ｑ２のオフ時間を決める第１の時定数回路２２の構成要
素となっている点のみがＤＣ−ＤＣコンバータ１０と異
なる。そのため、ＤＣ−ＤＣコンバータ２０において
は、出力電圧の変化に応じてトランジスタＱ１のオフ時
間が変化しオン時間は変化しない。そのため、トランジ
スタＱ１のオン時間とオフ時間の合計に対するオフ時間
の比率、すなわちデューティー比を変えて出力電圧が所
定の電圧になるように制御される。なお、この場合はＤ
Ｃ−ＤＣコンバータ１０とは逆に、インピーダンス可変
回路２４は出力電圧が高いときに抵抗値が大きくなるよ
うに構成する必要がある。
【００３０】図５に、本発明のＤＣ−ＤＣコンバータの
さらに別の実施例の回路図を示す。図５のＤＣ−ＤＣコ
ンバータ３０において、図１と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
さらに別の実施例の回路図を示す。図５のＤＣ−ＤＣコ
ンバータ３０において、図１と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
【００３１】図５において、ＤＣ−ＤＣコンバータ３０
は、図１のＤＣ−ＤＣコンバータ１０の構成に加えて、
無安定マルチバイブレータ１２の出力端子、すなわちト
ランジスタＱ３のコレクタとスイッチング素子であるト
ランジスタＱ１のベースとの間に、直列に接続されたト
ーテムポール回路３１とスピードアップ回路３２を備え
ている。
は、図１のＤＣ−ＤＣコンバータ１０の構成に加えて、
無安定マルチバイブレータ１２の出力端子、すなわちト
ランジスタＱ３のコレクタとスイッチング素子であるト
ランジスタＱ１のベースとの間に、直列に接続されたト
ーテムポール回路３１とスピードアップ回路３２を備え
ている。
【００３２】このように構成されたＤＣ−ＤＣコンバー
タ３０において、無安定マルチバイブレータ１２の出力
はトーテムポール回路３１に入力される。トーテムポー
ル回路３１は無安定マルチバイブレータ１２の出力を増
強する。そして、トーテムポール回路３１の出力はスピ
ードアップ回路３２を介してスイッチング素子であるト
ランジスタＱ１のベースに入力される。これによって、
トランジスタＱ１のスイッチング速度が上昇する。この
場合のスイッチング速度とは、トランジスタＱ１がオン
状態からオフ状態に、あるいはオフ状態からオン状態に
変化するのに要するスピードのことを意味している。ト
ランジスタＱ１のスイッチング速度が上昇することによ
って、トランジスタＱ１におけるスイッチング損失が低
下する。トランジスタＱ１のスイッチング損失はＤＣ−
ＤＣコンバータ３０の損失の主要な部分となっているた
め、トランジスタＱ１のスイッチング損失の低下によっ
てＤＣ−ＤＣコンバータ３０の効率の向上を図ることが
できる。
タ３０において、無安定マルチバイブレータ１２の出力
はトーテムポール回路３１に入力される。トーテムポー
ル回路３１は無安定マルチバイブレータ１２の出力を増
強する。そして、トーテムポール回路３１の出力はスピ
ードアップ回路３２を介してスイッチング素子であるト
ランジスタＱ１のベースに入力される。これによって、
トランジスタＱ１のスイッチング速度が上昇する。この
場合のスイッチング速度とは、トランジスタＱ１がオン
状態からオフ状態に、あるいはオフ状態からオン状態に
変化するのに要するスピードのことを意味している。ト
ランジスタＱ１のスイッチング速度が上昇することによ
って、トランジスタＱ１におけるスイッチング損失が低
下する。トランジスタＱ１のスイッチング損失はＤＣ−
ＤＣコンバータ３０の損失の主要な部分となっているた
め、トランジスタＱ１のスイッチング損失の低下によっ
てＤＣ−ＤＣコンバータ３０の効率の向上を図ることが
できる。
【００３３】図６に、本発明のＤＣ−ＤＣコンバータの
さらに別の実施例の回路図を示す。図６のＤＣ−ＤＣコ
ンバータ４０において、図５と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
さらに別の実施例の回路図を示す。図６のＤＣ−ＤＣコ
ンバータ４０において、図５と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
【００３４】図６において、ＤＣ−ＤＣコンバータ４０
は、降圧型のＤＣ−ＤＣコンバータで、図５のＤＣ−Ｄ
Ｃコンバータ３０の構成において、トランジスタＱ１と
ダイオードＤ１とスピードアップ回路３２を取り除き、
スイッチング素子であるＦＥＴＱ６と、整流用スイッチ
素子であるＦＥＴＱ７と、ブートストラップ回路４１
と、トーテムポール回路４２を備えている。
は、降圧型のＤＣ−ＤＣコンバータで、図５のＤＣ−Ｄ
Ｃコンバータ３０の構成において、トランジスタＱ１と
ダイオードＤ１とスピードアップ回路３２を取り除き、
スイッチング素子であるＦＥＴＱ６と、整流用スイッチ
素子であるＦＥＴＱ７と、ブートストラップ回路４１
と、トーテムポール回路４２を備えている。
【００３５】ここで、ＦＥＴＱ６とＦＥＴＱ７はＮチャ
ンネルＭＯＳＦＥＴである。ＦＥＴＱ６は直流電源Ｖｃ
ｃとインダクタンス素子Ｌ１の間に接続されている。ト
ーテムポール回路３１の出力はＦＥＴＱ６のゲートに接
続されている。ダイオードＤ３とコンデンサＣ４からな
るブートストラップ回路４１は、ＦＥＴＱ６のドレイン
−ソース間に接続されている。トーテムポール回路３１
の電源接続部であるＮＰＮ型トランジスタのコレクタ
は、ブートストラップ回路４１に、具体的にはダイオー
ドＤ３とコンデンサＣ４の接続点に接続されている。Ｆ
ＥＴＱ６とインダクタンス素子Ｌ１の接続点はＦＥＴＱ
７を介して接地されている。無安定マルチバイブレータ
１２のトランジスタＱ２のコレクタはトーテムポール回
路４２を介してＦＥＴＱ７のゲートに接続されている。
その結果、トランジスタＱ３のコレクタから無安定マル
チバイブレータ１２の第１の出力が、トランジスタＱ２
のコレクタから無安定マルチバイブレータ１２の第２の
出力が出力されることになる。
ンネルＭＯＳＦＥＴである。ＦＥＴＱ６は直流電源Ｖｃ
ｃとインダクタンス素子Ｌ１の間に接続されている。ト
ーテムポール回路３１の出力はＦＥＴＱ６のゲートに接
続されている。ダイオードＤ３とコンデンサＣ４からな
るブートストラップ回路４１は、ＦＥＴＱ６のドレイン
−ソース間に接続されている。トーテムポール回路３１
の電源接続部であるＮＰＮ型トランジスタのコレクタ
は、ブートストラップ回路４１に、具体的にはダイオー
ドＤ３とコンデンサＣ４の接続点に接続されている。Ｆ
ＥＴＱ６とインダクタンス素子Ｌ１の接続点はＦＥＴＱ
７を介して接地されている。無安定マルチバイブレータ
１２のトランジスタＱ２のコレクタはトーテムポール回
路４２を介してＦＥＴＱ７のゲートに接続されている。
その結果、トランジスタＱ３のコレクタから無安定マル
チバイブレータ１２の第１の出力が、トランジスタＱ２
のコレクタから無安定マルチバイブレータ１２の第２の
出力が出力されることになる。
【００３６】ここで、図７に、無安定マルチバイブレー
タ１２のトランジスタＱ２のコレクタ電圧ｖ２ｃおよび
ベース電圧ｖ２ｂ、ＦＥＴＱ７のゲート電圧ｖ７ｇおよ
びドレイン電圧ｖ７ｄ、トランジスタＱ３のコレクタ電
圧ｖ３ｃおよびベース電圧ｖ３ｂ、ＦＥＴＱ６のゲート
電圧ｖ６ｇの時間変化を示し、これを併用してＤＣ−Ｄ
Ｃコンバータ４０の動作を説明する。
タ１２のトランジスタＱ２のコレクタ電圧ｖ２ｃおよび
ベース電圧ｖ２ｂ、ＦＥＴＱ７のゲート電圧ｖ７ｇおよ
びドレイン電圧ｖ７ｄ、トランジスタＱ３のコレクタ電
圧ｖ３ｃおよびベース電圧ｖ３ｂ、ＦＥＴＱ６のゲート
電圧ｖ６ｇの時間変化を示し、これを併用してＤＣ−Ｄ
Ｃコンバータ４０の動作を説明する。
【００３７】まず、ＤＣ−ＤＣコンバータ４０におい
て、無安定マルチバイブレータ１２の２つのトランジス
タＱ２とＱ３は交互にオン・オフを繰り返す。このとき
のトランジスタＱ２のコレクタ電圧ｖ２ｃおよびベース
電圧ｖ２ｂ、トランジスタＱ３のコレクタ電圧ｖ３ｃお
よびベース電圧ｖ３ｂは図７に示すようになる。図２に
示したＤＣ−ＤＣコンバータ１０の場合に比べると、コ
レクタ電圧ｖ２ｃ、ｖ３ｃの立ち上がり波形に傾斜が設
けられている点が異なっている。この傾斜の傾きは、ト
ランジスタＱ２およびＱ３のコレクタにそれぞれ接続さ
れている抵抗とコンデンサによる時定数によって決ま
る。すなわち、時定数が大きいほど傾斜は大きくなる。
なお、図２に示したＤＣ−ＤＣコンバータ１０の場合も
全く傾斜がないわけではなく、傾斜が非常に急であるた
めに垂直に立ち上がっているように図示しているだけで
ある。
て、無安定マルチバイブレータ１２の２つのトランジス
タＱ２とＱ３は交互にオン・オフを繰り返す。このとき
のトランジスタＱ２のコレクタ電圧ｖ２ｃおよびベース
電圧ｖ２ｂ、トランジスタＱ３のコレクタ電圧ｖ３ｃお
よびベース電圧ｖ３ｂは図７に示すようになる。図２に
示したＤＣ−ＤＣコンバータ１０の場合に比べると、コ
レクタ電圧ｖ２ｃ、ｖ３ｃの立ち上がり波形に傾斜が設
けられている点が異なっている。この傾斜の傾きは、ト
ランジスタＱ２およびＱ３のコレクタにそれぞれ接続さ
れている抵抗とコンデンサによる時定数によって決ま
る。すなわち、時定数が大きいほど傾斜は大きくなる。
なお、図２に示したＤＣ−ＤＣコンバータ１０の場合も
全く傾斜がないわけではなく、傾斜が非常に急であるた
めに垂直に立ち上がっているように図示しているだけで
ある。
【００３８】第１の出力であるトランジスタＱ３のコレ
クタ電圧ｖ３ｃはトーテムポール回路３１に入力され
る。トーテムポール回路３１の電源接続部はブートスト
ラップ回路４１に接続されているために直流電源Ｖｃｃ
より昇圧されており、ＦＥＴＱ６のソース電圧に対して
十分に大きい電圧がトーテムポール回路３１からＦＥＴ
Ｑ６のゲートに印加される。これによってＦＥＴＱ６が
オン・オフ制御され、スイッチング素子として動作す
る。このとき、トランジスタＱ３のコレクタ電圧ｖ３ｃ
の立ち上がり波形に傾斜が設けられているため、図７に
示すようにＦＥＴＱ６のゲートに印加される電圧ｖ６ｇ
の立ち上がり波形も傾斜を有するようになる。そのた
め、ＦＥＴＱ６のゲート電圧ｖ６ｇがＦＥＴＱ６がオン
するしきい値に達するまでに少し時間がかかる。その結
果、図７に示すように、トランジスタＱ７がオフしてか
らＦＥＴＱ６がオンするまでにデッドタイムｔ１が生じ
る。
クタ電圧ｖ３ｃはトーテムポール回路３１に入力され
る。トーテムポール回路３１の電源接続部はブートスト
ラップ回路４１に接続されているために直流電源Ｖｃｃ
より昇圧されており、ＦＥＴＱ６のソース電圧に対して
十分に大きい電圧がトーテムポール回路３１からＦＥＴ
Ｑ６のゲートに印加される。これによってＦＥＴＱ６が
オン・オフ制御され、スイッチング素子として動作す
る。このとき、トランジスタＱ３のコレクタ電圧ｖ３ｃ
の立ち上がり波形に傾斜が設けられているため、図７に
示すようにＦＥＴＱ６のゲートに印加される電圧ｖ６ｇ
の立ち上がり波形も傾斜を有するようになる。そのた
め、ＦＥＴＱ６のゲート電圧ｖ６ｇがＦＥＴＱ６がオン
するしきい値に達するまでに少し時間がかかる。その結
果、図７に示すように、トランジスタＱ７がオフしてか
らＦＥＴＱ６がオンするまでにデッドタイムｔ１が生じ
る。
【００３９】一方、第２の出力であるトランジスタＱ２
のコレクタ電圧ｖ２ｃはトーテムポール回路４２に入力
される。トーテムポール回路４２で増強された第２の出
力はＦＥＴＱ７のゲートに印加される。これによって、
ＦＥＴＱ７がオン・オフ制御される。このとき、トラン
ジスタＱ２のコレクタ電圧ｖ２ｃの立ち上がり波形に傾
斜が設けられているため、図７に示すようにＦＥＴＱ７
のゲートに印加される電圧ｖ７ｇの立ち上がり波形も傾
斜を有するようになる。そのため、ＦＥＴＱ７のゲート
電圧ｖ７ｇがＦＥＴＱ７がオンするしきい値に達するま
でに少し時間がかかる。その結果、図７に示すように、
トランジスタＱ６がオフしてからＦＥＴＱ７がオンする
までにデッドタイムｔ２が生じる。
のコレクタ電圧ｖ２ｃはトーテムポール回路４２に入力
される。トーテムポール回路４２で増強された第２の出
力はＦＥＴＱ７のゲートに印加される。これによって、
ＦＥＴＱ７がオン・オフ制御される。このとき、トラン
ジスタＱ２のコレクタ電圧ｖ２ｃの立ち上がり波形に傾
斜が設けられているため、図７に示すようにＦＥＴＱ７
のゲートに印加される電圧ｖ７ｇの立ち上がり波形も傾
斜を有するようになる。そのため、ＦＥＴＱ７のゲート
電圧ｖ７ｇがＦＥＴＱ７がオンするしきい値に達するま
でに少し時間がかかる。その結果、図７に示すように、
トランジスタＱ６がオフしてからＦＥＴＱ７がオンする
までにデッドタイムｔ２が生じる。
【００４０】このようにして、ＦＥＴＱ６とＦＥＴＱ７
が、両者がともにオフとなるデッドタイムｔ１、ｔ２を
はさんで交互にオン・オフするようになる。なお、ここ
でトランジスタＱ２、Ｑ３のコレクタ電圧ｖ２ｃ、ｖ３
ｃの立ち上がり波形に傾斜を設けることによってデッド
タイムｔ１、ｔ２を設けているのは、たとえ一瞬でも両
者がともにオンとなって直流電源ＶｃｃがＦＥＴＱ６と
ＦＥＴＱ７を介して短絡するのを防止するためである。
が、両者がともにオフとなるデッドタイムｔ１、ｔ２を
はさんで交互にオン・オフするようになる。なお、ここ
でトランジスタＱ２、Ｑ３のコレクタ電圧ｖ２ｃ、ｖ３
ｃの立ち上がり波形に傾斜を設けることによってデッド
タイムｔ１、ｔ２を設けているのは、たとえ一瞬でも両
者がともにオンとなって直流電源ＶｃｃがＦＥＴＱ６と
ＦＥＴＱ７を介して短絡するのを防止するためである。
【００４１】このように、ＦＥＴＱ６がオンの時にはＦ
ＥＴＱ７はオフなので、直流電源ＶｃｃからＦＥＴＱ６
とインダクタンス素子Ｌ１を介して出力端子Ｐｏｕｔに
電流が流れる。そのため、図７に示すように、ＦＥＴＱ
６がオンの時にはＦＥＴＱ７のドレイン電圧ｖ７ｄすな
わちＦＥＴＱ６のソース電圧は直流電源Ｖｃｃとほぼ同
じ電圧となる。
ＥＴＱ７はオフなので、直流電源ＶｃｃからＦＥＴＱ６
とインダクタンス素子Ｌ１を介して出力端子Ｐｏｕｔに
電流が流れる。そのため、図７に示すように、ＦＥＴＱ
６がオンの時にはＦＥＴＱ７のドレイン電圧ｖ７ｄすな
わちＦＥＴＱ６のソース電圧は直流電源Ｖｃｃとほぼ同
じ電圧となる。
【００４２】一方、ＦＥＴＱ６がオフの時にはＦＥＴＱ
７がオンになるので、インダクタンス素子Ｌ１に蓄積さ
れた励磁エネルギーによってＦＥＴＱ７とインダクタン
ス素子Ｌ１を介して出力端子Ｐｏｕｔに電流が流れる。
すなわち、ＦＥＴＱ７はＦＥＴＱ６のスイッチングと同
期して一方向に電流を流す同期整流素子として動作す
る。そのため、図７に示すように、ＦＥＴＱ６がオフの
時にはＦＥＴＱ６のソース電圧すなわちＦＥＴＱ７のド
レイン電圧ｖ７ｄは、接地電圧よりも少し低い負の値と
なる。
７がオンになるので、インダクタンス素子Ｌ１に蓄積さ
れた励磁エネルギーによってＦＥＴＱ７とインダクタン
ス素子Ｌ１を介して出力端子Ｐｏｕｔに電流が流れる。
すなわち、ＦＥＴＱ７はＦＥＴＱ６のスイッチングと同
期して一方向に電流を流す同期整流素子として動作す
る。そのため、図７に示すように、ＦＥＴＱ６がオフの
時にはＦＥＴＱ６のソース電圧すなわちＦＥＴＱ７のド
レイン電圧ｖ７ｄは、接地電圧よりも少し低い負の値と
なる。
【００４３】なお、ＦＥＴＱ６がオフになってからＦＥ
ＴＱ７がオンするまでのデッドタイムｔ１や、ＦＥＴＱ
７がオフしてからＦＥＴＱ６がオンするまでのデッドタ
イムｔ２においてもＦＥＴＱ７を介してインダクタンス
素子Ｌ１に電流を流す必要があるが、ＭＯＳＦＥＴであ
るＦＥＴＱ７はボディーダイオードを有するため、これ
を介して接地から出力端子Ｐｏｕｔに向かって電流が流
れる。ＦＥＴＱ７がオンの時とデッドタイムｔ１、ｔ２
の時ではＦＥＴＱ７のドレイン電圧ｖ７ｄの値が変わっ
ているが、これは電流がオン状態のＦＥＴＱ７を通る場
合に比べてボディーダイオードを通る場合の方が電圧降
下が大きいからである。
ＴＱ７がオンするまでのデッドタイムｔ１や、ＦＥＴＱ
７がオフしてからＦＥＴＱ６がオンするまでのデッドタ
イムｔ２においてもＦＥＴＱ７を介してインダクタンス
素子Ｌ１に電流を流す必要があるが、ＭＯＳＦＥＴであ
るＦＥＴＱ７はボディーダイオードを有するため、これ
を介して接地から出力端子Ｐｏｕｔに向かって電流が流
れる。ＦＥＴＱ７がオンの時とデッドタイムｔ１、ｔ２
の時ではＦＥＴＱ７のドレイン電圧ｖ７ｄの値が変わっ
ているが、これは電流がオン状態のＦＥＴＱ７を通る場
合に比べてボディーダイオードを通る場合の方が電圧降
下が大きいからである。
【００４４】このように構成された本願発明のＤＣ−Ｄ
Ｃコンバータ４０においては、無安定マルチバイブレー
タ１２が本来持っている２つの出力の一方を第１の出力
としてスイッチング素子であるＦＥＴＱ６のスイッチン
グに用い、他方を第２の出力として整流用スイッチ素子
であるＦＥＴＱ７のスイッチングに用いて同期整流回路
を構成している。そのため、整流用スイッチ素子の制御
のために高価な制御用ＩＣなどを用いる必要がないの
で、同期整流方式のＤＣ−ＤＣコンバータを安価に実現
することができる。また、制御用ＩＣなどを搭載するス
ペースを必要としないために回路基板、ひいてはＤＣ−
ＤＣコンバータ自身の小型化を実現することができる。
もちろん、同期整流回路の特徴である低損失化を実現す
ることもできる。
Ｃコンバータ４０においては、無安定マルチバイブレー
タ１２が本来持っている２つの出力の一方を第１の出力
としてスイッチング素子であるＦＥＴＱ６のスイッチン
グに用い、他方を第２の出力として整流用スイッチ素子
であるＦＥＴＱ７のスイッチングに用いて同期整流回路
を構成している。そのため、整流用スイッチ素子の制御
のために高価な制御用ＩＣなどを用いる必要がないの
で、同期整流方式のＤＣ−ＤＣコンバータを安価に実現
することができる。また、制御用ＩＣなどを搭載するス
ペースを必要としないために回路基板、ひいてはＤＣ−
ＤＣコンバータ自身の小型化を実現することができる。
もちろん、同期整流回路の特徴である低損失化を実現す
ることもできる。
【００４５】図８に、本発明のＤＣ−ＤＣコンバータの
さらに別の実施例の回路図を示す。図８のＤＣ−ＤＣコ
ンバータ５０において、図６と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
さらに別の実施例の回路図を示す。図８のＤＣ−ＤＣコ
ンバータ５０において、図６と同一もしくは同等の部分
には同じ記号を付し、その説明を省略する。
【００４６】図８において、ＤＣ−ＤＣコンバータ５０
は、図６のＤＣ−ＤＣコンバータ４０において、ブート
ストラップ回路４１を取り除き、ＦＥＴＱ６に代えてＰ
チャンネルＭＯＳＦＥＴであるＦＥＴＱ８を設け、さら
に無安定マルチバイブレータ１２の第１の出力とトーテ
ムポール回路３１の間に論理反転回路５１を備えてい
る。また、トーテムポール回路３１の電源接続部である
ＮＰＮ型トランジスタのコレクタは、直流電源Ｖｃｃに
接続されている。
は、図６のＤＣ−ＤＣコンバータ４０において、ブート
ストラップ回路４１を取り除き、ＦＥＴＱ６に代えてＰ
チャンネルＭＯＳＦＥＴであるＦＥＴＱ８を設け、さら
に無安定マルチバイブレータ１２の第１の出力とトーテ
ムポール回路３１の間に論理反転回路５１を備えてい
る。また、トーテムポール回路３１の電源接続部である
ＮＰＮ型トランジスタのコレクタは、直流電源Ｖｃｃに
接続されている。
【００４７】ＤＣ−ＤＣコンバータ５０においては、ス
イッチング素子をＰチャンネルＭＯＳＦＥＴであるＦＥ
ＴＱ８に代えたために、ＦＥＴＱ８のゲート電圧をソー
ス電圧より高くする必要がなくなったのでブートストラ
ップ回路４１が不要になっている。その代わりに、ＦＥ
ＴＱ８はＦＥＴＱ６とはゲートに印加される信号に対す
るオン・オフの論理が反転しているために、それに合わ
せて第１の出力の論理を反転させる論理反転回路５１が
必要となっている。
イッチング素子をＰチャンネルＭＯＳＦＥＴであるＦＥ
ＴＱ８に代えたために、ＦＥＴＱ８のゲート電圧をソー
ス電圧より高くする必要がなくなったのでブートストラ
ップ回路４１が不要になっている。その代わりに、ＦＥ
ＴＱ８はＦＥＴＱ６とはゲートに印加される信号に対す
るオン・オフの論理が反転しているために、それに合わ
せて第１の出力の論理を反転させる論理反転回路５１が
必要となっている。
【００４８】このように構成されたＤＣ−ＤＣコンバー
タ５０においてもＤＣ−ＤＣコンバータ４０の場合とほ
とんど同様に動作し、同様の作用効果を奏するものであ
る。
タ５０においてもＤＣ−ＤＣコンバータ４０の場合とほ
とんど同様に動作し、同様の作用効果を奏するものであ
る。
【００４９】なお、上記の各実施例においては、第１の
時定数回路と第２の時定数回路のいずれか一方の時定数
を変化させて出力電圧を制御する構成としたが、例えば
第１の時定数回路の時定数を大きくしたときに第２の時
定数回路の時定数を小さくするなど、第１と第２の時定
数回路の時定数を両方とも変化させて出力電圧を制御す
る構成でも構わないもので、同様の作用効果を奏するも
のである。また、両方の時定数を変化させることによっ
て、スイッチング素子のオン時間とオフ時間の合計時間
をほぼ一定にする、すなわちスイッチング素子のスイッ
チング周波数がほぼ一定のままで出力電圧を制御するこ
ともできるものである。
時定数回路と第２の時定数回路のいずれか一方の時定数
を変化させて出力電圧を制御する構成としたが、例えば
第１の時定数回路の時定数を大きくしたときに第２の時
定数回路の時定数を小さくするなど、第１と第２の時定
数回路の時定数を両方とも変化させて出力電圧を制御す
る構成でも構わないもので、同様の作用効果を奏するも
のである。また、両方の時定数を変化させることによっ
て、スイッチング素子のオン時間とオフ時間の合計時間
をほぼ一定にする、すなわちスイッチング素子のスイッ
チング周波数がほぼ一定のままで出力電圧を制御するこ
ともできるものである。
【００５０】また、上記の各実施例では昇圧型と降圧型
のＤＣ−ＤＣコンバータ回路に無安定マルチバイブレー
タを用いた構成について説明してきたが、ＤＣ−ＤＣコ
ンバータの構成としては昇圧型と降圧型に限られるもの
ではなく、直流電圧を入力して直流電圧として出力する
ものであれば、反転型など、どの様な回路構成であって
も構わないもので、昇圧型や降圧型の場合と同様の作用
効果を奏するものである。
のＤＣ−ＤＣコンバータ回路に無安定マルチバイブレー
タを用いた構成について説明してきたが、ＤＣ−ＤＣコ
ンバータの構成としては昇圧型と降圧型に限られるもの
ではなく、直流電圧を入力して直流電圧として出力する
ものであれば、反転型など、どの様な回路構成であって
も構わないもので、昇圧型や降圧型の場合と同様の作用
効果を奏するものである。
【００５１】また、上記の各実施例ではインダクタンス
素子を備えるＤＣ−ＤＣコンバータ回路について説明し
てきたが、チャージポンプ回路などのインダクタンス素
子を備えていないＤＣ−ＤＣコンバータ回路でも構わな
いもので、同様の作用効果を奏するものである。
素子を備えるＤＣ−ＤＣコンバータ回路について説明し
てきたが、チャージポンプ回路などのインダクタンス素
子を備えていないＤＣ−ＤＣコンバータ回路でも構わな
いもので、同様の作用効果を奏するものである。
【００５２】図９に、本発明の電子装置の一実施例の斜
視図を示す。図９において、電子装置の１つであるプリ
ンタ６０は電源回路の一部として本発明のＤＣ−ＤＣコ
ンバータ１０を使用している。
視図を示す。図９において、電子装置の１つであるプリ
ンタ６０は電源回路の一部として本発明のＤＣ−ＤＣコ
ンバータ１０を使用している。
【００５３】このように、本発明のＤＣ−ＤＣコンバー
タ１０を用いることによって、スイッチング電源回路を
小型化、低コスト化することができるため、プリンタ６
０自身の小型化や低価格化を図ることができる。
タ１０を用いることによって、スイッチング電源回路を
小型化、低コスト化することができるため、プリンタ６
０自身の小型化や低価格化を図ることができる。
【００５４】なお、図９に示したプリンタ６０において
は図１に示したＤＣ−ＤＣコンバータ１０を用いたが、
図４、図５、図６、図８に示したＤＣ−ＤＣコンバータ
２０、３０、４０、５０を用いても構わないもので、同
様の作用効果を奏するものである。
は図１に示したＤＣ−ＤＣコンバータ１０を用いたが、
図４、図５、図６、図８に示したＤＣ−ＤＣコンバータ
２０、３０、４０、５０を用いても構わないもので、同
様の作用効果を奏するものである。
【００５５】また、本発明の電子機器はプリンタに限ら
れるものではなく、ノートパソコンや携帯情報機器など
の電圧の安定な直流電源の必要なあらゆる電子機器を含
むものである。
れるものではなく、ノートパソコンや携帯情報機器など
の電圧の安定な直流電源の必要なあらゆる電子機器を含
むものである。
【００５６】
【発明の効果】本発明のＤＣ−ＤＣコンバータによれ
ば、オフ時間を設定する第１の時定数回路およびオン時
間を設定する第２の時定数回路を備えた無安定マルチバ
イブレータでスイッチング素子を制御するとともに、出
力電圧に応じて第１および第２の時定数回路の少なくと
も一方の時定数を変化させて出力電圧を制御することに
よって、回路構成を簡単にし、小型化と低コスト化を図
ることができる。
ば、オフ時間を設定する第１の時定数回路およびオン時
間を設定する第２の時定数回路を備えた無安定マルチバ
イブレータでスイッチング素子を制御するとともに、出
力電圧に応じて第１および第２の時定数回路の少なくと
も一方の時定数を変化させて出力電圧を制御することに
よって、回路構成を簡単にし、小型化と低コスト化を図
ることができる。
【００５７】また、無安定マルチバイブレータの互いに
反転する第１および第２の出力で、スイッチング素子お
よび整流用スイッチ素子をそれぞれ制御する同期整流回
路を構成することによって、小型化と低コスト化と低損
失化を図ることができる。
反転する第１および第２の出力で、スイッチング素子お
よび整流用スイッチ素子をそれぞれ制御する同期整流回
路を構成することによって、小型化と低コスト化と低損
失化を図ることができる。
【００５８】また、本発明の電子装置によれば、本発明
のＤＣ−ＤＣコンバータを用いることによって、小型化
と低価格化を図ることができる。
のＤＣ−ＤＣコンバータを用いることによって、小型化
と低価格化を図ることができる。
【図１】本発明のＤＣ−ＤＣコンバータの一実施例を示
す回路図である。
す回路図である。
【図２】図１のＤＣ−ＤＣコンバータに用いた無安定マ
ルチバイブレータの２つのトランジスタのコレクタ電圧
およびベース電圧の時間変化を示す特性図である。
ルチバイブレータの２つのトランジスタのコレクタ電圧
およびベース電圧の時間変化を示す特性図である。
【図３】図１のＤＣ−ＤＣコンバータの出力電圧制御回
路とインピーダンス可変回路の具体例を示す回路図であ
る。
路とインピーダンス可変回路の具体例を示す回路図であ
る。
【図４】本発明のＤＣ−ＤＣコンバータの別の実施例を
示す回路図である。
示す回路図である。
【図５】本発明のＤＣ−ＤＣコンバータのさらに別の実
施例を示す回路図である。
施例を示す回路図である。
【図６】本発明のＤＣ−ＤＣコンバータのさらに別の実
施例を示す回路図である。
施例を示す回路図である。
【図７】図６のＤＣ−ＤＣコンバータの各部の信号の時
間変化を示す特性図である。
間変化を示す特性図である。
【図８】本発明のＤＣ−ＤＣコンバータのさらに別の実
施例を示す回路図である。
施例を示す回路図である。
【図９】本発明の電子装置の一実施例を示す斜視図であ
る。
る。
【図１０】従来のＤＣ−ＤＣコンバータを示す回路図で
ある。
ある。
【図１１】図１０のＤＣ−ＤＣコンバータの各部の信号
の時間変化を示す特性図である。
の時間変化を示す特性図である。
１０、２０、３０、４０、５０…ＤＣ−ＤＣコンバータ
１１…出力電圧制御回路
１２、２１…無安定マルチバイブレータ
１３、２２…第１の時定数回路
１４、２３…第２の時定数回路
１５、２４…インピーダンス可変回路
３１、４２…トーテムポール回路
４１…ブートストラップ回路
５１…論理反転回路
６０…プリンタ
Ｑ１…トランジスタ（スイッチング素子）
Ｑ２、Ｑ３、Ｑ４、Ｑ５…トランジスタ
Ｑ６、Ｑ８…ＦＥＴ（スイッチング素子）
Ｑ７…ＦＥＴ（整流用スイッチ素子）
Ｄ１…ダイオード（整流素子）
Ｌ１…インダクタンス素子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
Claims (10)
- 【請求項１】 出力のオフ時間を設定する第１の時定数
回路およびオン時間を設定する第２の時定数回路を備え
た無安定マルチバイブレータと、前記無安定マルチバイ
ブレータの出力で制御されるスイッチング素子と、整流
素子とを備え、入力電圧の電圧値を変化させて出力電圧
とするＤＣ−ＤＣコンバータであって、 前記出力電圧に応じて前記第１および第２の時定数回路
の少なくとも一方の時定数を変化させることによって、
前記スイッチング素子のオン時間とオフ時間の少なくと
も一方を変化させて前記出力電圧を制御する出力電圧制
御回路を備えたことを特徴とするＤＣ−ＤＣコンバー
タ。 - 【請求項２】 前記スイッチング素子に直列に、エネル
ギー充放電のためのインダクタンス素子を設けたことを
特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。 - 【請求項３】 前記第１および第２の時定数回路の少な
くとも一方が、時定数を変化させるためのインピーダン
ス可変回路を備えたことを特徴とする、請求項１または
２に記載のＤＣ−ＤＣコンバータ。 - 【請求項４】 前記無安定マルチバイブレータの出力と
前記スイッチング素子との間にトーテムポール回路を設
けたことを特徴とする、請求項１ないし３のいずれかに
記載のＤＣ−ＤＣコンバータ。 - 【請求項５】 前記整流素子が整流用スイッチ素子から
なり、 前記無安定マルチバイブレータが、前記スイッチング素
子をオンオフ制御する第１の出力と、該第１の出力に対
して反転しているとともに前記整流用スイッチ素子を前
記スイッチング素子のオフ時にオンするように制御する
第２の出力を備えたことを特徴とする、請求項１ないし
４のいずれかに記載のＤＣ−ＤＣコンバータ。 - 【請求項６】 前記スイッチング素子と前記整流用スイ
ッチ素子が同時にオフの期間を挟んで交互にオンするよ
うに、前記第１および第２の出力の立ち上がり波形に傾
斜が設けられていることを特徴とする、請求項５に記載
のＤＣ−ＤＣコンバータ。 - 【請求項７】 前記無安定マルチバイブレータの出力と
前記整流用スイッチ素子との間にトーテムポール回路を
設けたことを特徴とする、請求項５または６に記載のＤ
Ｃ−ＤＣコンバータ。 - 【請求項８】 前記整流用スイッチ素子をＭＯＳＦＥＴ
としたことを特徴とする、請求項５ないし７のいずれか
に記載のＤＣ−ＤＣコンバータ。 - 【請求項９】 前記スイッチング素子をＭＯＳＦＥＴと
したことを特徴とする、請求項１ないし８のいずれかに
記載のＤＣ−ＤＣコンバータ。 - 【請求項１０】 請求項１ないし９のいずれかに記載の
ＤＣ−ＤＣコンバータを用いたことを特徴とする電子装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330478A JP3480441B2 (ja) | 2000-06-16 | 2000-10-30 | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 |
| CNB011422777A CN100481695C (zh) | 2000-10-30 | 2001-09-26 | Dc-dc转换器以及采用该转换器的电子装置 |
| KR10-2001-0059591A KR100426606B1 (ko) | 2000-10-30 | 2001-09-26 | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 |
| US09/981,689 US6437546B1 (en) | 2000-06-16 | 2001-10-15 | DC-to-DC converter and electronic device using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181235 | 2000-06-16 | ||
| JP2000-181235 | 2000-06-16 | ||
| JP2000330478A JP3480441B2 (ja) | 2000-06-16 | 2000-10-30 | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002078325A JP2002078325A (ja) | 2002-03-15 |
| JP3480441B2 true JP3480441B2 (ja) | 2003-12-22 |
Family
ID=26594084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330478A Expired - Fee Related JP3480441B2 (ja) | 2000-06-16 | 2000-10-30 | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6437546B1 (ja) |
| JP (1) | JP3480441B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4810775B2 (ja) * | 2001-08-03 | 2011-11-09 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP3990359B2 (ja) * | 2002-04-03 | 2007-10-10 | インターナショナル・レクチファイヤー・コーポレーション | 同期バックコンバータ |
| JP4142549B2 (ja) * | 2003-10-16 | 2008-09-03 | 松下電器産業株式会社 | 高周波加熱装置 |
| DE102004015004A1 (de) * | 2004-03-26 | 2005-10-13 | Enocean Gmbh | Anordnung mit zumindest einer elektrischen Spannungsquelle und einer ersten Spannungswandlerschaltung |
| JP4503348B2 (ja) * | 2004-04-28 | 2010-07-14 | パナソニック株式会社 | 高周波加熱装置 |
| JP2007116823A (ja) * | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御回路および制御方法 |
| US7800350B2 (en) * | 2007-05-11 | 2010-09-21 | Freescale Semiconductor, Inc. | Apparatus for optimizing diode conduction time during a deadtime interval |
| JP5304281B2 (ja) * | 2009-01-30 | 2013-10-02 | ミツミ電機株式会社 | Ｄｃ−ｄｃコンバータおよびスイッチング制御回路 |
| US10003260B2 (en) | 2015-06-23 | 2018-06-19 | Nxp Usa, Inc. | Semiconductor devices and methods for dead time optimization by measuring gate driver response time |
| TWI677178B (zh) * | 2017-06-27 | 2019-11-11 | 全漢企業股份有限公司 | 整流器和相關整流電路 |
| WO2024024627A1 (ja) * | 2022-07-29 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | 電源回路、バックアップ電源システム、及び移動体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210958A (en) * | 1978-10-25 | 1980-07-01 | Tsuneo Ikenoue | DC-DC Converter output stabilizing device |
| JP2818641B2 (ja) * | 1995-01-26 | 1998-10-30 | 富士電気化学株式会社 | スイッチング電源 |
| JPH0973990A (ja) * | 1995-09-04 | 1997-03-18 | Minebea Co Ltd | 圧電トランスを使用した冷陰極管点灯装置 |
-
2000
- 2000-10-30 JP JP2000330478A patent/JP3480441B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-15 US US09/981,689 patent/US6437546B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6437546B1 (en) | 2002-08-20 |
| JP2002078325A (ja) | 2002-03-15 |
| US20020074976A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138786B2 (en) | Power supply driver circuit | |
| US9537400B2 (en) | Switching converter with dead time between switching of switches | |
| KR100718522B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로, 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| US7304463B2 (en) | DC-DC converter | |
| JP2003189602A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP4717449B2 (ja) | スイッチング・レギュレータ回路 | |
| US20090219002A1 (en) | Switching power supply device and a semiconductor integrated circuit | |
| JP2004173460A (ja) | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータ、半導体集積回路装置、及び電子機器 | |
| JP3961812B2 (ja) | 電源装置及びその制御方法 | |
| JPH06311736A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3816396B2 (ja) | スイッチング電源装置 | |
| JP3480441B2 (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP2003319645A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5677617A (en) | Micro power supply device using switching element | |
| US11569742B2 (en) | Power supply control device | |
| KR100426606B1 (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| JP3402983B2 (ja) | 電源回路 | |
| JP2002064974A (ja) | 電源回路の駆動制御方法及び電源回路 | |
| JP4543021B2 (ja) | 電源装置及びその制御回路並びに制御方法 | |
| US6038144A (en) | DC-DC converter | |
| JPH10243642A (ja) | スイッチング電源装置 | |
| CN113541450B (zh) | 一种驱动电路、开关变换器和集成电路 | |
| JP2001112241A (ja) | 同期整流式ｄｃ−ｄｃコンバータ | |
| JP4310982B2 (ja) | 非絶縁型降圧コンバータおよびそれを用いた電子装置 | |
| KR19990000642A (ko) | 펄스폭 변조 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3480441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |