JP2818641B2 - スイッチング電源 - Google Patents

スイッチング電源

Info

Publication number
JP2818641B2
JP2818641B2 JP7010441A JP1044195A JP2818641B2 JP 2818641 B2 JP2818641 B2 JP 2818641B2 JP 7010441 A JP7010441 A JP 7010441A JP 1044195 A JP1044195 A JP 1044195A JP 2818641 B2 JP2818641 B2 JP 2818641B2
Authority
JP
Japan
Prior art keywords
switching element
switching
power supply
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7010441A
Other languages
English (en)
Other versions
JPH08205527A (ja
Inventor
文昭 中尾
徹也 鈴木
克夫 山田
正一 若尾
Original Assignee
富士電気化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電気化学株式会社 filed Critical 富士電気化学株式会社
Priority to JP7010441A priority Critical patent/JP2818641B2/ja
Priority to US08/492,815 priority patent/US5661394A/en
Publication of JPH08205527A publication Critical patent/JPH08205527A/ja
Application granted granted Critical
Publication of JP2818641B2 publication Critical patent/JP2818641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G05F1/656—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series and in parallel with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、交流電源から安定な
直流電源をつくりチョッパ回路の入力電圧と入力電流と
がほぼ同じ波形でほぼ同位相で変化するように動作させ
る力率改善方式のスイッチング電源に関する。
【０００２】
【従来の技術】力率改善方式のスイッチング電源として
本願出願人が先に出願した特開平４−１６８９７５号公
報に示された構成がある。これは、図４に示すように交
流電源を全波整流する整流回路１０の出力を昇圧形チョ
ッパ回路に加えて安定な直流出力を得るものである。
【０００３】このチョッパ回路は、交流電源より充分に
高い周波数でオン・オフ駆動されるスイッチング素子Ｑ
１と、このスイッチング素子Ｑ１とともに整流回路１０
の出力間に直列接続されたインダクタＬ１と、スイッチ
ング素子Ｑ１のオフ時にインダクタＬ１を通して電流が
流れるようにスイッチング素子Ｑ１の両端に直列接続さ
れたダイオードＤ１とコンデンサＣ１とからなる。コン
デンサＣ１は相当大きな容量があり、これの両端から平
滑化され電圧安定化された直流出力が取り出される。
【０００４】チョッパ回路の出力電圧Ｖ２の基準電圧Ｖ
ｓに対する誤差が誤差増幅器１１で検出され、誤差信号
ｄＶが乗算器１２の一方の入力となる。また乗算器１２
にはチョッパ回路の入力電圧Ｖ１（交流入力の全波整流
波形）が入力され、乗算器１２からはチョッパ回路の入
力電圧Ｖ１と同位相の全波整流波形で、かつチョッパ回
路の出力電圧Ｖ２の誤差分ｄＶに対応した振幅のしきい
値信号Ｓ０が出力される。
【０００５】チョッパ回路のスイッチング素子Ｑ１を流
れる電流の瞬時値は電流センス抵抗Ｒ１でもって検出さ
れ、その電流検出信号Ｓ１と前記しきい値信号Ｓ０とが
比較器１３でもって比較される。スイッチング素子Ｑ１
がオンするとインダクタＬ１を通してスイッチング素子
Ｑ１に流れる電流が徐々に増加するが、電流検出信号Ｓ
１がしきい値信号Ｓ０のレベルに達したとき比較器１３
の出力がＨレベルに反転して単安定マルチバイブレータ
（以下モノマルチと称す）２をトリガする。
【０００６】モノマルチ２はトリガから微小な一定時間
ｄｔだけ出力をＬレベルにし、その後再び出力をＨレベ
ルにする。スイッチング素子Ｑ１はドライバ１５を介し
て、モノマルチ２の出力がＨレベルのときオン、Ｌレベ
ルのときオフとなるように制御される。
【０００７】スイッチング素子Ｑ１がオフになると、図
５に示すようにインダクタＬ１からダイオードＤ１を通
して出力側に流れる電流が徐々に減少する。
【０００８】モノマルチ２によるスイッチングＱ１のオ
フ時間ｄｔは充分に小さく設定されており、図５に示す
ように、インダクタＬ１を流れる電流がしきい値信号Ｓ
０のレベルからある程度減少した時点でスイッチング素
子Ｑ１が再びオンになるように設定されており、インダ
クタＬ１を流れる電流の瞬時値の谷間でもゼロにはなら
ないように設定している。
【０００９】つまりインダクタＬ１を流れる電流がある
程度減少するとスイッチング素子Ｑ１がオンになり、イ
ンダクタＬ１およびスイッチング素子Ｑ１を流れる電流
が徐々に増加し、その電流がしきい値信号Ｓ０のレベル
に達するとスイッチング素子Ｑ１がオフとなり、インダ
クタＬ１を流れる電流が徐々に減少する。以上の動作を
繰り返すことで図５に示すように、スイッチング素子Ｑ
１が交流電源より充分高い周波数でオン・オフ駆動さ
れ、インダクタＬ１を流れる電流の包絡線がしきい値信
号Ｓ０（全波整流波形）に一致するように制御がなされ
る。
【００１０】以上のような構成にあっては、インダクタ
Ｌ１を流れる電流は完全にゼロになることなく前記しき
い値信号に追従して変化するためインダクタを流れる電
流のピーク値を低く抑えることができる。
【００１１】また、スイッチング素子Ｑ１のオフ時間ｄ
ｔが一定、且つオン時間が変動してスイッチング周波数
が変動するようになっているためノイズスペクトルが分
散してノイズ対策を容易に行うことができる。
【００１２】
【発明が解決しようとする課題】上述した従来のスイッ
チング電源にあっては、周波数が変動してノイズ対策が
容易となる効果があるものの実用的には周波数の変動が
過剰となってしまい、入力電圧と入力電流とがほぼ同じ
波形且つほぼ同位相で変化するように動作させるために
デューティー比の制御範囲を充分に広くとることができ
ず、その分、力率を向上させることができないといった
問題があった。
【００１３】特に０Ｖ〜２６４Ｖ等の変動範囲が大きい
入力電圧に対して３８０Ｖ程度の一定電圧を出力する場
合にはデューティ比を広い範囲で制御する必要がある。
【００１４】本発明は上記問題点を鑑みてなされたもの
であり、その目的は、デューティー比を充分に広い範囲
で制御でき力率を改善できるとともに適度に周波数が変
動してノイズ対策を容易にできるスイッチング電源を提
供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
本発明のスイッチング電源にあっては、交流電源を全波
整流して脈流出力を得る整流回路と；前記交流電源より
充分に高い周波数でオン・オフ駆動されるスイッチング
素子と、このスイッチング素子とともに前記整流回路の
出力間に直列接続されたインダクタと、このインダクタ
を介して供給される電流を整流平滑して安定な直流出力
を得るコンデンサとを有するチョッパ回路と；前記チョ
ッパ回路の入力電圧と同位相の全波整流形で、かつ前記
チョッパ回路の出力電圧の誤差分に対応した振幅のしき
い値信号を生成する手段と；前記スイッチング素子を流
れる電流が前記しきい値信号のレベルに達したとき前記
スイッチング素子をオフにし、かつ前記スイッチング素
子のオン時間が長い時にはこのオフ時間を短くし前記オ
ン時間が短い時には前記オフ時間を長くする周波数変動
型のスイッチング制御手段とを備えてなるのである。
【００１６】好ましくは、前記スイッチング制御手段が
前記スイッチング素子を流れる電流と前記しきい値信号
とを比較する比較器とこの比較器からの出力に基づいて
前記スイッチング素子をオン若しくはオフにする単安定
マルチバイブレータとを有するのである。
【００１７】
【作用】スイッチング制御手段がスイッチング素子をそ
のオン時間が長い時にはそのオフ時間を短くしオン時間
が短い時にはオフ時間を長くなるように制御するためス
イッチング素子の充分なオン時間を確保して周波数の過
剰な変動を抑制することができデューティ比の制御を広
い範囲で行うことができる。しかも、スイッチング周波
数は固定とならず適度に変動するためノイズスペクトル
が分散する。
【００１８】
【実施例】本発明に係るスイッチング電源の好適な一実
施例を図１〜図３を参照にして説明する。図１は本実施
例の回路図を示しており図４で示す従来の構成と以下の
点が相違する。
【００１９】本実施例では、前述の従来例として図４に
示した回路におけるモノマルチ２及びドライバ１５に代
わってこれらと動作特性の異なるモノマルチ２０を設け
ている。
【００２０】上記の相違点以外は基本的に図４の従来例
と同じ構成であり、これら同一部分については同一の符
号を付して説明する。
【００２１】図１において、誤差増幅器１１と乗算器１
２とは、従来と同様にチョッパ回路の入力電圧Ｖ１と同
位相の全波整流波形で、かつチョッパ回路の出力電圧Ｖ
２の誤差分ｄＶに対応した振幅のしきい値信号Ｓ０を生
成する。
【００２２】パワーＭＯＳＦＥＴなどからなるスイッチ
ング素子Ｑ１を流れる電流はシャント抵抗Ｒ１を介して
検出され、電流検出信号Ｓ１がしきい値信号Ｓ０のレベ
ルに達したとき比較器１３の出力が反転してモノマルチ
２０をトリガする。
【００２３】モノマルチ２０はトリガから所定時間出力
をＬレベルにし、その後再び出力をＨレベルにする。ス
イッチング素子Ｑ１はモノマルチ２０の出力がＨレベル
のときオン、Ｌレベルのときオフとなるように制御され
る。
【００２４】モノマルチ２０によるスイッチング素子Ｑ
１のオフ時間は直前のオン時間に対応して変化するよう
に設定されており、スイッチング素子Ｑ１のオン時間が
長い時にはその直後のオフ時間を短くしオン時間が短い
時にはオフ時間を長くするようになっている。
【００２５】即ち、インバータ回路２３の出力がＬの
時、比較器１３の出力がＨになるまでの時間によってコ
ンデンサＣ２の充電電圧が変化し、このことにより抵抗
Ｒ４とコンデンサＣ３とによって定まるスイッチング素
子Ｑ１のオフ時間が制御されるようになっている。
【００２６】上記コンデンサＣ２及びインダクタＬ１の
動作を図２（ａ）、（ｂ）及び図３（ａ）、（ｂ）を用
いて説明する。
【００２７】図２（ａ）は整流回路１０に電圧ＡＣ８５
Ｖ及び６０Ｈｚを印加した際にインダクタＬ１を流れる
電流ＩＬ１及びコンデンサＣ２の端子間電圧ＶＣ２の動
作波形を示しており、図２（ｂ）は図２（ａ）のＡ部を
時間方向に拡大した動作波形を示している。
【００２８】図１及び図２（ａ）、（ｂ）において、整
流回路１０に比較的低い入力電圧が印加されるとスイッ
チング素子Ｑ１のオン時間が長くなるためコンデンサＣ
２の端子間電圧ＶＣ２は約１０Ｖの比較的大きな値とな
る。このため、直後にスイッチング素子Ｑ１がオフにな
ると抵抗Ｒ４、ダイオードＤ３及びツェナーダイオード
Ｄ２を介してコンデンサＣ３は４μＳの短時間で急速に
充電されモノマルチ２０のＬレベル出力は比較的短時間
となる。即ち、スイッチング素子Ｑ１のオン時間が長い
と直後のオフ時間が短くなっている。
【００２９】一方、図３（ａ）は整流回路１０に電圧Ａ
Ｃ２６４Ｖ及び６０Ｈｚを印加した際にインダクタＬ１
を流れる電流ＩＬ１及びコンデンサＣ２の端子間電圧Ｖ
Ｃ２の動作波形を示しており、図３（ｂ）は図３（ａ）
のＡ部を時間方向に拡大した動作波形を示している。
【００３０】図１及び図３（ａ）、（ｂ）において、整
流回路１０には比較的大きい入力電圧が印加されるとス
イッチング素子Ｑ１のオン時間が短くなるためコンデン
サＣ２の端子間電圧ＶＣ２は平均５Ｖ以下の比較的小さ
な値となる。このため、その後スイッチング素子Ｑ１が
オフになると抵抗Ｒ４、ダイオードＤ３及びツェナーダ
イオードＤ２を介してコンデンサＣ３が充電される時間
が１１μＳと比較的長くなり、モノマルチ２０のＬレベ
ル出力は比較的長時間となる。即ち、スイッチング素子
Ｑ１のオン時間が短いと直後のオフ時間が長くなってい
る。
【００３１】上記図２（ａ）、（ｂ）の入力電圧８５Ｖ
の場合及び図３（ａ）、（ｂ）の入力電圧２６４Ｖの場
合ともに、ほぼ同じ直流出力、この場合電圧約３７０Ｖ
及び電流約０．５５Ａを得ることができ、変動範囲の大
きい入力電圧に対しても充分なデューティー比が得られ
安定した制御が行えることが確認できた。
【００３２】また、モノマルチ２０によるスイッチング
Ｑ１のオフ時間ｄｔは直前のオン時間によって変動する
ものの充分に小さく設定されており、図２（ａ）、
（ｂ）及び図３（ａ）、（ｂ）に示すようにインダクタ
Ｌ１を流れる電流がしきい値信号Ｓ０のレベルからある
程度減少した時点でスイッチング素子Ｑ１が再びオンに
なるように設定されている。
【００３３】即ち、インダクタＬ１の入力電流瞬時値の
凹凸の幅を小さくすることができる。特にインダクタＬ
１のインダクタンスを大きくすることによりインダクタ
Ｌ１を流れる三角波電流のピーク値をさらに低く抑える
ことができる。
【００３４】したがって、入力ラインに接続されたコン
デンサ１８に大きなリップル電流が流れてコンデンサ１
８が発熱したりライン反射ノイズが大きくなったりする
ことを防止できる。また、大きな出力電流を流す場合、
インダクタＬ１を流れる三角波電流のピーク値が非常に
大きくなるということがないためスイッチング素子Ｑ１
として定格電流値が大きな素子を使用する必要もなく低
コスト化が図れる。さらに、スイッチング周波数が適度
に変動してノイズスペクトルが分散しノイズ対策が容易
となる。
【００３５】なお、ダイオードＤ４と抵抗Ｒ６はコンデ
ンサＣ３を初期化し、ツェナーダイオードＤ２はスイッ
チング素子Ｑ１のオフ時間の制御範囲を広くするように
動作する。
【００３６】また、整流回路１０の入力側に設けられた
コンデンサ１８は高周波リップルを吸収するための小容
量のコンデンサであり本発明に必須のものではない。
【００３７】以上、説明したスイッチング電源にあって
は、従来例として図４に示した回路におけるモノマルチ
２及びドライバ１５に代わってモノマルチ２０を設ける
といった簡単な回路構成で実現できるため、変動範囲の
大きい入力電圧に対しても安定した制御が行えるととも
にスイッチング周波数が適度に変動してノイズ対策が容
易となるといった高性能なスイッチング電源を安価に提
供できる。
【００３８】
【発明の効果】以上説明したように本発明のスイッチン
グ電源にあっては、スイッチング制御手段がスイッチン
グ素子Ｑ１をそのオン時間が長い時にはそのオフ時間を
短くしオン時間が短い時にはオフ時間を長くなるように
制御するためスイッチング素子Ｑ１の充分なオン時間を
確保して周波数の過剰な変動を抑制することができデュ
ーティ比の制御を広い範囲で行うことができる。
【００３９】即ち、変動範囲の大きい入力電圧に対して
も安定した制御が行え力率が向上する。
【００４０】しかも、スイッチング周波数は固定となら
ず適度に変動するためノイズスペクトルが分散しノイズ
対策が容易となる。
【００４１】したがって、大きな制御量が得られる固定
周波数型スイッチング電源の利点とノイズスペクトルが
分散する周波数変動型スイッチング電源の利点との双方
を兼ね備えるため高性能化が図れる。
【００４２】また、上述した高性能なスイッチング電源
にあっては、複雑な回路構成とせず簡単な構成で実現で
きるため安価にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるスイッチング電源の回
路図である。
【図２】図１のスイッチング電源における要部の動作波
形を示す図であり、（ａ）は入力電圧がＡＣ８５Ｖ（６
０Ｈｚ）の場合、（ｂ）は（ａ）の時間方向拡大図であ
る。
【図３】図１のスイッチング電源における要部の動作波
形を示す図であり、（ａ）は入力電圧がＡＣ２６４Ｖ
（６０Ｈｚ）の場合、（ｂ）は（ａ）の時間方向拡大図
である。
【図４】従来のスイッチング電源の回路図である。
【図５】図４のスイッチング電源の要部の動作波形を示
す図である。
【符号の説明】
１０ 整流回路 １１ 誤差増幅器 １２ 乗算器 １３ 比較器 ２０ 単安定マルチバイブレータ ２１、２２、２
３、２５ インバータ回路 ２４ ＮＯＲ回路 Ｃ１ コンデンサ Ｄ１ ダイオード Ｌ１ インダクタ Ｑ１ スイッチング素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若尾 正一 東京都港区新橋５丁目36番11号 富士電 気化学株式会社内 (56)参考文献 特開 平１−148070（ＪＰ，Ａ) 特開 平７−203685（ＪＰ，Ａ) 実開 平５−9187（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44 H02M 7/00 - 7/40

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 交流電源を全波整流して脈流出力を得る
    整流回路（１０）と， 該交流電源より充分に高い周波数でオン・オフ駆動され
    るスイッチング素子（Ｑ１）と、このスイッチング素子
    （Ｑ１）とともに該整流回路（１０）の出力間に直列接
    続されたインダクタ（Ｌ１）と、このインダクタ（Ｌ
    １）を介して供給される電流を平滑して安定な直流出力
    を得るコンデンサ（Ｃ１）とを有するチョッパ回路と； 該チョッパ回路の入力電圧と同位相の全波整流形で、か
    つ該チョッパ回路の出力電圧の誤差分に対応した振幅の
    しきい値信号を生成する手段（１１，１２）と， 該スイッチング素子（Ｑ１）を流れる電流が該しきい値
    信号のレベルに達したとき該スイッチング素子（Ｑ１）
    をオフにし、かつ該スイッチング素子（Ｑ１）のオン時
    間が長い時にはこのオフ時間を短くし該オン時間が短い
    時には該オフ時間を長くする周波数変動型のスイッチン
    グ制御手段（１３，２０）とを備えたことを特徴とする
    スイッチング電源。
  2. 【請求項２】前記スイッチング制御手段（１３，２０）
    が前記スイッチング素子（Ｑ１）を流れる電流と前記し
    きい値信号とを比較する比較器（１３）とこの比較器か
    らの出力に基づいて前記スイッチング素子（Ｑ１）をオ
    ン若しくはオフにする単安定マルチバイブレータ（２
    ０）とを有することを特徴とする請求項１に記載のスイ
    ッチング電源。
JP7010441A 1995-01-26 1995-01-26 スイッチング電源 Expired - Fee Related JP2818641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7010441A JP2818641B2 (ja) 1995-01-26 1995-01-26 スイッチング電源
US08/492,815 US5661394A (en) 1995-01-26 1995-06-20 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7010441A JP2818641B2 (ja) 1995-01-26 1995-01-26 スイッチング電源

Publications (2)

Publication Number Publication Date
JPH08205527A JPH08205527A (ja) 1996-08-09
JP2818641B2 true JP2818641B2 (ja) 1998-10-30

Family

ID=11750250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010441A Expired - Fee Related JP2818641B2 (ja) 1995-01-26 1995-01-26 スイッチング電源

Country Status (2)

Country Link
US (1) US5661394A (ja)
JP (1) JP2818641B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL174282B1 (pl) * 1994-09-06 1998-07-31 Ryszard Parosa Układ zasilacza magnetronu fali ciągłej
KR100206658B1 (ko) * 1996-11-11 1999-07-01 이종훈 동기 발전기용 승강압 쵸파식 정지형 여자 시스템
JP3116869B2 (ja) * 1997-07-23 2000-12-11 株式会社村田製作所 電流モード制御装置のスロープ補償回路
JPH11122913A (ja) * 1997-10-15 1999-04-30 Mitsubishi Electric Corp 高電圧発生回路
FR2772154A1 (fr) * 1997-12-09 1999-06-04 Motorola Semiconducteurs Circuit de commande pour la correction du facteur de puissance
CN1383604A (zh) * 2000-04-21 2002-12-04 皇家菲利浦电子有限公司 交流/直流变换器
JP3480441B2 (ja) * 2000-06-16 2003-12-22 株式会社村田製作所 Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置
US20030002307A1 (en) * 2001-06-29 2003-01-02 Chloupek James E. Failure mode control for a boost switched power supply
US7057440B2 (en) * 2003-11-03 2006-06-06 System General Corp. Multiplier-divider circuit for a PFC controller
US7383664B2 (en) * 2003-11-26 2008-06-10 Chalfant Sewing Fabricators, Inc. Loading dock door seal
JP4633441B2 (ja) * 2004-10-29 2011-02-16 株式会社日立製作所 発電機の励磁制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1546075A (en) * 1975-06-10 1979-05-16 Rca Corp Synchronized and regulated power supply for a television receiver
JPS61121770A (ja) * 1984-11-16 1986-06-09 Hitachi Ltd チヨツパゲ−ト制御方式
FR2655786B1 (fr) * 1989-12-12 1993-11-12 Sextant Avionique Alimentation du type convertisseur alternatif-continu a decoupage.
JPH0832182B2 (ja) * 1990-11-01 1996-03-27 富士電気化学株式会社 電源装置
JPH04188206A (ja) * 1990-11-22 1992-07-06 Hitachi Ltd 電源装置
US5371667A (en) * 1993-06-14 1994-12-06 Fuji Electrochemical Co., Ltd. Electric power supply

Also Published As

Publication number Publication date
US5661394A (en) 1997-08-26
JPH08205527A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
US6344986B1 (en) Topology and control method for power factor correction
JP3535902B2 (ja) 力率補正回路
JP3805927B2 (ja) 交流電圧調整器
JP2000165210A (ja) 逆のこぎり波を利用した力率補正回路
JP4363067B2 (ja) 力率改善回路
JP2818641B2 (ja) スイッチング電源
JPH11178327A (ja) スイッチング型直流電源装置
JP3429417B2 (ja) フォワ−ド型ｄｃ−ｄｃコンバ−タ
JP2609330B2 (ja) 電源装置
JP3038304B2 (ja) スイッチング電源装置
JPH09201043A (ja) 電源装置
JP3214687B2 (ja) 降圧形高力率コンバータ
JP3070598B1 (ja) 力率改善コンバ―タ
JP3171761B2 (ja) Ａｃ−ｄｃコンバータ
JPH1132480A (ja) スイッチング型直流電源装置
JPH0832182B2 (ja) 電源装置
JP3369754B2 (ja) 高入力力率電源回路およびこの電源回路の過電流保護回路
JP2512040B2 (ja) 電源装置
JP2001086737A (ja) 電源装置
JPH05292741A (ja) 電源高調波特性を改善するフォワードコンバータ
JP2000197351A (ja) 力率改善型電源装置
JP3092482B2 (ja) 高周波加熱装置
JP4289000B2 (ja) 力率改善回路
JP2001028877A (ja) スイッチング電源
JPH0564434A (ja) 直流電源装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100821

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110821

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110821

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees