JP5642349B2

JP5642349B2 - パルス幅変調回路、パルス幅変調方法及びレギュレータ

Info

Publication number: JP5642349B2
Application number: JP2009024785A
Authority: JP
Inventors: 貫治江川
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2009-02-05
Filing date: 2009-02-05
Publication date: 2014-12-17
Anticipated expiration: 2029-02-05
Also published as: US20100194362A1; JP2010183335A

Description

本発明は、レギュレータに用いられるパルス幅変調回路、パルス幅変調方法及びレギュレータに関する。

入力電圧から希望の出力電圧を得る電源装置として、スイッチング素子を用いたレギュレータが知られている。このレギュレータには、入力電圧よりも低い電圧を出力する降圧レギュレータや入力電圧よりも高い電圧を出力する昇圧レギュレータ（例えば、特許文献１参照。）がある。更に、入力電圧に対して低い電圧〜高い電圧を出力可能な昇降圧レギュレータもある（例えば、特許文献２参照。）。なお、この特許文献２に示される昇降圧レギュレータにおいては、出力を安定させる位相補償回路が複数設けられ、昇圧する場合又は降圧する場合で位相補償回路の切り替えを行なう。

特許文献１に記載されている昇圧レギュレータは、パルス幅変調回路によってデューティ比を調整してスイッチング素子を制御している。更に、この昇圧レギュレータは、出力を安定させるため、帰還要素を備えている。この帰還要素は、出力電圧と基準電圧とを比較して誤差電圧Ｖerrの信号（誤差信号）を出力する誤差比較器と、この誤差信号と基準
電圧とを用いてデューティ比を調整するパルス幅変調回路とを備えている。

ここで、この昇圧レギュレータに用いられるパルス幅変調回路５０の構成について、図４（ａ）を用いて説明する。この図に示すように、パルス幅変調回路５０は、電流源５１、キャパシタ５２、トランジスタ５３及び比較器５５を備えている。電流源５１は、基準電圧Ｖrefに応じた電流Ｉ１を流す電流源であり、キャパシタ５２に接続されている。ま
た、トランジスタ５３がキャパシタ５２と並列に接続されている。更に、電流源５１とキャパシタ５２との接続ノードが比較器５５の反転入力端子に接続されている。比較器５５の非反転入力端子には、誤差電圧Ｖerrが印加されている。比較器５５は、電流源５１と
キャパシタ５２との接続ノードの充電電圧Ｖ１と、誤差電圧Ｖerrとを比較して、この比
較した結果に応じたパルス信号を出力する。

具体的には、トランジスタ５３がオフになると、電流源５１からキャパシタ５２に電流が流れ、キャパシタ５２が充電される。この場合、図４（ｂ）に示すように、電流源５１とキャパシタ５２との接続ノードの充電電圧Ｖ１は比例的に上昇する。そして、比較器５５は、充電電圧Ｖ１が誤差電圧Ｖerr以下の場合にはハイレベル、充電電圧Ｖ１が誤差電
圧Ｖerrより高い場合にはローレベルとなるパルス信号をスイッチング素子に供給する。
なお、この場合、スイッチング素子は、パルス信号がローレベルの場合にはオフ、ハイレベルの場合にはオンとなるように制御される。その後、クロック信号ＣＬ１に応じてトランジスタ５３がオンになるとキャパシタ５２が放電して、充電電圧Ｖ１は０Ｖになる。

特開２００６−２３８６４０号公報（第１頁及び図６）特開２００５−１１０４６８号公報（第１頁、図１及び図２）

上述したように、昇圧レギュレータにおいては、出力電圧Ｖoutを一定にするために、
出力電圧Ｖoutに応じてスイッチング素子を制御している。このため、昇圧レギュレータ
の出力電圧Ｖoutは、入力電圧Ｖinを用いて以下の（１）式で示される。

Ｖout＝Ｖin／（１−Ｄ） …（１）
ここで、Ｄは、パルス信号のデューティ比であり、図４（ａ）に示したパルス幅変調回路５０においては、図４（ｂ）に示すデューティ比Ｄ１である。ここで、パルス幅変調回路５０のデューティ比Ｄ１は、Ｖerr／Ｖrefで表わせる。このため、このデューティ比Ｄ１＝Ｖerr／Ｖrefを（１）式のＤとして代入すると、以下の（２）式になる。

Ｖout＝Ｖin／（１−Ｖerr／Ｖref） …（２）
この（２）式により、出力電圧Ｖoutは、誤差電圧Ｖerrに応じて非線形に変化することがわかる。このため、誤差電圧Ｖerrを用いて出力電圧Ｖoutを制御することが難しい。

本発明は、上述した問題に鑑みてなされ、その目的は、レギュレータの出力電圧を誤差電圧に対して線形的に制御できるパルス幅変調回路及びパルス幅変調方法と、出力電圧を簡単に制御可能なレギュレータとを提供することにある。

上記課題を解決するために、本発明によれば、パルス信号のデューティ比に応じたオン／オフ制御されるスイッチング素子を備えて、入力電圧より高い出力電圧を出力するレギュレータにパルス信号を供給するパルス幅制御回路であって、前記レギュレータの前記出力電圧と基準電圧との差である誤差電圧の大きさに応じた電流を流す電流源と、この電流源に接続されたキャパシタと、前記基準電圧が反転入力端子に印加され、非反転入力端子には前記電流源と前記キャパシタとの接続ノードの電圧が印加され、前記パルス信号を前記スイッチング素子に出力する比較器とを備えることを要旨とする。このため、パルス幅変調回路は、誤差電圧の大きさに応じた電流が供給されるキャパシタの充電電圧が基準電圧以下の場合にはローレベルとなり、充電電圧が前記基準電圧より高い場合にはハイレベルとなるパルス信号を出力する。この場合、出力されるパルス信号は、１からデューティ比を引いた値が誤差電圧の逆数になるデューティ比で生成される。従って、このパルス幅変調回路を入力電圧より高い電圧を出力するレギュレータに用いた場合には、レギュレータの伝達関数は誤差電圧に線形的に比例した値になるので、誤差電圧の大きさに応じて簡単に制御可能することができる。よって、レギュレータの出力をより安定させることができる。

本発明のパルス幅変調回路では、前記基準電圧は、前記レギュレータの入力電圧に比例することを要旨とする。このパルス幅変調回路をレギュレータに用いた場合、レギュレータの出力電圧は、入力電圧を基準電圧で除算した値に比例する。このため、基準電圧を入力電圧に比例した基準電圧を用いることにより、出力電圧が入力電圧に依存しない。従って、レギュレータの出力を、入力電圧の変動によらずに、より安定させることができる。

本発明によれば、スイッチング素子を備えて入力電圧より高い出力電圧を出力するレギュレータに用いられ、パルス信号がハイレベルのときにはオンになり前記パルス信号がローレベルのときにはオフになる前記スイッチング素子に、前記レギュレータの前記出力電圧と基準電圧との差に応じた誤差電圧と、前記基準電圧とによって決定されるデューティ比のパルス信号を生成して出力するパルス幅変調方法であって、前記誤差電圧の大きさに応じた電流が供給されるキャパシタの充電電圧が前記基準電圧以下の場合にはローレベルとなり、前記充電電圧が前記基準電圧より高い場合にはハイレベルとなるパルス信号を出力することを要旨とする。この場合、パルス幅変調回路は、１からデューティ比を引いた値が誤差電圧の逆数になるデューティ比のパルス信号を、入力電圧より高い電圧を出力するレギュレータのスイッチング素子に供給して制御することになるので、レギュレータの伝達関数は誤差電圧に線形的に比例した値になる。よって、誤差電圧の大きさに応じて簡
単に制御可能することができ、レギュレータの出力をより安定させることができる。

本発明によれば、入力端子及び出力端子に直列に接続されたインダクタンス及び整流素子と、この整流素子のカソードに接続されたキャパシタと、前記インダクタンスと前記整流素子との接続ノードに接続されて、パルス信号のデューティ比に応じてオン／オフを行なうスイッチング素子と、このスイッチング素子にパルス信号を供給するパルス幅変調回路とを備えたレギュレータであって、前記パルス幅変調回路は、前記レギュレータの前記出力電圧と基準電圧との差である誤差電圧の大きさに応じた電流を流す電流源と、この電流源に接続されたキャパシタと、前記基準電圧が反転入力端子に印加され、非反転入力端子には前記電流源と前記キャパシタとの接続ノードの電圧が印加され、前記パルス信号を出力する比較器とを備えることを要旨とする。このため、レギュレータの伝達関数は誤差電圧に線形的に比例した値になるので、誤差電圧の大きさに応じて簡単に制御可能することができる。従って、レギュレータの出力をより安定させることができる。

本発明のレギュレータでは、前記基準電圧は、前記入力電圧に比例することを要旨とする。レギュレータの出力電圧は、入力電圧を基準電圧で除算した値に比例する。このため、基準電圧を入力電圧に比例した基準電圧を用いることにより、出力電圧が入力電圧に依存しない。従って、レギュレータの出力を、入力電圧の変動によらずに、より安定させることができる。

本発明によれば、レギュレータの出力電圧を誤差電圧に対して線形的に制御することができる。

実施形態のレギュレータの回路構成図。実施形態のパルス幅変調回路の回路構成図。実施形態のパルス幅変調回路における充電電圧Ｖ１の変化を示す図であり、（ａ）は誤差電圧Ｖerrを一定、（ｂ）は誤差電圧Ｖerrを変更した場合を示す。従来のレギュレータのパルス幅変調回路に関する図であり、（ａ）は回路構成図、（ｂ）は誤差電圧Ｖerr一定の場合の充電電圧Ｖ１の変化を示す図である。

以下、本発明を具体化した実施形態のＰＷＭ制御回路２０及びこれを用いたレギュレータ１０について、図１〜図３を用いて説明する。
まず、レギュレータ１０について、図１を用いて説明する。

本実施形態のレギュレータ１０の入力端子は、入力電圧Ｖinを供給する入力電源Ｐ１に接続されている。そして、レギュレータ１０の出力端子は、負荷Ｌ１に接続され、出力電圧Ｖoutを出力する。

レギュレータ１０は、インダクタンス１１、整流素子１２、スイッチング素子１３及びキャパシタ１４を備えている。レギュレータ１０の入力端子から出力端子の間には、インダクタンス１１及び整流素子１２が直列に接続されている。インダクタンス１１と整流素子１２との接続ノードと、グランドとの間に、スイッチング素子１３が設けられている。このスイッチング素子１３は、後述するＰＷＭ制御回路２０から供給されるパルス信号Ｓ１に応じてオン／オフを行なう。更に、整流素子１２と出力端子との接続ノードと、グランドとの間に、キャパシタ１４が設けられている。

更に、出力端子と整流素子１２との接続ノードと、グランドとの間に、抵抗１６，１７
が直列に設けられている。抵抗１６，１７の接続ノードは、誤差比較器１８の反転入力端子に接続されている。

基準電圧回路１９は、基準電圧Ｖrefを生成して、誤差比較器１８及びＰＷＭ制御回路
２０に供給する。本実施形態では、基準電圧回路１９は、入力電圧Ｖinに比例する基準電圧Ｖrefを生成する。

誤差比較器１８の非反転入力端子は、基準電圧回路１９に接続されている。この誤差比較器１８の出力端子は、ＰＷＭ制御回路２０に接続されている。誤差比較器１８は、出力電圧Ｖoutと基準電圧Ｖrefとを比較し、これらの電圧差に応じた誤差電圧Ｖerrを出力す
る。

次に、ＰＷＭ制御回路２０の構成について、図２を用いて説明する。
本実施形態のＰＷＭ制御回路２０は、電流源２１、キャパシタ２２、トランジスタ２３及び比較器２５を備えている。

電流源２１は、キャパシタ２２に電流を供給する。本実施形態では、この電流源２１は、誤差比較器１８からの誤差電圧Ｖerrに比例した大きさの電流Ｉ１を供給する。
電流源２１に接続されるキャパシタ２２の他方の端子はグランドに接続されている。

更に、トランジスタ２３がキャパシタ２２の両端子に接続するように設けられている。具体的には、このトランジスタ２３は、ｎチャンネルのＭＯＳトランジスタであり、ゲート端子にはクロック信号ＣＬ１が供給される。このため、クロック信号ＣＬ１に応じてトランジスタ２３がオンすると、キャパシタ２２に蓄積された電荷がトランジスタ２３を介して放電される。なお、トランジスタ２３がオフの場合には、キャパシタ２２には、電流源２１から供給された電荷が蓄積される。

電流源２１とキャパシタ２２との接続ノードは、比較器２５の非反転入力端子に接続されている。なお、図２においては、この接続ノードの電圧を充電電圧Ｖ１として表わす。比較器２５の反転入力端子には、基準電圧Ｖrefが印加されている。比較器２５は、充電
電圧Ｖ１とＶrefとを比較する。比較器２５は、充電電圧Ｖ１が基準電圧Ｖrefより低い場合にはローレベルとし、充電電圧Ｖ１が基準電圧Ｖrefより高い場合にはハイレベルとす
るパルス信号Ｓ１を出力する。なお、比較器２５で生成されたパルス信号Ｓ１がＰＷＭ制御回路２０の出力信号として、図１のスイッチング素子１３に供給される。なお、このパルス信号Ｓ１が供給されるスイッチング素子１３は、パルス信号Ｓ１がローレベルの場合にはオフとなり、ハイレベルの場合にはオンとなる。

次に、以上の構成を有するレギュレータ１０の動作について説明する。
スイッチング素子１３がオンになっている場合には、このスイッチング素子１３を介して入力電源Ｐ１からの電流がグランドに流れる。この場合、整流素子１２のアノードの電圧がカソードの電圧より低くなるので、整流素子１２はオフになり、キャパシタ１４に蓄積されていた電荷が負荷Ｌ１に供給される。

その後、スイッチング素子１３がオフになると、電流が流れなくため、インダクタンス１１は、逆起電力を発生する。この発生した逆起電力は、整流素子１２をオンさせ、これを介して、キャパシタ１４及び負荷Ｌ１に流れる。このため、レギュレータ１０は、入力電圧Ｖinよりも昇圧された出力電圧Ｖoutを出力することができる。

一方、帰還要素の誤差比較器１８は、常に、出力電圧Ｖoutの分圧と基準電圧Ｖrefとの差に応じた誤差電圧ＶerrをＰＷＭ制御回路２０に供給している。
図３（ａ）に示すように、ＰＷＭ制御回路２０では、クロック信号ＣＬ１が供給された場合、トランジスタ２３はオンし、キャパシタ２２が放電されて、充電電圧Ｖ１が０Ｖになる。クロック信号ＣＬ１の供給が停止すると、トランジスタ２３はオフになる。この場合、キャパシタ２２には、電流源２１から電流が供給されて、充電電圧Ｖ１が０Ｖから徐々に上昇する。ここで、電流源２１は、誤差電圧Ｖerrが一定の場合には一定の電流Ｉ１
を出力するので、キャパシタ２２は時間に比例して充電され、充電電圧Ｖ１は時間に比例して上昇する。

この場合、比較器２５は、充電電圧Ｖ１が基準電圧Ｖref以下の場合には、パルス信号
Ｓ１をローレベルにし、充電電圧Ｖ１が基準電圧Ｖrefより高くなった場合には、パルス
信号Ｓ１をハイレベルにする。そして、パルス信号Ｓ１のハイレベル及びローレベルに応じて、スイッチング素子１３はオン／オフを行なう。

次に、本実施形態のレギュレータ１０の伝達関数について説明する。
本実施形態のＰＷＭ制御回路２０においては、図３（ｂ）に示すように、誤差電圧Ｖerrの大きさに応じた電流Ｉ１が出力されている。このため、クロック信号ＣＬ１を取得し
てから次のクロック信号ＣＬ１を取得するまでの間、充電電圧Ｖ１は、０Ｖから誤差電圧Ｖerrまで上昇する。この場合、比較器２５に供給される基準電圧Ｖrefは一定である。ここで、本実施形態のデューティ比Ｄ２は、以下の（３）式で示される。

１−Ｄ２＝Ｖref／Ｖerr …（３）
また、レギュレータ１０の出力電圧Ｖoutを示す上記（１）式のＤに、この（３）式の
デューティ比Ｄ２を代入すると、以下の（４）式が導ける。

Ｖout＝Ｖin×Ｖerr／Ｖref …（４）
ここで、α＝Ｖin／Ｖrefとすると、Ｖout＝α×Ｖerrとなる。すなわち、入力電圧Ｖin及び基準電圧がＶref一定であれば、出力電圧Ｖoutは、誤差電圧Ｖerrに応じて比例的に（線形で）変化する。

本実施形態によれば、以下のような効果を得ることができる。
・本実施形態では、レギュレータ１０のＰＷＭ制御回路２０は、電流源２１と比較器２５を備えている。電流源２１は、誤差電圧Ｖerrの大きさに応じた大きさの電流I１を供給する。比較器２５は、基準電圧Ｖrefが反転入力端子に供給され、電流源２１とキャパ
シタ２２との接続ノードの充電電圧Ｖ１が非反転入力端子に供給される。このため、ＰＷＭ制御回路２０は、誤差電圧Ｖerrの大きさに応じた電流Ｉ１が供給されるキャパシタ２
２の充電電圧Ｖ１が基準電圧Ｖref以下の場合にはローレベルとなり、充電電圧Ｖ１が基
準電圧Ｖrefより高い場合にはハイレベルとなるパルス信号を出力する。この場合、デュ
ーティ比Ｄ２を１から減算した値が誤差電圧Ｖerrの逆数に比例するデューティ比Ｄ２の
パルス信号Ｓ１が出力される。従って、このＰＷＭ制御回路２０から出力されるパルス信号Ｓ１を用いてスイッチング素子１３を制御した場合、レギュレータ１０の出力電圧Ｖoutは、誤差電圧Ｖerrに比例した値となる。よって、誤差電圧Ｖerrの大きさに応じて簡単
に制御可能することができるので、レギュレータ１０の出力をより安定させることができる。

・本実施形態では、基準電圧回路１９は、レギュレータ１０の入力電圧Ｖinに比例する基準電圧Ｖrefを生成する。この場合、（４）式から明らかなように、出力電圧Ｖoutは入力電圧Ｖinの依存がなくなる。このため、レギュレータ１０の出力電圧Ｖoutは入力電
圧Ｖinの変動の影響を受けないため、レギュレータ１０の出力がいっそう安定することになる。

また、上記実施形態は、以下のように変更してもよい。
○ 上記実施形態のＰＷＭ制御回路２０の比較器２５においては、基準電圧Ｖrefが反
転入力端子に供給され、電流源２１とキャパシタ２２との接続ノードの充電電圧Ｖ１が非反転入力端子に供給される構成とした。ＰＷＭ制御回路２０は、誤差電圧Ｖerrの大きさ
に応じた電流Ｉ１が供給されるキャパシタ２２の充電電圧Ｖ１が基準電圧Ｖref以下の場
合にはローレベルとなり、この充電電圧Ｖ１が基準電圧Ｖrefより高い場合にはハイレベ
ルとなるパルス信号を出力することができれば、この構成は限定されるものではない。例えば、上記比較器２５の代わりに、比較器とインバータとを組み合わせた構成としてもよい。この比較器の非反転入力端子には、基準電圧Ｖrefが供給されるように構成する。一
方、反転入力端子には、電流源２１とキャパシタ２２との接続ノードの充電電圧Ｖ１が供給されるように構成する。この比較器の出力端子を、インバータの入力端子に接続し、このインバータから出力されるパルス信号をスイッチング素子１３に供給する。この場合にも、レギュレータの出力電圧Ｖoutを誤差電圧Ｖerrに応じて線形的に制御することができる。

○ 上記実施形態においては、入力電圧より高い電圧を出力するレギュレータ１０にＰＷＭ制御回路２０を用いた。本発明のＰＷＭ制御回路２０は、これに限らず、入力電圧より低い電圧〜高い電圧を出力する昇降圧レギュレータに用いてもよい。この場合、入力電圧より低い電圧を出力する場合（降圧する場合）には、線形である従来と同じ構成のパルス幅変調回路５０を用いる。そして、入力電圧より高い電圧を出力する場合には、本願発明のＰＷＭ制御回路２０の構成になるように、比較器２５に供給される電圧（基準電圧Ｖrefと充電電圧Ｖ１）と電流源２１に供給される誤差電圧Ｖerrを変更すればよい。これにより、入力電圧に対して低い電圧〜高い電圧を出力する場合であっても、レギュレータの出力電圧をより安定することができる。

○ 上記実施形態のレギュレータ１０は、基準電圧回路１９を備えた。これに限らず、ＰＷＭ制御回路２０に、誤差電圧Ｖerr及び基準電圧Ｖrefが供給されれば、レギュレータ１０内に基準電圧回路を設けなくてもよい。

ＣＬ１…クロック信号、Ｄ２…デューティ比、Ｉ１…電流、Ｌ１…負荷、Ｐ１…入力電源、Ｓ１…パルス信号、Ｖin…入力電圧、Ｖerr…誤差電圧Ｖout…出力電圧Ｖref…基準
電圧、Ｖ１…充電電圧、１０…レギュレータ、１１…インダクタンス、１２…整流素子、１３…スイッチング素子、１４，２２…キャパシタ、１６，１７…抵抗、１８…誤差比較器、１９…基準電圧回路、２０…ＰＷＭ制御回路、２１…電流源、２３…トランジスタ、２５…比較器。

Claims

パルス信号のデューティ比に応じたオン／オフ制御されるスイッチング素子を備えて、入力電圧より高い出力電圧を出力するレギュレータにパルス信号を供給するパルス幅制御回路であって、
前記レギュレータの前記出力電圧と基準電圧との差である誤差電圧の大きさに応じた電流を流す電流源と、
この電流源に接続されたキャパシタと、
前記キャパシタの両端子に接続され、クロック信号に従ってオンオフするトランジスタと、
前記基準電圧が反転入力端子に印加され、非反転入力端子には前記電流源と前記キャパシタとの接続ノードの電圧が印加され、前記パルス信号を前記スイッチング素子に出力する比較器とを備え、
前記比較器は、前記接続ノードの電圧であり、かつ前記トランジスタがオフされたときに前記誤差電圧の大きさに応じた電流が前記電流源から供給される前記キャパシタの充電電圧が前記基準電圧以下の場合にはローレベルとなり、前記充電電圧が前記基準電圧よりも高い場合にはハイレベルとなる前記パルス信号を出力し、前記パルス信号は、デューティ比を１から減算した値が前記誤差電圧の逆数に比例するデューティ比を有することを特徴とするパルス幅変調回路。
前記基準電圧は、前記レギュレータの入力電圧に比例することを特徴とする請求項１に記載のパルス幅変調回路。
スイッチング素子を備えて入力電圧より高い出力電圧を出力するレギュレータに用いられ、パルス信号がハイレベルのときにはオンになり前記パルス信号がローレベルのときにはオフになる前記スイッチング素子に、前記レギュレータの前記出力電圧と基準電圧との差に応じた誤差電圧と、前記基準電圧とによって決定されるデューティ比のパルス信号を生成して出力するパルス幅変調方法であって、前記レギュレータは、前記誤差電圧の大きさに応じた電流を流す電流源と、該電流源に接続されたキャパシタと、前記キャパシタの両端子に接続されたトランジスタとを含む、方法において、
前記トランジスタをクロック信号に従ってオンオフすること、
前記トランジスタがオフされたときに前記誤差電圧の大きさに応じた電流が前記電流源から供給される前記キャパシタの充電電圧が前記基準電圧以下の場合にはローレベルとなり、前記充電電圧が前記基準電圧より高い場合にはハイレベルとなるパルス信号を出力することを含み、
前記パルス信号は、デューティ比を１から減算した値が前記誤差電圧の逆数に比例するデューティ比を有することを特徴とするパルス幅変調方法。
入力端子及び出力端子に直列に接続されたインダクタンス及び整流素子と、
この整流素子のカソードに接続されたキャパシタと、
前記インダクタンスと前記整流素子との接続ノードに接続されて、パルス信号のデューティ比に応じてオン／オフを行なうスイッチング素子と、
このスイッチング素子にパルス信号を供給するパルス幅変調回路と
を備えたレギュレータであって、
前記パルス幅変調回路は、
前記レギュレータの前記出力電圧と基準電圧との差である誤差電圧の大きさに応じた電流を流す電流源と、
この電流源に接続されたキャパシタと、
前記キャパシタの両端子に接続され、クロック信号に従ってオンオフするトランジスタと、
前記基準電圧が反転入力端子に印加され、非反転入力端子には前記電流源と前記キャパシタとの接続ノードの電圧が印加され、前記パルス信号を出力する比較器とを備え、
前記比較器は、前記接続ノードの電圧であり、かつ前記トランジスタがオフされたときに前記誤差電圧の大きさに応じた電流が前記電流源から供給される前記キャパシタの充電電圧が前記基準電圧以下の場合にはローレベルとなり、前記充電電圧が前記基準電圧よりも高い場合にはハイレベルとなる前記パルス信号を出力し、前記パルス信号は、デューティ比を１から減算した値が前記誤差電圧の逆数に比例するデューティ比を有することを特徴とするレギュレータ。
前記基準電圧は、前記入力電圧に比例することを特徴とする請求項４に記載のレギュレータ。