JP5152741B2 - パルス幅変調波出力回路 - Google Patents

Description

本発明は、ランプ電圧を用いてＰＷＭ信号を出力するパルス幅変調波出力回路に関するものである。

一般に、交流から安定した直流電圧を供給するための電源装置には、リニアレギュレータやスイッチングレギュレータがある（例えば、特許文献１、２を参照。）。スイッチングレギュレータは、リニアレギュレータに比べ軽くて小さく、効率が高い。このスイッチングレギュレータは、スイッチング方式で制御する直流安定化電源の一つであり、パワーＭＯＳＦＥＴなどの半導体スイッチをオンオフすることで入力電力をスイッチングして、出力電圧を制御する。半導体スイッチのオンオフの時間の比率（デューティ比）を変えることで、出力電圧を制御する。

例えば、特許文献１に記載のスイッチングレギュレータでは、入力電圧の変化に応じて生ずる出力電圧の変動を小さくするため、スイッチングレギュレータの制御回路に、入力電圧の微分回路とレベルシフト回路とを付加し、入力電圧の変化に応じて制御回路におけるのこぎり波レベルを変化させている。

また、特許文献２に記載のスイッチングレギュレータでは、効率のよいスイッチング動作を実現するために、出力電位を平滑化するためのインダクタの後段の電位に基づいて、三角波発生回路からの出力を切り替える。

更に、２つの同じ波高のランプ電圧を用いて、二つのパルス幅変調（ＰＷＭ）波を出力するデュアルＰＷＭ波出力回路１０に関する技術も検討されている。このデュアルＰＷＭ波出力回路１０を、図７〜図９を用いて説明する。このデュアルＰＷＭ波出力回路１０では、図７に示すように、２つのコンパレータ（１１、１２）を用いる。そして、このコンパレータ１１には、電圧発生器ＳＧ１のランプ電圧ＲＭＰ１１と基準電圧Ｖｃとが入力されて変調波ＰＷＭ１が出力される。一方、電圧発生器ＳＧ１のコンパレータ１２には、ランプ電圧ＲＭＰ１２と基準電圧Ｖｃとが入力されて変調波ＰＷＭ２が出力される。

ここで、図８（ａ）に示すように、電圧発生器ＳＧ１のランプ電圧（ＲＭＰ１１、ＲＭＰ１２）は、のこぎり波形の電圧であり、ランプ電圧ＲＭＰ１２は、ランプ電圧ＲＭＰ１１の最低電圧をレベルシフトさせて生成する。この結果、図８（ｂ）に示すように、デュアルＰＷＭ波出力回路１０から変調波（ＰＷＭ１、ＰＷＭ２）が出力される。ここで、ランプ電圧（ＲＭＰ１１、ＲＭＰ１２）の重ね合わせの領域を制御することにより、基準電圧Ｖｃに対する変調波（ＰＷＭ１１、ＰＷＭ１２）のパルス幅を制御することができる。そして、図９に示すように、基準電圧Ｖｃに対して、変調波（ＰＷＭ１、ＰＷＭ２）のオンオフ比（デューティ）を制御することができる。
特開平５−６８３７２号公報（第１頁） 特開２００６−１７４６２号公報（第１頁）

しかし、特許文献１、２においては、昇降圧型（Buck Boost）用の２重のランプ電圧波形を用いる構成は考慮されていない。そして、一方の最低電圧を単純にレベルシフトして他方のランプ電圧を生成する方式では、電源電圧が低いアプリケーションでは十分な振幅を確保することが困難である。そして、ランプ電圧波高のばらつきと電圧シフト量のばら
つきとが独立であるため、ランプ電圧の最大値のばらつきが大きくなる。これは低電圧化を行なう場合にダイナミックレンジを制限する要因となる。また、この電圧のバラツキにより、重ねあわせ量のばらつきも大きくなる。このため、的確なパルス幅変調波を出力することができない。

本発明は、上記課題を解決するために、的確なデュアルＰＷＭ波を効率的に出力することができるパルス幅変調波出力回路を提供することにある。

本発明のパルス幅変調波出力回路では、第１のランプ電圧を入力する第１の電圧比較手段と、前記第１のランプ電圧の位相をずらした第２のランプ電圧を入力する第２の電圧比較手段とを備え、前記第１、第２の電圧比較手段は基準電圧を取得し、この基準電圧との比較に基づいて出力される比較信号を利用してオンオフ比が異なるパルス幅変調信号を生成することを要旨とする。通常、ランプ電圧をレベルシフトする場合には、高い電圧精度が必要であり、また電源電圧に律則されることになる。本発明では、位相をずらしたランプ電圧を利用することにより、電源電圧に律則されることなく的確なデュアルＰＷＭ波を効率的に出力することができる。

本発明のパルス幅変調波出力回路では、前記第１、第２のランプ電圧はのこぎり波形であることを要旨とする。これにより、デュアルＰＷＭ波を効率的に出力することができる。

本発明のパルス幅変調波出力回路では、前記第１、第２の電圧比較手段から出力される比較信号を入力する論理和手段と論理積手段とを更に備え、前記論理和手段及び論理積手段から、オンオフ比が異なるパルス幅変調信号を生成することを要旨とする。従って、論理和手段及び論理積手段からの出力を用いてデュアルＰＷＭ波を出力することができる。

本発明のパルス幅変調波出力回路では、前記第１、第２の電圧比較手段から出力される比較信号を入力する第１、第２の信号選択手段を更に備え、前記第１の信号選択手段は、第１のクロック信号を取得し、この第１のクロック信号のオンオフに対応して前記第１、第２の電圧比較手段から出力される比較信号を相互に選択してパルス幅変調信号を生成し、前記第２の信号選択手段は、前記第１のクロック信号に対してオン期間の重複がある第２のクロック信号を取得し、この第２のクロック信号のオンオフに対応して前記第１、第２の電圧比較手段から出力される比較信号を相互に選択してパルス幅変調信号を生成することを要旨とする。これにより、位相のずれた第１、第２のクロック信号（マルチクロック）を利用して、周期が安定したデュアルＰＷＭ波を出力することができる。この結果、低電圧化を行なう場合にもより広いダイナミックレンジを確保することができる。更に、クロック信号の２倍の周波数のデュアルＰＷＭ波を生成するとともに、オン期間の重複量に応じてオンオフ比（デューティ）を制御することができる。

本発明のパルス幅変調波出力回路では、位相をずらした第３、第４のランプ電圧を入力する第１、第２のアナログ信号選択手段を更に備え、前記第１のアナログ信号選択手段は、第１のクロック信号を取得し、この第１のクロック信号のオンオフに対応して前記第３、第４のランプ電圧を相互に選択して前記第１のランプ電圧を生成し、前記第２のアナログ信号選択手段は、前記第１のクロック信号に対してオン期間の重複がある第２のクロック信号を取得し、この第２のクロック信号のオンオフに対応して前記第３、第４のランプ電圧を相互に選択して前記第２のランプ電圧を生成することを要旨とする。第１、第２のアナログ信号選択手段を用いて、位相とレベルとが異なる第１、第２のランプ電圧を生成し、周期が安定したデュアルＰＷＭ波を出力することができる。この結果、低電圧化を行なう場合にもより広いダイナミックレンジを確保することができる。更に、クロック信号
の２倍の周波数のデュアルＰＷＭ波を生成するとともに、オン期間の重複量に応じてオンオフ比（デューティ）を制御することができる。

本発明によれば、簡易な回路構成により、的確なデュアルＰＷＭ波を効率的に出力することができる。

（第１の実施形態）
以下、本発明を具体化したパルス幅変調波出力回路の一実施形態を図１、２に従って説明する。本実施形態のパルス幅変調波出力回路としてのデュアルＰＷＭ波出力回路２０は、図１に示すように、２つのコンパレータ（２１、２２）、論理和手段としての論理和演算回路２３、論理積手段としての論理積演算回路２４を備えている。ここで、コンパレータ２１は第１の電圧比較手段、コンパレータ２２は第２の電圧比較手段として機能する。

そして、このコンパレータ２１の負入力端子には電圧発生器ＳＧ２のランプ電圧ＲＭＰ２１（第１のランプ電圧）が入力され、正入力端子には基準電圧Ｖｃが入力されて電圧Ｖ２１が出力される。一方、コンパレータ２２の負入力端子には電圧発生器ＳＧ２のランプ電圧ＲＭＰ２２（第２のランプ電圧）が入力され、正入力端子には基準電圧Ｖｃが入力されて電圧Ｖ２２が出力される。

そして、電圧Ｖ２１及び電圧Ｖ２２は、論理和演算回路２３及び論理積演算回路２４に入力される。そして、論理和演算回路２３からは変調波ＰＷＭ１が出力され、論理積演算回路２４からは変調波ＰＷＭ２が出力される。

ここで、電圧発生器ＳＧ２において生成され、コンパレータ（２１、２２）に入力されるランプ電圧（ＲＭＰ２１、ＲＭＰ２２）の波形を図２（ａ）に示す。図２（ａ）に示すように、電圧発生器ＳＧ２のランプ電圧（ＲＭＰ２１、ＲＭＰ２２）は、のこぎり波形の電圧であり、ランプ電圧ＲＭＰ２２は、ランプ電圧ＲＭＰ２１と同じ波高が維持しながら、時間軸上でシフト（位相をシフト）させて生成する。この場合、ランプ電圧（ＲＭＰ２１、ＲＭＰ２２）に、電圧（Ｖ２１、Ｖ２２）にオーバーラップ領域が生じるようにシフト量を制御しておく。

この場合、コンパレータ（２１、２２）から出力される電圧（Ｖ２１、Ｖ２２）は、図２（ｂ）に示すように、位相がシフトした矩形波となる。そして、このような電圧（Ｖ２１、Ｖ２２）の論理積、論理和を算出する。これにより、図２（ｃ）に示すように、デュアルＰＷＭ波出力回路２０から、デューティ（オンオフ比）が異なる変調波（ＰＷＭ１、ＰＷＭ２）が出力される。

上記実施形態のパルス幅変調波出力回路によれば、以下のような効果を得ることができる。
（１） 上記実施形態では、デュアルＰＷＭ波出力回路２０には、同じ波高で時間軸上において位相をシフトさせたランプ電圧（ＲＭＰ２１、ＲＭＰ２２）を入力する。これらのランプ電圧を用いてデューティが異なる変調波（ＰＷＭ１、ＰＷＭ２）を出力する。これにより、ランプ電圧の波高や電圧シフトによるばらつきを抑えることにより、低電圧化を行なう場合にもより広いダイナミックレンジを確保し、的確なパルス幅変調波を出力することができる。従って、電源電圧が低いアプリケーションでも十分なスイングを確保することが可能になる。

（２） 上記実施形態では、ランプ電圧（ＲＭＰ２１、ＲＭＰ２２）に、電圧（Ｖ２１
、Ｖ２２）にオーバーラップ領域が生じるようにシフト量を制御しておく。そして、このシフト量により、デューティが異なる変調波（ＰＷＭ１、ＰＷＭ２）を出力する。電圧方向にシフトさせる場合は、ランプ電圧の傾きをコンパレータで比較して時間信号に変換することになるが、上記実施形態のように時間軸でシフトさせた場合には直接時間信号として扱うため、誤差要因がすくなくなり、精度を上げることが可能となる。

（第２の実施形態）
次に、本発明を具体化したパルス幅変調波出力回路の第２の実施形態を図３、４に従って説明する。なお、第２の実施形態は、第１の実施形態の論理和演算回路２３及び論理積演算回路２４に対して、マルチプレクサ（３３、３４）を用いた構成になっている。本実施形態においても、第１の実施形態と同様に、時間軸上で位相をシフトさせた二つのランプ電圧を用いる。

本実施形態のパルス幅変調波出力回路としてのデュアルＰＷＭ波出力回路３０は、図３に示すように、２つのコンパレータ（３１、３２）、マルチプレクサ（３３、３４）を備えている。ここで、コンパレータ３１は第１の電圧比較手段、コンパレータ３２は第２の電圧比較手段として機能する。コンパレータ３１の負入力端子には電圧発生器ＳＧ３のランプ電圧ＲＭＰ３１が入力され、正入力端子には基準電圧Ｖｃが入力される。また、コンパレータ３２の負入力端子には電圧発生器ＳＧ３のランプ電圧ＲＭＰ３２が入力され、正入力端子には基準電圧Ｖｃが入力される。そして、コンパレータ３１からは電圧Ｖ３１が出力され、コンパレータ３２からは電圧Ｖ３２が出力される。

また、マルチプレクサ（３３、３４）は第１、第２の信号選択手段として機能し、入力された複数の信号の中から、クロック信号に応じて、所定の入力信号を選択する。
そして、電圧Ｖ３１及び電圧Ｖ３２は、マルチプレクサ（３３、３４）に入力される。このマルチプレクサ３３にはクロック信号ＣＬＫ１（第１のクロック信号）、マルチプレクサ３４にはクロック信号ＣＬＫ２（第２のクロック信号）が入力される。そして、マルチプレクサ３３からは変調波ＰＷＭ１が出力され、マルチプレクサ３４からは変調波ＰＷＭ２が出力される。

ここで、電圧発生器ＳＧ３において生成され、コンパレータ（３１、３２）に入力されるランプ電圧（ＲＭＰ３１、ＲＭＰ３２）の波形を図４（ａ）に示す。図４（ａ）に示すように、電圧発生器ＳＧ３のランプ電圧（ＲＭＰ３１、ＲＭＰ３２）は、のこぎり波形の電圧である。そして、ランプ電圧ＲＭＰ３２は、ランプ電圧ＲＭＰ３１と同じ波高が維持しながら、位相を１８０度、シフトさせて生成する。この場合、コンパレータ（３１、３２）から出力される電圧（Ｖ３１、Ｖ３２）は、図４（ｂ）に示すように、位相がシフトした矩形波が出力される。

更に、マルチプレクサ（３３、３４）には、図４（ｃ）に示すように、同じクロック周波数であって、時間軸上でシフト（位相をシフト）させたクロック信号（ＣＬＫ１、ＣＬＫ２）を入力する。このクロック信号（ＣＬＫ１、ＣＬＫ２）には、オンレベルを重ね合わせたオーバーラップ領域（オン期間の重複）を設けておく。

ここで、マルチプレクサ３３は、クロック信号ＣＬＫ１がオンレベルの場合は電圧Ｖ３２を選択し、クロック信号ＣＬＫ１がオフレベルの場合は電圧Ｖ３１を選択する。マルチプレクサ３４は、クロック信号ＣＬＫ２がオンレベルの場合は電圧Ｖ３１を選択し、クロック信号ＣＬＫ２がオフレベルの場合は電圧Ｖ３２を選択する。この結果、マルチプレクサ（３３、３４）からは、図４（ｄ）に示すように、デューティが異なる変調波（ＰＷＭ１、ＰＷＭ２）が出力される。ここで、変調波ＰＷＭ２は、クロック信号のタイミングによって２倍の周波数とすることができる。

上記実施形態のパルス幅変調波出力回路によれば、第１の実施形態の（１）に記載の効果に加えて以下のような効果を得ることができる。
（３） 上記実施形態では、デュアルＰＷＭ波出力回路３０は、２つのコンパレータ（３１、３２）、複数の信号を合成するマルチプレクサ（３３、３４）を備えている。マルチプレクサ（３３、３４）には、同じクロック周波数であって、位相をシフトさせたクロック信号（ＣＬＫ１、ＣＬＫ２）を入力する。このクロック信号（ＣＬＫ１、ＣＬＫ２）は同じクロック周期であり、更にオンレベルを重ね合わせたオーバーラップ領域を設けておく。第１の実施形態のデュアルＰＷＭ波出力回路２０では、時間軸上でシフトさせた２つのランプ電圧（ＲＭＰ２１、ＲＭＰ２２）と比較した上でパルス幅変調波を重ね合わせるため、生成されたＰＷＭのデューティはランプ電圧の基点によって、１周期おきに変調波は異なるものとなる。また、２つの異なるコンパレータ（２１、２２）を用いて１つのパルス幅変調波を生成するため、コンパレータのオフセットの差による影響も受けることがある。上記実施形態では、重ね合わせをクロック信号（ＣＬＫ１、ＣＬＫ２）より時間的に作るので、重ね合わせ量のばらつきを低減させることができる。

（第３の実施形態）
次に、本発明を具体化したパルス幅変調波出力回路の第３の実施形態を図５、６に従って説明する。なお、第２の実施形態は、第１の実施形態の論理和演算回路２３及び論理積演算回路２４に対して、アナログマルチプレクサ（４３、４４）を用いた構成になっている。本実施形態においても、第１、第２の実施形態と同様に、時間軸上で位相をシフトさせた二つのランプ電圧を用いる。

本実施形態のパルス幅変調波出力回路としてのデュアルＰＷＭ波出力回路４０は、図５に示すように、２つのコンパレータ（４１、４２）、アナログマルチプレクサ（４３、４４）を備えている。ここで、コンパレータ４１は第１の電圧比較手段、コンパレータ４２は第２の電圧比較手段として機能する。

アナログマルチプレクサ（４３、４４）は、第１、第２のアナログ信号選択手段、入力された複数のアナログ信号（第３、第４のランプ電圧）の中から、クロック信号に応じて、所定の信号を選択する。このアナログマルチプレクサ（４３、４４）には、電圧発生器ＳＧ４のランプ電圧（ＲＭＰ４１、ＲＭＰ４２）が入力される。そして、アナログマルチプレクサ４３にはクロック信号ＣＬＫ１、アナログマルチプレクサ４４にはクロック信号ＣＬＫ２が入力される。そして、アナログマルチプレクサ４３からは電圧Ｖ４１が出力され、アナログマルチプレクサ４４からは電圧Ｖ４２が出力される。

そして、各コンパレータ（４１、４２）の正入力端子には基準電圧Ｖｃが入力されるとともに、電圧Ｖ４１はコンパレータ４１の負入力端子、電圧Ｖ４２はコンパレータ４２の負入力端子に、それぞれ入力される。そして、コンパレータ４１からは変調波ＰＷＭ１が出力され、コンパレータ４２からは変調波ＰＷＭ２が出力される。

ここで、電圧発生器ＳＧ４において生成され、アナログマルチプレクサ（４３、４４）に入力されるランプ電圧（ＲＭＰ４１、ＲＭＰ４２）の波形を図６（ａ）に示す。図６（ａ）に示すように、電圧発生器ＳＧ４のランプ電圧（ＲＭＰ４１、ＲＭＰ４２）は、のこぎり波形の電圧であり、ランプ電圧ＲＭＰ４２は、ランプ電圧ＲＭＰ４１と同じ波高が維持しながら、位相を１８０度、シフトさせて生成する。

更に、アナログマルチプレクサ（４３、４４）には、図６（ｂ）に示すように、同じクロック周波数であって、位相をシフトさせたクロック信号（ＣＬＫ１、ＣＬＫ２）を入力する。このクロック信号（ＣＬＫ１、ＣＬＫ２）には、オンレベルを重ね合わせたオーバ
ーラップ領域を設けておく。

ここで、アナログマルチプレクサ４３は、クロック信号ＣＬＫ１がオンレベルの場合はランプ電圧ＲＭＰ４２を選択し、クロック信号ＣＬＫ１がオフレベルの場合はランプ電圧ＲＭＰ４１を選択する。アナログマルチプレクサ４４は、クロック信号ＣＬＫ２がオンレベルの場合はランプ電圧ＲＭＰ４１を選択し、クロック信号ＣＬＫ２がオフレベルの場合はランプ電圧ＲＭＰ４２を選択する。この結果、アナログマルチプレクサ（４３、４４）からは、図６（ｃ）に示すように、電圧レベルとともに位相がシフトした電圧（Ｖ４１、Ｖ４２）が出力される。

そして、電圧Ｖ４１が入力されたコンパレータ４１は、電圧Ｖ４１と基準電圧Ｖｃとを比較して、変調波ＰＷＭ１を出力する。また、電圧Ｖ４２が入力されたコンパレータ４２は、電圧Ｖ４２と基準電圧Ｖｃとを比較して、変調波ＰＷＭ２を出力する。この結果、デュアルＰＷＭ波出力回路３０から、図６（ｄ）に示すように、デューティが異なる変調波（ＰＷＭ１、ＰＷＭ２）が出力される。

上記実施形態のパルス幅変調波出力回路によれば、第１の実施形態の（１）、第２の実施形態の（３）に記載の効果に加えて以下のような効果を得ることができる。
（４） 上記実施形態では、デュアルＰＷＭ波出力回路４０は、２つのコンパレータ（４１、４２）、クロック信号に応じて複数の信号から任意の信号を選択するアナログマルチプレクサ（４３、４４）を備えている。従来の２つのコンパレータによる構成の前段に、アナログマルチプレクサ（４３、４４）を設けることにより、的確なデュアルＰＷＭ波を効率的に出力することができる。

なお、上記実施形態は以下のように変更してもよい。
○ 上記第１の実施形態のデュアルＰＷＭ波出力回路２０では、時間軸上でシフトさせた２つのランプ電圧（ＲＭＰ２１、ＲＭＰ２２）と比較した上でパルス幅変調波を重ね合わせるため、生成されたＰＷＭのデューティはランプ電圧の基点によって、１周期おきに変調波は異なるものとなる。この場合、ランプ電圧（ＲＭＰ２１、ＲＭＰ２２）の位相のずれを１８０度にすることにより、均一な周期の変調波（ＰＷＭ１、ＰＷＭ２）を出力させることができる。

○ 上記第２、第３の実施形態では、デュアルＰＷＭ波出力回路に入力する２つのランプ電圧ＲＭＰにおいて、位相を１８０度シフトさせたが、ランプ電圧の位相のずれは１８０度に限定されるものではない。

○ 上記実施形態では、デュアルＰＷＭ波出力回路（２０、３０、４０）のコンパレータ２２の正入力端子に基準電圧Ｖｃを入力するように構成したが、負入力端子に入力するように構成することも可能である。

本実施形態のパルス幅変調波出力回路の説明図。 動作時のタイミングチャートであり、（ａ）は入力するランプ電圧、（ｂ）はコンパレータからの出力電圧、（ｃ）は出力されるＰＷＭ波の説明図。 他の実施形態のパルス幅変調波出力回路の説明図。 動作時のタイミングチャートであり、（ａ）は入力するランプ電圧、（ｂ）はコンパレータからの出力電圧、（ｃ）はマルチプレクサに入力されるクロック信号、（ｄ）は出力されるＰＷＭ波の説明図。 他の実施形態のパルス幅変調波出力回路の説明図。 動作時のタイミングチャートであり、（ａ）は入力するランプ電圧、（ｂ）はアナログマルチプレクサに入力されるクロック信号、（ｃ）はコンパレータからの出力電圧、（ｄ）は出力されるＰＷＭ波の説明図。 従来のパルス幅変調波出力回路の説明図。 動作時のタイミングチャートであり、（ａ）は入力するランプ電圧、（ｂ）は出力されるＰＷＭ波の説明図。 デュアルＰＷＭ波における基準電圧とデューティの関係の説明図。

符号の説明

ＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４…出電圧発生器、１０，２０，３０，４０…デュアルＰＷＭ波出力回路、２１，２２，３１，３２，４１，４２…コンパレータ、２３…論理和演算回路、２４…論理積演算回路、３３，３４…マルチプレクサ、４３，４４…アナログマルチプレクサ、ＲＭＰ１１，ＲＭＰ１２，ＲＭＰ２１，ＲＭＰ２２，ＲＭＰ３１，ＲＭＰ３２，ＲＭＰ４１，ＲＭＰ４２…ランプ電圧、ＰＷＭ１，ＰＷＭ２…変調波、Ｖｃ…基準電圧。

Claims (2)

1. パルス幅変調波出力回路であって、
   第１のランプ電圧を負入力端子において受信する第１の電圧比較手段と、
   前記第１のランプ電圧の位相をずらした第２のランプ電圧を負入力端子において受信する第２の電圧比較手段とを備え、
   前記第１、第２の電圧比較手段はそれらの正入力端子において基準電圧を受信し、この基準電圧との比較に基づいて第１および第２パルス幅変調信号の生成に使用される第１および第２の比較信号を出力し、前記パルス幅変調波出力回路は更に、
   前記第１及び第２の電圧比較手段から出力される比較信号を入力する第１及び第２の信号選択手段を備え、
   前記第１の信号選択手段は、第１のクロック信号を取得し、この第１のクロック信号のオンオフに対応して前記第１及び第２の電圧比較手段から出力される比較信号を相互に選択して第１パルス幅変調信号を生成し、
   前記第２の信号選択手段は、前記第１のクロック信号に対してオン期間の重複がある第２のクロック信号を取得し、この第２のクロック信号のオンオフに対応して前記第１、第２の電圧比較手段から出力される比較信号を相互に選択して第２パルス幅変調信号を生成することを特徴とするパルス幅変調波出力回路。
2. 前記第１、第２のランプ電圧はのこぎり波形であることを特徴とする請求項１に記載のパルス幅変調波出力回路。

Images