JP7236855B2 - 三相交流制御装置および三相交流制御システム - Google Patents

Description

本発明は、三相交流制御装置および三相交流制御システムに関する。

インバータ回路は、直流電流を好適な周波数の交流電流に変換してモータに供給する。多くのインバータ回路は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）を用いて出力電流を制御する。ＰＷＭは、一定電流の入力からオン－オフのパルス信号を生成し、オンであるときの時間幅（以下、「デューティ値」という）を変化させることにより、出力電流を制御する。

特開２００８－２２８５５４号公報

ＰＷＭにおけるデューティ値を定めるパルス信号は、その立ち上がりのタイミング（以下、「立ち上がりエッジ」という）および立ち下がりのタイミング（以下、「立ち下がりエッジ」という。また、立ち上がりエッジおよび立ち下がりエッジを総称して、単に「エッジ」という）で、スイッチングに起因するノイズを発生させる。このノイズは、生成される三相交流のデューティ値が異なる場合は大きな問題とはならない。しかしながら２つの相のデューティ値が一致する場合は、２つのノイズが同じタイミングで発生する。これによりノイズが重畳し、その大きさは時として２つのノイズの和より大きなものとなる。例えば航空機などの輸送機器の場合、こうしたノイズは機器の誤動作の原因となる。

特許文献１に記載の技術は、ＰＷＭ搬送波の周波数の変化に応じて、電流指令値を電圧指令値に変換する際の電流制御ゲインを変化させることにより、電力変換装置の出力電流波形にＰＷＭの搬送波の周波数変化に起因する周期的な変動が現れるのを抑制している。しかしながらこの技術は、ＰＷＭの搬送波の周波数変化によって周期的な変動が現れることは抑制できるが、スイッチングに起因するノイズ自体を低減することはできない。

本発明はこうした課題に鑑みてなされたものであり、その目的は、ＰＷＭを用いて生成される交流電流において、２つの相のデューティ値が一致するところで発生するノイズを低減することにある。

上記課題を解決するために、本発明のある態様の三相交流制御装置は、三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相が同じデューティ値を持つか否かを検知する同デューティ検知回路と、三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相が同じデューティ値を持つことが同デューティ検知回路で検知されたとき、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングおよびストップタイミングをずらす制御信号を出力するＰＷＭ信号制御回路とを備える。

本発明の別の態様は、システムである。このシステムは、三相交流のＵ相とＶ相が同じデューティ値を持つか否かを検知する第１の同デューティ検知回路とＵ相とＶ相が同じデューティ値を持つことが検知されたときはＵ相のスタートタイミングおよびストップタイミングをずらす第１の制御信号をＰＷＭ信号生成装置に出力する第１のＰＷＭ信号制御回路とを備える第１の三相交流制御装置と、三相交流のＶ相とＷ相が同じデューティ値を持つか否かを検知する第２の同デューティ検知回路とＶ相とＷ相が同じデューティ値を持つことが検知されたときはＶ相のスタートタイミングおよびストップタイミングをずらす第２の制御信号をＰＷＭ信号生成装置に出力する第２のＰＷＭ信号制御回路とを備える第２の三相交流制御装置と、三相交流のＷ相とＵ相が同じデューティ値を持つか否かを検知する第３の同デューティ検知回路とＷ相とＵ相が同じデューティ値を持つことが検知されたときはＷ相のスタートタイミングおよびストップタイミングをずらす第３の制御信号をＰＷＭ信号生成装置に出力する第３のＰＷＭ信号制御回路とを備える第３の三相交流制御装置と、第１の制御信号と第２の制御信号と第３の制御信号とに基づいてＰＷＭ信号を生成するＰＷＭ信号生成装置とを備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ＰＷＭを用いて生成される交流電流において、２つの相のデューティ値が一致するところで発生するノイズを低減することができる。

供給電流のＵ相、Ｖ相およびＷ相と、Ｕ相およびＶ相を制御するパルス信号のエッジに発生するノイズと、を示す図である。 第１実施形態に係る三相交流制御装置の構成を示す機能ブロック図である。 スタートタイミングおよびストップタイミングをずらす前のＰＷＭ制御信号の波形を示すグラフである。 スタートタイミングおよびストップタイミングをずらした後のＰＷＭ制御信号の波形を示すグラフである。 第３実施形態に係る三相交流制御システムの構成を示す機能ブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。

具体的な実施形態を説明する前に、図１を参照して基礎となる知見を説明する。

図１の最上段は、インバータ回路からモータに供給される三相交流電流のＵ相、Ｖ相およびＷ相の波形を示す。図１の上から２段目は、時間領域ＡおよびＢにおけるＶ相制御用パルス信号を示す。図１の上から３段目は、時間領域ＡおよびＢにおけるＵ相制御用パルス信号を示す。図１の最下段は、時間領域ＡおよびＢにおいて観測されるノイズを示す。

図１の上から２段目および３段目に示されるように、Ｕ相、Ｖ相ともに、パルス信号の立ち上がりエッジおよび立ち下がりエッジで、スイッチングに伴うノイズが発生している。

図１の最上段に示されるように、時間領域Ａでは、Ｕ相の方がＶ相より電流値が大きい。従って、Ｕ相のデューティ値はＶ相のデューティ値より大きい。図１の最下段に示されるように、時間領域ＡではＵ相とＶ相のデューティ値が異なるため、４つのタイミング（順に、Ｕ相の立ち上がりエッジ、Ｖ相の立ち上がりエッジ、Ｖ相の立ち下がりエッジ、Ｕ相の立ち下がりエッジ）でノイズが発生する。これら４つのノイズは、異なるタイミングで発生するため、重畳することはない。

一方時間領域Ｂでは、Ｕ相とＶ相の電流値は等しい。従って、Ｕ相のデューティ値とＶ相のデューティ値も等しい。図１の最下段に示されるように、時間領域ＢではＵ相とＶ相のデューティ値が等しいため、２つのタイミング（順に、Ｕ相およびＶ相の立ち上がりエッジ、Ｕ相およびＶ相の立ち下がりエッジ）でノイズが発生する。これら２つのノイズは、Ｕ相およびＶ相で発生したノイズが重畳したものである。

重畳したノイズは、非線形効果等に起因して、２つのノイズの和より大きくなることがある。特に航空機などの輸送機器の分野では、こうしたノイズは機器の誤動作の原因となるため、できる限り低減する必要がある。本発明者らは、三相交流の２つの相のデューティ値が一致した場合は、これら２つの相のいずれか一方のスタートタイミングおよびストップタイミングをずらすことにより、ノイズの発生タイミングをずらすことができ、これによりノイズの重畳を回避できることに気が付いた。

［第１実施形態］
図２は、第１実施形態に係る三相交流制御装置１の構成を示す機能ブロック図である。三相交流制御装置１は、同デューティ検知回路１０と、ＰＷＭ信号制御回路１１と、を備える。

三相交流制御装置１は、三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相のデューティ値を比較し、その比較結果に応じてこれら２つの相のいずれかのスタートタイミングおよびストップタイミングを制御するものである。以下、Ｕ相とＶ相のデューティ値を比較し、その比較結果に応じてＵ相のスタートタイミングおよびストップタイミングを制御する例について説明する。しかしながらこれに限られず、比較の対象となる相は、Ｕ相、Ｖ相およびＷ相から選んだ任意の２つの組み合わせであってよい。また、例えばＵ相とＶ相のデューティ値を比較した場合、その比較結果に応じてスタートタイミングおよびストップタイミングを制御する対象はＵ相でなくＶ相であってもよい。

ＰＷＭのある周期でデューティ値が定まると、同デューティ検知回路１０は、自相のデューティ値として、Ｕ相のデューティ値を記憶する。これと同じタイミングで、同デューティ検知回路１０には、別相デューティ値２０として、Ｖ相のデューティ値が入力される。そして同デューティ検知回路１０は、Ｕ相とＶ相のデューティ値を比較する。

Ｕ相とＶ相のデューティ値が等しかった場合、同デューティ検知回路１０は、ＰＷＭ信号制御回路１１に向けて、エッジ重複回避機能ＯＮ信号２１を出力する。

ＰＷＭ信号制御回路１１は、エッジ重複回避機能ＯＮ信号２１が入力されると、Ｕ相のスタートタイミングおよびストップタイミングをずらすための制御信号２２を出力する。

以下、図３および図４を用いて、三相交流制御装置１によるＰＷＭ信号の制御の仕方を説明する。以下、図３および図４の各種の信号波形は、三相交流のＵ相に係るものである。

図３は、スタートタイミングおよびストップタイミングをずらす前のＰＷＭ制御信号の波形を示すグラフである。図４は、スタートタイミングおよびストップタイミングをずらした後のＰＷＭ制御信号の波形を示すグラフである。

図３および図４の最上段は、ＰＷＭのキャリア信号を示す。キャリア信号の周期ＴがＰＷＭの周期となる。ここでは、ＰＷＭのある周期の開始時刻をｔ１、終了時刻をｔ１+Ｔとする。

周知の通り、この鋸歯状波形のキャリア信号と正弦波形の信号波とが比較される。その結果、信号波がキャリア信号より大きいとき、正論理として、ハイサイドおよびローサイドのトランジスタがそれぞれオンされる。

図３の上から２段目は、スタートタイミングおよびストップタイミングをずらす前のパルス信号を示す。ここで波形の上側がオン、下側がオフを表す（以下同様）。

以下、図３のＰＷＭ周期におけるデューティ値をＤとする。パルス信号は、ＰＷＭ周期の中央の時刻ｔ１＋Ｔ／２から時間Ｄ／２ずつ前後対称に広がるように形成される。パルス信号の立ち上がりエッジの時刻（ｓｔａｒｔ時）をｔ２とすると、ｔ２＝ｔ１＋Ｔ／２－Ｄ／２となる。またパルス信号の立ち下がりエッジの時刻（ｓｔｏｐ時）をｔ４とすると、ｔ４＝ｔ１＋Ｔ／２＋Ｄ／２となる。すなわちパルス信号は、時刻ｔ１から時刻ｔ２ではオフ、時刻ｔ２から時刻ｔ４ではオン、時刻ｔ４から時刻ｔ１＋Ｔではオフとなる。

図３の上から３段目および４段目はそれぞれ、スタートタイミングおよびストップタイミングをずらす前の、ハイサイドのトランジスタのオン－オフ波形ＳＷＰ＿ＯＵＴ、およびローサイドのトランジスタのオン－オフ波形ＳＷＮ＿ＯＵＴを示す。

図３に示されるように、ＳＷＰ＿ＯＵＴは、時刻ｔ１から時刻ｔ３ではオフ、時刻ｔ３から時刻ｔ４はオン、時刻ｔ４から時刻ｔ１＋Ｔではオフである。またＳＷＮ＿ＯＵＴは、時刻ｔ１から時刻ｔ２ではオン、時刻ｔ２から時刻ｔ５ではオフ、時刻ｔ５から時刻ｔ１＋Ｔではオンである。

スイッチング時にハイサイドからローサイドに貫通電流が流れることを防ぐことを目的で、時刻ｔ２から時刻ｔ３の期間および時刻ｔ４から時刻ｔ５の期間で、ＳＷＰ＿ＯＵＴおよびＳＷＮ＿ＯＵＴの両方がオフとなるように構成されている。これらの期間は「デッドタイム」と呼ばれ、本明細書ではＤＴで表す。

従って、ＳＷＰ＿ＯＵＴは、パルス信号の立ち上がりから時間ＤＴ経過後に立ち上がり、パルス信号の立ち下がりと同時に立ち下がる。また、ＳＷＮ＿ＯＵＴは、パルス信号の立ち上がりと同時に立ち下がり、パルス信号の立ち下がりから時間ＤＴ経過後に立ち上がる。

図４の上から２段目は、三相交流制御装置１によりスタートタイミングおよびストップタイミングをずらした後のパルス信号を示す。

図４に示されるように、パルス信号のスタートタイミングおよびストップタイミングは、図３と比べて、時間τだけ遅延するようにずらされている。すなわちパルス信号は、時刻ｔ１＋Ｔ／２＋τから時間Ｄ／２ずつ前後対称に広がるように形成される。パルス信号の立ち上がりエッジの時刻（ｓｔａｒｔ時）は、ｔ２＋τ＝ｔ１＋Ｔ／２－Ｄ／２＋τとなる。またパルス信号の立ち下がりエッジの時刻（ｓｔｏｐ時）は、ｔ４＋τ＝ｔ１＋Ｔ／２＋Ｄ／２＋τとなる。すなわちパルス信号は、時刻ｔ１から時刻ｔ２＋τではオフ、時刻ｔ２＋τから時刻ｔ４＋τではオン、時刻ｔ４＋τから時刻ｔ１＋Ｔではオフとなる。

図４の上から３段目および４段目はそれぞれ、三相交流制御装置１によりスタートタイミングおよびストップタイミングをずらした後の、ハイサイドのトランジスタのオン－オフ波形ＳＷＰ＿ＯＵＴ、およびローサイドのトランジスタのオン－オフ波形ＳＷＮ＿ＯＵＴを示す。

図４に示されるように、ＳＷＰ＿ＯＵＴおよびＳＷＮ＿ＯＵＴともに、それぞれの立ち上がりと立ち下がりのタイミングが、図３と比べて、時間τだけ遅延するようにずらされている。すなわち、ＳＷＰ＿ＯＵＴは、時刻ｔ１から時刻ｔ３＋τではオフ、時刻ｔ３＋τから時刻ｔ４＋τではオン、時刻ｔ４＋τから時刻ｔ１＋Ｔではオフである。またＳＷＮ＿ＯＵＴは、時刻ｔ１から時刻ｔ２＋τではオン、時刻ｔ２から時刻ｔ５＋τではオフ、時刻ｔ５＋τから時刻ｔ１＋Ｔではオンである。

ここで、時刻ｔ２＋τから時刻ｔ３＋τの期間および時刻ｔ４＋τから時刻ｔ５＋τの期間がデッドタイムとなる。

後半のデッドタイムが確保されるために、時間τは、τ＜Ｔ／２－Ｄ／２－ＤＴを満たす必要がある。

上記の関係が満たされている限り、τは任意の値であってよい。特にτは、クロック数の整数倍であってよい。

以上説明したように、Ｕ相とＶ相のデューティ値が等しかった場合、Ｕ相のスタートタイミングおよびストップタイミングは、Ｖ相に対して時間τだけ遅延するようにずらされる。すなわちＵ相のパルス信号全体が、Ｖ相に対して時間τだけ後方にシフトされる。その結果、Ｕ相とＶ相のノイズの発生タイミングがずれ、ノイズの重畳が回避される。

本実施形態によれば、ＰＷＭを用いて生成される交流電流において、２つの相のデューティ値が一致するところで発生するノイズを低減することができる。

［第２実施形態］
第２実施形態に係る三相交流制御装置１は、第１の実施形態と同様に、同デューティ検知回路１０と、ＰＷＭ信号制御回路１１と、を備える。

同デューティ検知回路１０は、三相交流のＵ相とＶ相、Ｖ相とＷ相およびＷ相とＵ相のデューティ値を比較する。

Ｕ相とＶ相のデューティ値が等しかった場合、同デューティ検知回路１０は、ＰＷＭ信号制御回路１１に向けて、Ｕ相エッジ重複回避機能ＯＮ信号を出力する。Ｖ相とＷ相のデューティ値が等しかった場合、同デューティ検知回路１０は、ＰＷＭ信号制御回路１１に向けて、Ｖ相エッジ重複回避機能ＯＮ信号を出力する。Ｗ相とＵ相のデューティ値が等しかった場合、同デューティ検知回路１０は、ＰＷＭ信号制御回路１１に向けて、Ｗ相エッジ重複回避機能ＯＮ信号を出力する。

ＰＷＭ信号制御回路１１は、Ｕ相エッジ重複回避機能ＯＮ信号が入力されると、Ｕ相のスタートタイミングおよびストップタイミングをずらすための制御信号を出力する。ＰＷＭ信号制御回路１１は、Ｖ相エッジ重複回避機能ＯＮ信号が入力されると、Ｖ相のスタートタイミングおよびストップタイミングをずらすための制御信号を出力する。ＰＷＭ信号制御回路１１は、Ｗ相エッジ重複回避機能ＯＮ信号が入力されると、Ｗ相のスタートタイミングおよびストップタイミングをずらすための制御信号を出力する。

第２実施形態に係る三相交流制御装置１のその他の動作は、第１実施形態に係る三相交流制御装置１と共通である。

本実施形態によれば、ＰＷＭを用いて生成される交流電流において、Ｕ相、Ｖ相およびＷ相を均等に制御しつつ、２つの相のデューティ値が一致するところで発生するノイズを低減することができる。

［第３実施形態］
図５は、第３実施形態に係る三相交流制御システム３の構成を示す機能ブロック図である。三相交流制御システム３は、第１の三相交流制御装置１Ｕと、第２の三相交流制御装置１Ｖと、第３の三相交流制御装置１Ｗと、ＰＷＭ信号生成装置２と、を備える。

第１の三相交流制御装置１Ｕは、第１の同デューティ検知回路１０Ｕと、第１のＰＷＭ信号制御回路１１Ｕと、を備える。第２の三相交流制御装置１Ｖは、第２の同デューティ検知回路１０Ｖと、第２のＰＷＭ信号制御回路１１Ｖと、を備える。第３の三相交流制御装置１Ｗは、第３の同デューティ検知回路１０Ｗと、第３のＰＷＭ信号制御回路１１Ｗと、を備える。

ＰＷＭのある周期でデューティ値が定まると、第１の同デューティ検知回路１０Ｕは、自相のデューティ値として、Ｕ相のデューティ値を記憶する。これと同じタイミングで、第１の同デューティ検知回路１０Ｕには、第１の別相デューティ値２０Ｖとして、Ｖ相のデューティ値が入力される。そして第１の同デューティ検知回路１０Ｕは、Ｕ相とＶ相のデューティ値を比較する。

Ｕ相とＶ相のデューティ値が等しかった場合、第１の同デューティ検知回路１０Ｕは、第１のＰＷＭ信号制御回路１１Ｕに向けて、第１のエッジ重複回避機能ＯＮ信号２１Ｕを出力する。

第１のＰＷＭ信号制御回路１１Ｕは、第１のエッジ重複回避機能ＯＮ信号２１Ｕが入力されると、Ｕ相のスタートタイミングおよびストップタイミングをずらすための第１の制御信号２２Ｕを、ＰＷＭ信号生成装置２に出力する。

ＰＷＭのある周期でデューティ値が定まると、第２の同デューティ検知回路１０Ｖは、自相のデューティ値として、Ｖ相のデューティ値を記憶する。これと同じタイミングで、第２の同デューティ検知回路１０Ｖには、第２の別相デューティ値２０Ｗとして、Ｗ相のデューティ値が入力される。そして第２の同デューティ検知回路１０Ｖは、Ｖ相とＷ相のデューティ値を比較する。

Ｖ相とＷ相のデューティ値が等しかった場合、第２の同デューティ検知回路１０Ｖは、第２のＰＷＭ信号制御回路１１Ｖに向けて、第２のエッジ重複回避機能ＯＮ信号２１Ｖを出力する。

第２のＰＷＭ信号制御回路１１Ｖは、第２のエッジ重複回避機能ＯＮ信号２１Ｖが入力されると、Ｖ相のスタートタイミングおよびストップタイミングをずらすための第２の制御信号２２Ｖを、ＰＷＭ信号生成装置２に出力する。

ＰＷＭのある周期でデューティ値が定まると、第３の同デューティ検知回路１０Ｗは、自相のデューティ値として、Ｗ相のデューティ値を記憶する。これと同じタイミングで、第３の同デューティ検知回路１０Ｗには、第３の別相デューティ値２０Ｕとして、Ｕ相のデューティ値が入力される。そして第３の同デューティ検知回路１０Ｗは、Ｗ相とＵ相のデューティ値を比較する。

Ｗ相とＵ相のデューティ値が等しかった場合、第３の同デューティ検知回路１０Ｗは、第３のＰＷＭ信号制御回路１１Ｗに向けて、第３のエッジ重複回避機能ＯＮ信号２１Ｗを出力する。

第３のＰＷＭ信号制御回路１１Ｗは、第３のエッジ重複回避機能ＯＮ信号２１Ｗが入力されると、Ｗ相のスタートタイミングおよびストップタイミングをずらすための第３の制御信号２２Ｗを、ＰＷＭ信号生成装置２に出力する。

ＰＷＭ信号生成装置２は、第１の制御信号２２Ｕ、第２の制御信号２２Ｖおよび第３の制御信号２２Ｗに基づいて、エッジでノイズが重畳しないように制御されたＰＷＭ信号を生成する。

本実施形態によれば、ＰＷＭを用いて生成される交流電流において、２つの相のデューティ値が一致するところで発生するノイズを低減するようなＰＷＭ信号を生成することができる。

以上、本発明の実施の形態をもとに説明した。この実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。

［変形例］
以下、変形例について説明する。変形例の説明では、実施の形態と同一または同等の構成要素、部材には、同一の符号を付する。実施の形態と重複する説明を適宜省略し、実施の形態と相違する構成について重点的に説明する。

（変形例）
前述の実施形態では、三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相のデューティ値が等しかった場合、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングおよびストップタイミングを時間τだけ遅延させるような制御がされた。変形例では、スタートタイミングを時間τだけ遅延させる一方、ストップタイミングを時間τだけ早める制御がされてもよい。すなわち、片方のパルス信号全体が他方のパルス信号に対して時間τだけ後方にシフトされるのではなく、片方のパルス信号全体が時間的に圧縮される。この場合、後半のデッドタイムを確保するための、τの制限（τ＜Ｔ／２－Ｄ／２－ＤＴ）は不要となる。

本変形例によれば、ＰＷＭを用いて生成される交流電流において、２つの相のデューティ値が一致するところで発生するノイズを低減することができる。

なお本変形例では、ある周期における片方のパルス信号全体が時間的に圧縮されるため、当該周期の電流値が低下する。これを補償するために、次に周期において、低下した分の電流値を加算する制御がされてもよい。

上述した各実施形態と変形例の任意の組み合わせもまた本発明の実施形態として有用である。組み合わせによって生じる新たな実施形態は、組み合わされる各実施形態および変形例それぞれの効果をあわせもつ。

１・・三相交流制御装置、
１Ｕ・・第１の三相交流制御装置、
１Ｖ・・第２の三相交流制御装置、
１Ｗ・・第３の三相交流制御装置、
２・・ＰＷＭ信号生成装置、
３・・三相交流制御システム、
１０・・同デューティ検知回路、
１０Ｕ・・第１の同デューティ検知回路、
１０Ｖ・・第２の同デューティ検知回路、
１０Ｗ・・第３の同デューティ検知回路、
１１・・ＰＷＭ信号制御回路、
１１Ｕ・・第１のＰＷＭ信号制御回路、
１１Ｖ・・第２のＰＷＭ信号制御回路、
１１Ｗ・・第３のＰＷＭ信号制御回路、
２０・・別相デューティ値、
２０Ｖ・・第１の別相デューティ値、
２０Ｗ・・第２の別相デューティ値、
２０Ｕ・・第３の別相デューティ値、
２１・・エッジ重複回避機能ＯＮ信号、
２１Ｕ・・第１のエッジ重複回避機能ＯＮ信号、
２１Ｖ・・第２のエッジ重複回避機能ＯＮ信号、
２１Ｗ・・第３のエッジ重複回避機能ＯＮ信号、
２２・・制御信号、
２２Ｕ・・第１の制御信号、
２２Ｖ・・第２の制御信号、
２２Ｗ・・第３の制御信号。

Claims (4)

1. 三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相が同じデューティ値を持つか否かを検知する同デューティ検知回路と、
   三相交流のＵ相、Ｖ相およびＷ相のいずれか２つの相が同じデューティ値を持つことが前記同デューティ検知回路で検知されたとき、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングおよびストップタイミングをずらす制御信号を出力するＰＷＭ信号制御回路と
   を備え、
   前記制御信号は、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングを遅延させ、ストップタイミングを早めるものであることを特徴とする三相交流制御装置。
2. 前記ＰＷＭ信号制御回路は、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングおよびストップタイミングをクロック数の整数倍単位でずらす制御信号を出力する請求項１に記載の三相交流制御装置。
3. 前記ＰＷＭ信号制御回路は、Ｕ相とＶ相が同じデューティ値を持つことが検知されたときはＵ相のスタートタイミングおよびストップタイミングをずらす制御信号を出力し、
   Ｖ相とＷ相が同じデューティ値を持つことが検知されたときはＶ相のスタートタイミングおよびストップタイミングをずらす制御信号を出力し、Ｗ相とＵ相が同じデューティ値を持つことが検知されたときはＷ相のスタートタイミングおよびストップタイミングをずらす制御信号を出力し、
   前記制御信号は、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングを遅延させ、ストップタイミングを早めるものであることを特徴とする請求項１または２に記載の三相交流制御装置。
4. 三相交流のＵ相とＶ相が同じデューティ値を持つか否かを検知する第１の同デューティ検知回路とＵ相とＶ相が同じデューティ値を持つことが検知されたときはＵ相のスタートタイミングおよびストップタイミングをずらす第１の制御信号をＰＷＭ信号生成装置に出力する第１のＰＷＭ信号制御回路とを備える第１の三相交流制御装置と、
   三相交流のＶ相とＷ相が同じデューティ値を持つか否かを検知する第２の同デューティ検知回路とＶ相とＷ相が同じデューティ値を持つことが検知されたときはＶ相のスタートタイミングおよびストップタイミングをずらす第２の制御信号を前記ＰＷＭ信号生成装置に出力する第２のＰＷＭ信号制御回路とを備える第２の三相交流制御装置と、
   三相交流のＷ相とＵ相が同じデューティ値を持つか否かを検知する第３の同デューティ検知回路とＷ相とＵ相が同じデューティ値を持つことが検知されたときはＷ相のスタートタイミングおよびストップタイミングをずらす第３の制御信号を前記ＰＷＭ信号生成装置に出力する第３のＰＷＭ信号制御回路とを備える第３の三相交流制御装置と、
   前記第１の制御信号と前記第２の制御信号と前記第３の制御信号とに基づいてＰＷＭ信号を生成する前記ＰＷＭ信号生成装置と
   を備え、
   前記第１の制御信号、前記第２の制御信号および前記第３の制御信号は、同じデューティ値を持つ２つの相のいずれか一方のスタートタイミングを遅延させ、ストップタイミングを早めるものであることを特徴とする三相交流制御システム。

Images