ITVA20090034A1 - Metodo di commutazione di un convertitore pwm multi-fase - Google Patents

Metodo di commutazione di un convertitore pwm multi-fase Download PDF

Info

Publication number
ITVA20090034A1
ITVA20090034A1 IT000034A ITVA20090034A ITVA20090034A1 IT VA20090034 A1 ITVA20090034 A1 IT VA20090034A1 IT 000034 A IT000034 A IT 000034A IT VA20090034 A ITVA20090034 A IT VA20090034A IT VA20090034 A1 ITVA20090034 A1 IT VA20090034A1
Authority
IT
Italy
Prior art keywords
phase
phase circuits
current
circuits
active
Prior art date
Application number
IT000034A
Other languages
English (en)
Inventor
Daniele Giorgetti
Osvaldo Enrico Zambetti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITVA2009A000034A priority Critical patent/IT1394909B1/it
Priority to US12/797,212 priority patent/US8258769B2/en
Publication of ITVA20090034A1 publication Critical patent/ITVA20090034A1/it
Application granted granted Critical
Publication of IT1394909B1 publication Critical patent/IT1394909B1/it
Priority to US13/591,896 priority patent/US8400132B2/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)

Description

CAMPO TECNICO
L'invenzione concerne in generale i convertitori di tensione e più in particolare un metodo di commutazione di un convertitore PWM multi-fase di tensione da una condizione di funzionamento in cui tutti gli N circuiti di fase sono attivi ad una condizione di funzionamento in cui solo m circuiti di fase sono attivi e gli altri N-m sono spenti.
BACKGROUND
In FIG. 1 à ̈ rappresentato uno schema a blocchi semplificato di un tipico convertitore buck a N fasi e in FIG.2 à ̈ rappresentato qualitativamente l'andamento dell’efficienza di un buck a quattro fasi in funzione della corrente di uscita e del numero di fasi (PH) attive.
È per questo motivo che i convertitori di tensione multifase vengono controllati in modo da adattare il numero di fasi accese alle condizioni di carico esterne, riducendo o aumentando il numero di fasi in funzione della corrente erogata dal convertitore.
Un problema legato alla riduzione del numero di circuiti di fase funzionanti à ̈ quello di ridurre il più possibile la caduta (undershoot) della tensione di uscita durante la transizione.
Per comprendere cosa causa la caduta di tensione di uscita à ̈ utile riferirsi alla FIG. 3 dove à ̈ rappresentata, a titolo di esempio, una transizione da 3 circuiti di fase attivi ad 1 circuito di fase attivo. IL1, IL2e IL3rappresentano le correnti negli induttori, IOUTla somma delle correnti degli induttori (la parte tratteggiata indica la Iout ideale durante la transizione), ILOADla corrente richiesta dal carico e PS (Power Saving) il segnale che dà inizio alla riduzione del numero di circuiti di fase attivi.
Fin quando PS=0, la corrente somma di uscita IOUTha una frequenza di "updating" pari a N* FSW, dove FSWrappresenta la frequenza di commutazione del singolo stadio e N il numero di fasi del sistema.
In particolare durante ogni ciclo di IOUT, pari a TSW/N dove TSWà ̈ il periodo di commutazione di un singolo circuito di fase, si possono identificare un tempo di carica durante il quale c’à ̈ sempre almeno un circuito di fase acceso e gli altri circuiti di fase spenti, e un tempo di scarica durante il quale gli altri circuiti di fase sono spenti.
Quando PS=1 (istante t0), i circuiti di fase che devono essere spenti potranno essere pilotati con duty-cycle nullo (low side MOS accesi) fino a quando la rispettiva corrente di fase non si annulla (istanti t2e t3, rispettivamente).
Durante l'intervallo t0-t2, quando la corrente di fase 3 si annulla e la corrente di fase 1 non à ̈ ancora a regime, si riduce la frequenza di commutazione equivalente FEQ(in questo caso FEQ=3FSW) sulla corrente di uscita Iout che si aveva quando il segnale PS era logicamente nullo. Il risultato à ̈ una caduta della corrente equivalente di uscita IOUTrispetto a quella richiesta dal carico ILOAD. L’area QTrappresenta la carica persa dal filtro di uscita COUT durante la transizione, che causa una caduta di tensione che dipende dalla capacità di uscita utilizzata.
Durante l'intervallo t2-t3, quando la corrente di fase 2 si annulla, non viene rispettata la frequenza di commutazione equivalente di un convertitore con 2 fasi attive e una spenta, ovvero con FEQ=2FSWcausando un'ulteriore perdita di carica sul filtro di uscita.
Quando finalmente la corrente di fase 2 si annulla (istante t3), la frequenza equivalente à ̈ FSW, ossia quella di un convertitore con un solo circuito di fase attivo (monofase). La caduta di tensione di uscita che si verifica à ̈ notevole e il convertitore riuscirà a compensarla in maniera più o meno lenta a seconda dell'ampiezza della banda del singolo circuito di fase.
È importante quindi eliminare, o almeno limitare, la caduta di tensione di uscita durante la transizione per non perturbare l’anello di controllo del convertitore di tensione, che dovrebbe compensare questa perturbazione.
Il drop di corrente IOUTà ̈ tanto maggiore quanto più à ̈ alta la corrente di carico durante la transizione. In FIG. 4 à ̈ mostrata una transizione da 3 a 1 fase a basso carico rispetto all’esempio di FIG.3. La carica persa QTdurante la transizione risulta minore rispetto al caso precedente in quanto le correnti nei circuiti di fase da spegnere sono già quasi nulle.
Alcune volte, per motivi di semplicità di progettazione, le fasi da spegnere vengono messe in alta impedenza non appena PS=1. In questo caso le correnti si scaricano con uno slew rate maggiore a causa dell’accensione del diodo di ricircolo del MOS low side della fase. Il risultato à ̈ un'ulteriore perdita di carica sul filtro di uscita, come mostrato in FIG. 5, dove le parti tratteggiate indicano la transizione descritta in FIG. 3 con low side MOS accesi. Questa soluzione, oltre a generare un grande drop della tensione di uscita, fanno perdere efficienza al convertitore in condizioni di medio carico ed in caso di ripetute entrate/uscite dallo stato di power saving in quanto, durante lo spegnimento delle fasi, entrano in conduzione i diodi di ricircolo dei low side MOS, dissipando potenza.
Secondo un'altra tecnica nota, illustrata in FIG. 3, si tengono accesi i low side MOS delle fasi da spegnere fin tanto che la corrente non si annulla o raggiunge una soglia prestabilita. Questa soluzione à ̈ migliore della precedente dal punto di vista della dissipazione, ma comporta comunque un calo rilevante della tensione di uscita.
Un convertitore di tensione retroazionato, il cui schema a blocchi à ̈ illustrato in FIG. 6, à ̈ illustrato nel brevetto US 2008/0272752 “Pulse adding scheme for smooth phase dropping at light load conditions for multiphase voltage regulators†. La FIG. 7 mostra un diagramma temporale esemplificativo dei principali segnali del convertitore di FIG. 6 nel caso in cui ci siano 6 circuiti di fase. Il segnale PSI# à ̈ il segnale logico di commutazione, P1, P2, …, P6 rappresentano gli impulsi di attivazione dei rispettivi circuiti di fase. In quest'ultima figura si notano 2 impulsi extra inseriti in corrispondenza degli impulsi di attivazione del circuito di fase 4 che servono a sostenere l’uscita e a velocizzare il transitorio di phase dropping.
La frequenza equivalente del convertitore durante la transizione à ̈ pari al doppio della frequenza di nominale della corrente di fase 1 sia quando la corrente di fase 2 à ̈ non nulla, che quando il circuito di fase 2 à ̈ in alta impedenza con corrente nulla (circuito di fase 2 spento).
La FIG. 8 rappresenta una transizione da 6 circuiti di fase a 2 circuiti di fase, in cui un solo impulso à ̈ stato aggiunto per ogni circuito di fase. Come si può notare, i due circuiti di fase che restano accesi non sono sfasati di 180 gradi, come sarebbe desiderabile in un convertitore a due fasi.
Nella simulazione riportata in FIG.9 di un sistema a tre fasi, solamente un impulso à ̈ stato aggiunto in quanto la corrente di uscita à ̈ già bassa.
La pubblicazione brevettale anteriore citata à ̈ silente riguardo il criterio con il quale viene determinato il numero di impulsi da aggiungere.
SOMMARIO
È stato trovato un nuovo e vantaggioso metodo di commutazione di un convertitore PWM di tensione multi-fase da una condizione di funzionamento con tutte gli N circuiti di fase attivi, ad una condizione di funzionamento in cui solo m circuiti di fase sono accesi e gli altri N-m sono spenti.
Con il nuovo metodo, la transizione tra le due condizioni di funzionamento à ̈ effettuata lasciando inalterata la frequenza del convertitore e facendo in modo che le correnti di fase degli m circuiti di fase che devono restare attivi siano uniformemente sfasate tra loro.
Questo straordinario risultato à ̈ ottenuto impostando il periodo di commutazione dei circuiti di fase attivi al valore dato dal prodotto tra il numero m di circuiti di fase che devono restare attivi e il rapporto tra il periodo di commutazione iniziale e il numero di circuiti di fase in cui circola corrente riducendo corrispondentemente il rispettivo tempo di spegnimento, aggiornando quindi il periodo di commutazione degli m circuiti di fase attivi man mano che gli N-m circuiti di fase vengono spenti.
L'aggiornamento del periodo di commutazione può essere realizzato mediante un circuito di generazione di un clock a periodo variabile, avente:
un generatore di corrente regolabile comandato da un segnale rappresentativo del numero di circuiti di fase in cui circola corrente, adatto a generare una corrente proporzionale a tale numero;
un condensatore di accumulo caricato dal generatore di corrente regolabile;
un comparatore della tensione sul condensatore di accumulo con una soglia, adatto a generare un impulso del segnale di clock quando la soglia viene raggiunta;
un percorso di scarica del condensatore di accumulo, chiuso in corrispondenza di impulsi del segnale di clock.
Viene inoltre illustrato un convertitore PWM di tensione multi-fase che implementa il nuovo metodo.
L'invenzione à ̈ definita nelle annesse rivendicazioni.
BREVE DESCRIZIONE DEI DISEGNI
La FIG. 1 Ã ̈ uno schema a blocchi di un convertitore PWM di tensione multi-fase di tipo buck.
La FIG. 2 Ã ̈ una rappresentazione grafica esemplificativa dell'efficienza del convertitore di FIG.1 in funzione della corrente di carico ILOADerogata e del numero di circuiti di fase PH attivi.
La FIG. 3 Ã ̈ una rappresentazione grafica qualitativa dell'andamento dei principali segnali del convertitore di FIG. 1 in caso di commutazione da tre circuiti di fase attivi ad un solo circuito di fase attivo con carico elevato usando una tecnica nota.
La FIG. 4 Ã ̈ un'altra rappresentazione grafica qualitativa dell'andamento dei principali segnali del convertitore di FIG. 1 in caso di commutazione da tre circuiti di fase attivi ad un circuito di fase attivo con carico basso usando una tecnica nota.
La FIG. 5 Ã ̈ una rappresentazione grafica qualitativa dell'andamento dei principali segnali del convertitore di FIG. 1 in caso di commutazione da tre circuiti di fase attivi ad un circuito di fase attivo con carico elevato usando un'altra tecnica nota.
La FIG. 6 mostra un regolatore di tensione noto divulgato nella domanda di brevetto pubblicata US 2008/0272752.
La FIG. 7 à ̈ una rappresentazione grafica temporale dei principali segnali del regolatore noto di FIG. 6 in caso di commutazione ad una condizione di funzionamento in cui un solo circuito di fase à ̈ attivo.
La FIG. 8 Ã ̈ una rappresentazione grafica temporale dei principali segnali del regolatore noto di FIG. 6 in caso di commutazione ad una condizione di funzionamento in cui due circuiti di fase sono attivi.
La FIG. 9 à ̈ una rappresentazione grafica temporale dei principali segnali del regolatore trifase noto di FIG. 6 in caso di commutazione ad una condizione di funzionamento in cui una solo circuito di fase à ̈ attivo, in cui à ̈ evidenziata la somministrazione di un impulso di pilotaggio extra quando ancora tutti i circuiti di fase sono attivi.
La FIG. 10 Ã ̈ una rappresentazione grafica esemplificativa dell'andamento delle correnti di fase in un convertitore trifase commutato secondo il nuovo metodo in condizioni di carico elevato.
La FIG. 11 Ã ̈ una rappresentazione grafica esemplificativa dell'andamento delle correnti di fase in un convertitore trifase commutato secondo il nuovo metodo in condizioni di carico basso.
La FIG. 12 Ã ̈ una rappresentazione grafica esemplificativa dell'andamento delle correnti di fase in un convertitore a due fasi commutato secondo il nuovo metodo.
La FIG. 13 illustra un nuovo circuito di generazione di un segnale di clock a periodo variabile determinato dal numero di fasi attive in un convertitore multi-fase.
La FIG. 14 Ã ̈ un diagramma temporale esemplificativo che illustra le relazioni tra i principali segnali del nuovo circuito di FIG.13 e i tipici segnali a rampa usati per generare i segnali di pilotaggio dei circuiti di fase di un convertitore PWM trifase.
La FIG. 15 illustra in dettaglio come varia il segnale MAIN_RAMP del circuito di FIG. 13 quando viene spento un circuito di fase (evento ZC) del convertitore.
La FIG. 16 Ã ̈ una rappresentazione grafica esemplificativa dell'andamento delle correnti di fase in un convertitore a quattro fasi commutato secondo il nuovo metodo, in cui vengono azzerati contemporaneamente i duty-cycle di tre circuiti di fase da spegnere.
La FIG. 17 Ã ̈ una rappresentazione grafica esemplificativa dell'andamento delle correnti di fase in un convertitore a quattro fasi commutato secondo il nuovo metodo, in cui i duty-cycle di tre circuiti di fase da spegnere vengono azzerati in sequenza uno alla volta.
La FIG. 18 mostra forme d'onda ottenute mediante simulazione di una commutazione da tre a due circuiti di fase attivi eseguita secondo il nuovo metodo.
La FIG. 19 mostra forme d'onda ottenute mediante simulazione di una commutazione da due ad un circuito di fase attivo eseguita secondo il nuovo metodo.
La FIG. 20 Ã ̈ uno schema a blocchi esemplificativo di un convertitore PWM di tensione multi-fase di tipo buck avente un circuito di controllo ADAPTIVE PHASE DROPPING che genera segnali di clock a periodo variabile e comanda il progressivo spegnimento dei circuiti di fase del convertitore.
DESCRIZIONE DI FORME ESEMPLIFICATIVE DI REALIZZAZIONE
Per meglio illustrare l'invenzione si farà dapprima riferimento al caso di un convertitore di tensione ad N fasi che deve commutare da una condizione di funzionamento con N circuiti di fase attivi ad un'altra condizione di funzionamento in cui un solo circuito di fase à ̈ attivo. Successivamente si mostrerà come generalizzare il nuovo metodo proposto alla commutazione da N circuiti di fase attivi a m circuiti di fase attivi.
In un convertitore di tensione ad N fasi, quando si passa da una condizione di funzionamento con N circuiti di fase attivi ad una condizione di funzionamento con un solo circuito di fase attivo, la corrente nel circuito di fase attivo deve aumentare da IOUT/N a IOUT, essendo IOUTla corrente da fornire in uscita, con un incremento quindi di (N-1)*IOUT/N. Durante questa fase di transizione, Ã ̈ necessario ridurre al minimo la perturbazione del sistema.
Normalmente, ad ogni intervallo di ampiezza TSW/N (essendo TSWil periodo di commutazione dei segnali di pilotaggio PWM), viene energizzato un solo circuito di fase alla volta.
Quando si deve spegnere un circuito di fase, si annulla il duty cycle del rispettivo segnale PWM di pilotaggio lasciando acceso il rispettivo MOS low side. Durante lo spegnimento dei circuiti di fase e quando ancora nessuna corrente di fase si à ̈ ridotta ad un livello di spegnimento al disotto del quale il circuito di fase può essere spento, conviene mantenere la stessa frequenza di commutazione del convertitore e lo stesso tempo di energizzazione TONequivalente per non ridurre la corrente di uscita. Per questo motivo, secondo il nuovo metodo, il circuito di fase 1 da lasciare attivo viene pilotato con una frequenza di commutazione e un guadagno N volte maggiori.
Quando una prima corrente di fase scende al livello di spegnimento, che ad esempio può essere lo zero di corrente, il relativo circuito di fase verrà spento. Il numero di circuiti di fase ancora attivi si à ̈ ridotto e la frequenza e il guadagno equivalenti del convertitore vengono ridotti ai valori che avrebbero in un convertitore a N-1 fasi. Il circuito di fase 1 viene quindi pilotato con una frequenza e un guadagno pari a N-1 volte quelli nominali del circuito di fase stesso.
Quando un'altra corrente di fase diminuisce al livello di spegnimento, si spegne il relativo circuito di fase. I circuiti di fase spenti che non contribuiranno più alla corrente di uscita sono diventati due, e quindi secondo il nuovo metodo si pilota il circuito di fase 1 con una frequenza e un guadagno pari a N-2 volte quelli nominali del circuito di fase stesso.
Questa procedura si ripeterà fino a quando tutti gli N-1 circuiti di fase da spegnere saranno spenti. In questo caso l’unica corrente di fase non nulla sarà quella del circuito di fase 1, che sarà pilotato con una frequenza di commutazione e guadagno pari a quelli nominali.
La FIG. 10 illustra la procedura di spegnimento appena descritta per un convertitore trifase di cui si vogliono spegnere due circuiti di fase e lasciare acceso un circuito di fase soltanto.
Dall'istante t0, quando il segnale PS viene asserito alto, i circuiti di fase 2 e 3 saranno pilotati con duty cycle nullo (cioà ̈ i rispettivi MOS low side resteranno accesi) fino a quando le rispettive correnti di fase non raggiungono il livello di spegnimento che, nel caso esemplificato in figura, à ̈ il livello di corrente nulla. Negli istanti t5e t6, rispettivamente il circuito di fase 2 e il circuito di fase 3 vengono messi in alta impedenza.
Dall'istante t0all'istante t5il circuito di fase 1 à ̈ pilotato con ha una frequenza pari a 3 volte la frequenza di commutazione nominale del circuito di fase e un guadagno triplo, così che possa sostenere la tensione di uscita senza modificare il tempo di energizzazione TON.
Dall'istante t5in poi, il circuito di fase 2 non darà più nessun contributo alla corrente totale di uscita, per cui nell'intervallo da t5a t6il circuito di fase 1 sarà pilotato con frequenza e guadagno uguali a quelli di un convertitore a 2 fasi. Dall'istante t6anche il circuito di fase 3 sarà spento e il circuito di fase 1 sarà pilotato con la sua frequenza e guadagno nominali.
In FIG. 11 à ̈ mostrato un altro esempio dove la corrente richiesta dal carico à ̈ relativamente bassa. In questo caso la transizione dura meno.
Per meglio comprendere cosa accade con il nuovo metodo quando un circuito di fase viene spento, si consideri un convertitore a 2 fasi e la transizione illustrata in FIG. 12 da 2 circuiti di fase attivi ad un solo circuito fase attivo.
Prima che il segnale PS commuti alto, comandando così l'azzeramento del duty cycle della fase da spegnere, la frequenza di commutazione equivalente del convertitore à ̈ pari a 2*FSWdove FSWà ̈ la frequenza di commutazione nominale di un singolo circuito di fase mentre il guadagno equivalente del convertitore à ̈ 2*GPWMdove GPWMà ̈ il guadagno nominale di modulazione PWM di un singolo circuito di fase.
Quando il segnale PS commuta alto, si annulla il duty cycle del circuito di fase 2 (low side MOS acceso) fino a quando la sua corrente di fase non si annulla, oppure finché raggiunge il livello di spegnimento. In tutto questo tempo che va dal periodo t1al periodo t4, il circuito di fase 1 dovrà avere frequenza di commutazione e guadagno PWM doppi rispetto a quelli nominali. Rispettando questa condizione, praticamente non si osserva alcuna caduta della corrente totale di uscita (Iout) e quindi della tensione di uscita.
Nel periodo t5, quando la corrente nel circuito di fase 2 raggiunge il livello di soglia di spegnimento del circuito di fase, la corrente totale di uscita nel tratto di scarica sarà costituita dal contributo di entrambe le correnti di fase 1 e 2, nell'intervallo di tempo TX, e dal contributo della sola corrente di fase 1 nell'intervallo di tempo rimanente. Dato che la corrente varia con pendenza diversa, per mantenere il livello minimo di corrente erogata e quindi evitare drop eccessivo sulla tensione di uscita, il tratto t5dovrà essere necessariamente più lungo dei tratti precedenti come ad esempio il tratto t4.
Per calcolare di quanto il tratto t5dovrà essere più lungo rispetto al tratto t4, basta eguagliare i rispettivi ripple di corrente di uscita, denominati ΔI1per il tratto t4e ΔI2per il tratto t5.
Nel caso di un sistema a 2 fasi valgono le seguenti equazioni:
V DI= OUT<æT>ç SW - DT ö
1 2 ÷
L Ã ̈ 2 SW
à ̧
V<V>DI2 = 2 OUT (T -DT OUT
X SW<æT>)+ ç SW -T D T ö
÷
L L Ã ̈ 2 X
à ̧
in cui VOUTrappresenta la tensione di uscita regolata, L il valore dell’induttanza di un circuito di fase, D il duty cycle, TSWil periodo di commutazione nominale di un singolo circuito di fase, TXe ΔT gli intervalli di tempo rappresentati in FIG.12.
Per non far diminuire la tensione di uscita deve essere ΔI1= ΔI2, quindi:
T
<T>SW(1-2 ö
<D>)=2<T>X- 2<DT>SW+ ç<æ SW>-T
à ̈2 X+ D T ÷
à ̧
ottenendo:
DT =<T SW>- T
2 X
Il tempo da aggiungere all’ultimo periodo della transizione (t5) à ̈ indipendente dal valore delle induttanze, della tensione e del duty-cycle di uscita del convertitore, ma dipende solamente dalla frequenza nominale di commutazione, dal numero di circuiti di fase e dal tempo TXimpiegato dalla corrente di fase da azzerare per raggiungere il livello di spegnimento (che nel caso esemplificato à ̈ 0A).
In generale, si può dire che in un convertitore a N fasi la variazione dell’ultimo periodo della transizione da N a N-1 fasi à ̈:
1 1
D<T>=<T>N (N- 1<SW>-<T>) N-1<X>
Questo tempo può essere definito generando un segnale di clock a periodo variabile da utilizzare per resettare le rampe PWM usate per generare i segnali di pilotaggio PWM delle fasi da lasciare accese.
In FIG. 13 Ã ̈ rappresentato uno schema di principio di un circuito di generazione di un segnale di clock a periodo variabile, da usare come oscillatore principale del convertitore di tensione, avente una frequenza N*FSWdove N rappresenta il numero di circuiti di fase attivi.
In questo schema sono indicate con IL2, .., ILNle correnti negli induttori dei circuiti di fase del convertitore; sono inoltre mostrati i circuiti di rilevazione degli zero-cross delle correnti (ZC DETECTOR), il blocco di gestione dell’interleaving, della frequenza e del numero di circuiti di fase (PHASES MANAGEMENT), il generatore di corrente della rampa dell’oscillatore principale, un condensatore di accumulo su cui si produce una rampa di tensione, un comparatore della tensione sul condensatore con una soglia VTH_OSC ed un circuito SR_CIRCUIT di per la generazione di impulsi di clock CK_MAIN che à ̈ il clock principale del convertitore. Da questo segnale di clock verranno poi generati i segnali di temporizzazione dell’interleaving tra i segnali di pilotaggio PWM dei singoli circuiti di fase.
A titolo di esempio, la FIG. 14 illustrata come può essere usato il segnale di clock CK_MAIN per ottenere quattro rampe PWM utili per generare quattro segnali di pilotaggio PWM uniformemente sfasati di un convertitore di tensione a 4 fasi. La sequenza di accensione dei circuiti di fase può anche essere diversa da quella indicata in figura e il tipo di rampa PWM (in questo caso un dente di sega) può essere di altro tipo rispetto a quello mostrato.
Generando la rampa principale (MAIN_RAMP) utilizzando una corrente proporzionale al numero di fasi attive, si ha una situazione come quella mostrata in FIG.15. Gli intervalli TXe ΔT sono stati precedentemente descritti, dV/dt rappresenta la pendenza della rampa MAIN_RAMP quando tutti i circuiti di fase tranne uno sono pilotati con un duty cycle nullo, N rappresenta il numero di circuiti di fase totali del sistema e ZC indica l'istante in cui una corrente di un circuito di fase da spegnere ha raggiunto il livello di spegnimento. Valgono le seguenti equazioni:
dV T
VTH _ OSC =NSW
dt N
VdV dV<æ>T ö TH_=N T+ (N- 1 ) ç SW
OSC -T D T ÷
dt X dt X
da cui à ̈ N à ̧
T
T ö
SW= NTX+ ( N - 1 ) ç<æ SW>-TX+ D T ÷
à ̈ N à ̧
e quindi
1 1
D<T>=
N )<TSW>-
N (- 1N-1<T X>
Il ΔT ricavato à ̈ lo stesso calcolato precedentemente per eliminare teoricamente la caduta della tensione di uscita.
La FIG. 16 illustra come spegnere tre circuiti di fase di un convertitore di tensione a quattro fasi secondo il metodo dell'invenzione e come il segnale di clock a periodo variabile MAIN_RAMP viene modificato. Quando il segnale PS à ̈ commutato alto all'istante t0, i circuiti di fase 2, 3 e 4 sono pilotati con duty cycle nullo e le loro correnti di fase diminuiscono. Nell'intervallo da t0a t1, dal momento che ad ogni ciclo di clock si hanno ancora 4 circuiti di fase che contribuiscono alla corrente totale di uscita, il circuito di fase 1 dovrà essere pilotato ad una frequenza e un guadagno 4 volte maggiori rispetto a quelli nominali. Supponendo costante la pendenza delle rampe PWM_RAMP usate per generare i rispettivi segnali di pilotaggio PWM, l’incremento di guadagno si ottiene semplicemente resettando la rampa relativa al circuito di fase 1 ad una frequenza maggiore, in questo caso 4 volte maggiore, mantenendo costante il relativo tempo di accensione.
All'istante t1il circuito di fase 2 viene posto in alta impedenza e il relativo segnale di zero-crossing ZC2commuta alto. A questo punto i circuiti di fase attivi sono 3, ossia i circuiti 1, 3 e 4. All’asserzione del segnale di zero-crossing ZC2del circuito di fase 2, varia la pendenza della rampa principale MAIN_RAMP come mostrato in figura.
All'istante t2anche il segnale di ZC3commuta alto e i circuiti di fase attivi diventano 2, ossia i circuiti di fase 1 e 4. Nell'intervallo da t2a t3la frequenza della fase 1 dovrebbe diventare 2 volte la frequenza nominale ma, a causa dell’asserzione del segnale di zero-crossing ossia ZC4della fase 4, il periodo della rampa di clock principale MAIN_RAMP viene modificato. Dall'istante t3in poi l’unico circuito di fase attivo à ̈ il circuito 1.
Nel tratto da t3a t4il sistema dilata i tempi in maniera adattiva mentre da t4in poi il convertitore funziona con un solo circuito di fase attivo, pilotato con frequenza e guadagno pari a quelli nominali.
Il nuovo metodo può essere generalizzato per effettuare transizioni da una condizione di funzionamento con N circuiti di fase accesi ad una condizione di funzionamento con soli m circuiti di fase accesi. Nell'istante in cui viene dato un comando di transizione, si azzera il duty cycle dei segnali di pilotaggio dei circuiti di fase da spegnere e si riduce il tempo di spegnimento dei segnali di pilotaggio dei circuiti di fase da lasciare accesi di modo che il relativo periodo di commutazione sia pari a m volte il periodo di commutazione originario diviso per il numero di circuiti di fase in cui circola corrente. Man mano che i circuiti di fase vengono spenti, si aggiorna il periodo di commutazione. Da notare che il generatore di FIG. 13 à ̈ adatto a generare un segnale di clock CK_MAIN per implementare questa transizione.
Utilizzando il nuovo metodo proposto, si effettuano transizioni relativamente veloci. In alcune applicazioni ciò potrebbe non essere sempre accettabile in quanto l’incremento della frequenza di commutazione del segnale di pilotaggio del circuito di fase da lasciare acceso potrebbe essere eccessivo e comportare stress dei componenti di potenza o portare alla saturazione delle variabili di controllo del sistema a causa del guadagno troppo elevato.
Per ovviare a questo eventuale limite, à ̈ possibile eseguire una transizione graduale spegnendo un circuito di fase alla volta, come illustrato in FIG. 17 in cui viene rappresentata una transizione da 4 a 1 circuito di fase attivo. Alla luce delle spiegazioni date in precedenza, il grafico rappresentato in FIG.17 risulterà immediatamente chiaro a qualsiasi tecnico esperto.
Effettuando la transizione in questo modo, si limita la frequenza e il guadagno del circuito di fase 1 al doppio del valore nominale e solamente per un breve periodo della transizione. Inoltre, durante le transizioni viene comunque rispettato l’interleaving tra le fasi attive in modo da ridurre la corrente (rms) d’ingresso e il rumore di commutazione dell’intero sistema.
In FIGG. 18 e 19 sono mostrate due simulazioni relative ad una transizione rispettivamente da 3 a 2 circuiti di fase attivi, e da 2 a 1 circuito di fase attivo. La caduta di tensione di uscita Vout à ̈ non nulla a causa di componenti parassiti ed effetti del secondo ordine, però essa à ̈ trascurabile.
In FIG. 20 à ̈ mostrato uno schema a blocchi di un nuovo regolatore di tensione avente il circuito ADAPTIVE PHASE DROPPING che implementa il nuovo metodo. CK1,…CKNrappresentano i segnali di reset delle rispettive rampe; PH2ON, …, PHNONrappresentano i segnali che danno il comando di spegnere (mettere in alta impedenza) la rispettiva fase; ZC2, …, ZCNrappresentano i segnali di zero-crossing delle correnti delle rispettive fasi; PS rappresenta il segnale logico di power saving con il quale si comanda l'inizio di una transizione.

Claims (7)

  1. RIVENDICAZIONI 1. Metodo di commutazione di un convertitore PWM di tensione multi-fase da una condizione di funzionamento con tutti gli N circuiti di fase attivi, pilotati con segnali PWM di pilotaggio mutuamente sfasati tra loro e aventi un periodo di commutazione iniziale (TSW), ad una condizione di funzionamento in cui solo m circuiti di fase sono attivi e gli altri N-m circuiti di fase sono spenti, comprendente l'operazione di pilotare gli N-m circuiti di fase da spegnere con segnali PWM aventi duty-cycle nullo, spegnere quindi progressivamente detti N-m circuiti di fase man mano che la corrente circolante in esse si annulla, caratterizzato dal fatto che comprende l'operazione di: impostare il periodo di commutazione dei circuiti di fase attivi al valore dato dal prodotto tra il numero m di circuiti di fase che devono restare attivi e il rapporto tra detto periodo di commutazione iniziale (TSW) e il numero di circuiti di fase in cui circola corrente, riducendo corrispondentemente il rispettivo tempo di spegnimento (TOFF); ed aggiornare il periodo di commutazione degli m circuiti di fase attivi man mano che detti N-m circuiti di fase vengono spenti.
  2. 2. Il metodo della rivendicazione 1, in cui solo un circuito di fase deve restare attivo.
  3. 3. Il metodo della rivendicazione 1, comprendente l'operazione di porre in alta impedenza circuiti di fase da spegnere quando la corrente di fase circolante in essi diminuisce al disotto di un livello di spegnimento.
  4. 4. Il metodo della rivendicazione 1, comprendente l'operazione di porre in alta impedenza circuiti di fase da spegnere quando la corrente di fase circolante in essi si annulla.
  5. 5. Il metodo della rivendicazione 3 o 4, in cui il periodo di commutazione del circuito di fase attivo viene determinato da un rispettivo segnale di clock (CK_MAIN) a periodo variabile generato attraverso le seguenti operazioni: generare un segnale rappresentativo del numero di circuiti di fase in cui circola corrente rilevando eventuali attraversamenti per lo zero o per detto livello minimo della corrente nei circuiti di fase del convertitore multifase; procurare ed installare un generatore di corrente regolabile comandato da detto segnale rappresentativo, generante una corrente proporzionale a detto numero di circuiti di fase in cui circola corrente; procurare ed installare un condensatore di accumulo caricato da detto generatore di corrente regolabile; generare impulsi di detto segnale di clock ripetendo le seguenti operazioni: comparare la tensione su detto condensatore di accumulo con una soglia (VTH_OSC), generare un impulso di detto segnale di clock quando detta soglia (VTH_OSC) viene raggiunta, scaricare detto condensatore di accumulo.
  6. 6. Circuito di generazione di un segnale di clock (CK_MAIN) a periodo variabile dato dal rapporto tra un periodo di commutazione iniziale (TSW) e il numero di circuiti di fase in cui circola corrente di un convertitore PWM di tensione multi-fase, comprendente: un generatore di corrente regolabile comandato da un segnale rappresentativo del numero di circuiti di fase in cui circola corrente, adatto a generare una corrente proporzionale a detto numero; un condensatore di accumulo caricato da detto generatore di corrente regolabile; un comparatore della tensione su detto condensatore di accumulo con una soglia (VTH_OSC), adatto a generare un impulso di detto segnale di clock quando detta soglia viene raggiunta; un percorso di scarica di detto condensatore di accumulo, chiuso in corrispondenza di impulsi di detto segnale di clock.
  7. 7. Convertitore PWM di tensione multi-fase, avente il circuito di generazione di un segnale di clock (CK_MAIN) a periodo variabile della rivendicazione 6 del convertitore; un generatore di segnali di pilotaggio PWM di circuiti di fase attivi del convertitore, adatto a generare detti segnali di pilotaggio PWM uniformemente sfasati tra loro e con periodo frazionario rispetto al periodo di detto segnale di clock.
ITVA2009A000034A 2009-06-10 2009-06-10 Metodo di commutazione di un convertitore pwm multi-fase IT1394909B1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ITVA2009A000034A IT1394909B1 (it) 2009-06-10 2009-06-10 Metodo di commutazione di un convertitore pwm multi-fase
US12/797,212 US8258769B2 (en) 2009-06-10 2010-06-09 Method of switching a PWM multi-phase voltage converter
US13/591,896 US8400132B2 (en) 2009-06-10 2012-08-22 Method of switching a PWM multi-phase voltage converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITVA2009A000034A IT1394909B1 (it) 2009-06-10 2009-06-10 Metodo di commutazione di un convertitore pwm multi-fase

Publications (2)

Publication Number Publication Date
ITVA20090034A1 true ITVA20090034A1 (it) 2010-12-11
IT1394909B1 IT1394909B1 (it) 2012-07-20

Family

ID=41481531

Family Applications (1)

Application Number Title Priority Date Filing Date
ITVA2009A000034A IT1394909B1 (it) 2009-06-10 2009-06-10 Metodo di commutazione di un convertitore pwm multi-fase

Country Status (2)

Country Link
US (2) US8258769B2 (it)
IT (1) IT1394909B1 (it)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018930B2 (en) 2010-12-23 2015-04-28 Stmicroelectronics S.R.L. Current generator for temperature compensation
CN102185477B (zh) * 2011-04-29 2013-10-16 成都芯源系统有限公司 多相变换器的相位控制
ITMI20111594A1 (it) 2011-09-05 2013-03-06 St Microelectronics Srl Regolatore di tensione a commutazione
US8981743B2 (en) 2011-09-05 2015-03-17 Stmicroelectronics S.R.L. Constant-on-time multi-phase switching voltage regulator and related method of generating a regulated voltage
US20130082669A1 (en) * 2011-09-29 2013-04-04 Monolithic Power Systems, Inc. Scalable multiphase-regulator power-integrated circuit system and method for providing scalable power to the same
US8937468B2 (en) 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
US9281749B2 (en) * 2012-08-13 2016-03-08 Northrop Grumman Systems Corporation Multiple power supply systems and methods
US9317047B2 (en) * 2012-08-31 2016-04-19 Stmicroelectronics S.R.L. Adaptive reactivation of phases deactivated by phase-shedding in multi-phase voltage regulators
CN103501115A (zh) * 2013-10-15 2014-01-08 扬州瑞控汽车电子有限公司 一种交错并联工作的直流降压电路
US9793804B2 (en) 2014-10-23 2017-10-17 Qualcomm Incorporated Circuits and methods for controlling a three-level buck converter
US9450491B2 (en) 2014-10-23 2016-09-20 Qualcomm Incorporated Circuits and methods providing three-level signals at a synchronous buck converter
US9872346B2 (en) * 2015-05-15 2018-01-16 Cypress Semiconductor Corporation Phase controller apparatus and methods
FR3038152B1 (fr) * 2015-06-24 2018-07-06 Valeo Siemens Eautomotive France Sas Procede de charge d'une unite de stockage d'energie electrique et convertisseur de tension
US9899920B2 (en) * 2015-09-11 2018-02-20 Mediatek Inc. Voltage regulator and method for controlling output stages of voltage regulator
TWI638508B (zh) 2017-07-21 2018-10-11 立錡科技股份有限公司 多相切換式電源供應器、及其控制電路與控制方法
CN108319352B (zh) * 2017-12-17 2021-03-05 天津津航计算技术研究所 一种复位时间自适应的复位检测电路
CN108923650B (zh) * 2018-06-27 2021-05-18 成都芯源系统有限公司 一种多相变换器及其控制电路和控制方法
US11431247B1 (en) * 2018-12-13 2022-08-30 Empower Semiconductor, Inc. Power delivery control circuit
FR3102621B1 (fr) * 2019-10-24 2022-01-14 St Microelectronics Grenoble 2 Comparateur de tension

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1513247A1 (en) * 2003-09-04 2005-03-09 Marvell World Trade Ltd. Digital control of multiphase synchronous switching voltage regulators
US7023182B1 (en) * 2004-11-03 2006-04-04 Intersil Americas Inc. Activating a phase in a multiphase DC/DC converter without disturbing the output voltage
US20070013350A1 (en) * 2004-07-02 2007-01-18 Benjamim Tang Multiphase power regulator with load adaptive phase control
US20080303495A1 (en) * 2007-06-08 2008-12-11 Intersil Americas Inc. Power supply with a magnetically uncoupled phase and an odd number of magnetically coupled phases, and control for a power supply with magnetically coupled and magnetically uncoupled phases

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
CN100480940C (zh) * 2002-04-03 2009-04-22 国际整流器公司 同步降压转换器改进
US6965219B2 (en) * 2002-06-28 2005-11-15 Microsemi Corporation Method and apparatus for auto-interleaving synchronization in a multiphase switching power converter
US7026798B2 (en) * 2003-10-27 2006-04-11 Intersil Americas Inc. Multi-channel driver interface circuit for increasing phase count in a multi-phase DC-DC converter
US6912144B1 (en) * 2004-08-19 2005-06-28 International Rectifier Corporation Method and apparatus for adjusting current amongst phases of a multi-phase converter
US7816901B2 (en) * 2006-10-20 2010-10-19 International Rectifier Corporation PWM modulator for scalable converters
US7812581B2 (en) 2007-05-04 2010-10-12 Intersil Americas Inc. Pulse adding scheme for smooth phase dropping at light load conditions for multiphase voltage regulators
IT1394910B1 (it) * 2009-06-10 2012-07-20 St Microelectronics Srl Metodo e relativo anello di controllo in retroazione di un convertitore di tensione

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1513247A1 (en) * 2003-09-04 2005-03-09 Marvell World Trade Ltd. Digital control of multiphase synchronous switching voltage regulators
US20070013350A1 (en) * 2004-07-02 2007-01-18 Benjamim Tang Multiphase power regulator with load adaptive phase control
US7023182B1 (en) * 2004-11-03 2006-04-04 Intersil Americas Inc. Activating a phase in a multiphase DC/DC converter without disturbing the output voltage
US20080303495A1 (en) * 2007-06-08 2008-12-11 Intersil Americas Inc. Power supply with a magnetically uncoupled phase and an odd number of magnetically coupled phases, and control for a power supply with magnetically coupled and magnetically uncoupled phases

Also Published As

Publication number Publication date
US20120313605A1 (en) 2012-12-13
US8258769B2 (en) 2012-09-04
US8400132B2 (en) 2013-03-19
US20100315052A1 (en) 2010-12-16
IT1394909B1 (it) 2012-07-20

Similar Documents

Publication Publication Date Title
ITVA20090034A1 (it) Metodo di commutazione di un convertitore pwm multi-fase
US9893622B2 (en) Multi-level step-up converter topologies, control and soft start systems and methods
US9093901B2 (en) Switching converter and method for controlling a switching converter
TWI535162B (zh) 具有先進相位數目控制的多相電壓調節器，控制電路及其方法
US7956586B2 (en) Step-up/step-down type DC-DC converter, and control circuit and control method of the same
JP5802638B2 (ja) 昇降圧型電源回路
TWI483529B (zh) 多相直流對直流電源轉換器
JP4877472B2 (ja) Ｄｃ／ｄｃコンバータ
KR100809269B1 (ko) 직류-직류 컨버터의 제어회로
US9401642B2 (en) Switching power-supply device
JP2009290857A (ja) 半導体装置
KR20140075422A (ko) 전류 모드 펄스 폭 변조 부스트 변환기
JP6070189B2 (ja) スイッチング電源装置
JP2007259599A (ja) スイッチングレギュレータ
JP5865028B2 (ja) Ｄｃーｄｃコンバータ
JP2016116336A (ja) 電源回路とその制御方法
US8947065B2 (en) DC-DC controller and control method thereof
US10056819B1 (en) Predicting the timing of current phases of a DC-DC converter
JP2016048988A (ja) 電源回路とその制御方法
US20140340066A1 (en) Timing generator and timing signal generation method for power converter
JP2013021790A (ja) スイッチング電源の制御回路および制御方法、ならびにそれらを用いた試験装置
US10992230B1 (en) Multi-phase switching mode power supply with adaptive synchronous drivers
JP2008067472A (ja) Ｄｃ−ｄｃコンバータおよびその制御方法
WO2012164788A1 (ja) 電源装置
JP6614818B2 (ja) 昇降圧ｄｃ／ｄｃコンバータ