JP2004015923A - 複数台のインバータを並列接続した電力変換装置 - Google Patents

複数台のインバータを並列接続した電力変換装置 Download PDF

Info

Publication number
JP2004015923A
JP2004015923A JP2002166896A JP2002166896A JP2004015923A JP 2004015923 A JP2004015923 A JP 2004015923A JP 2002166896 A JP2002166896 A JP 2002166896A JP 2002166896 A JP2002166896 A JP 2002166896A JP 2004015923 A JP2004015923 A JP 2004015923A
Authority
JP
Japan
Prior art keywords
signal
common phase
phase signal
common
square wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002166896A
Other languages
English (en)
Other versions
JP3968572B2 (ja
Inventor
Yoichi Ito
伊東 洋一
Hideyuki Iida
飯田 英之
Yuichiro Sugano
菅野 雄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002166896A priority Critical patent/JP3968572B2/ja
Publication of JP2004015923A publication Critical patent/JP2004015923A/ja
Application granted granted Critical
Publication of JP3968572B2 publication Critical patent/JP3968572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】複数台のインバータの並列運転を簡単且つ良好に行うことが困難であった。
【解決手段】複数のインバータ回路2a、2bをLCフィルタ3a、3bを介して並列に接続する。各インバータ制御回路6a、6bにおいて、出力電圧振幅指令と周波数指令を補正手段17a、17bで補正した周波数指令値とに基づいて出力電圧指令としての正弦波を発生させる。各インバータの出力電圧が指令された正弦波になるように各インバータを制御する。正弦波に同期した方形波信号Va、Vbを形成する。方形波信号Va、Vbに基づいて第1及び第2の共通位相信号形成用導体7、8間を短絡する。第1及び第2の共通位相信号形成用導体7、8間の電圧に対応した共通位相信号を検出する。共通位相信号と方形波信号Va、Vbとの位相差を求め、これにより周波数補正を行う。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、複数台のインバータを並列接続した構成の電力変換装置に関する。
【0002】
【従来の技術】
従来のインバータの並列運転方法の1つとして、各インバータの出力電圧と出力電流とを検出し、これに基づいて有効電力を計算で求め、有効電力の計算値によってインバータの出力周波数を制御し、各インバータを同期運転させる方法がある。
【0003】
【発明が解決しようとする課題】
しかし、この従来方法には、次の欠点があった。
(1) 有効電力を計算するのに時間がかかり、応答特性が悪い。
(2) 負荷の有効電力か横流の有効電力かを区別できないので、負荷により周波数が変化する。
(3) 周波数に対する有効電力はインバータの主回路の定数で決まり、各インバータとも、調整が必要である。
【0004】
そこで、本発明の目的は、複数のインバータ間の位相差を検出する時間遅れが少なく、且つ比較的簡単に同期運転を行うことができる電力変換装置を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、直流を交流に変換するための変換用スイッチをそれぞれ含む複数のインバータ回路と、前記複数のインバータ回路の出力端子にそれぞれ接続された複数のLCフィルタと、前記複数のLCフィルタの出力端子を互いに並列に接続する共通出力導体と、前記複数のインバータ回路の出力電圧の振幅指令値を与えるための共通又は複数の出力電圧振幅指令手段と、前記複数のインバータ回路の出力電圧の周波数指令値を与えるための共通又は複数の周波数指令手段と、前記複数のインバータ回路の共通位相信号を形成するために設けられた第1及び第2の共通位相信号形成用導体と、前記第1及び第2の共通位相信号形成用導体間に所定の直流バイアス電圧を供給するためのバイアス電源と、前記第1及び第2の共通位相信号形成用導体の相互間が電気的に接続状態にあるか否かを検出し、この検出信号を共通位相信号として出力する単一又は複数の共通位相信号検出手段と、前記出力電圧振幅指令手段と前記周波数指令手段と前記第1及び第2の共通位相信号形成用導体と前記共通位相信号検出手段とにそれぞれ接続され、前記複数のインバータ回路を同期運転することができるように前記変換用スイッチを制御するための複数のインバータ制御回路とを具備し、前記複数のインバータ制御回路のそれぞれが、前記周波数指令手段に接続された第1の入力端子と前記複数のインバータ回路の同期運転を行うための補正信号を受け入れるための第2の入力端子とを有し、前記周波数指令値を前記補正信号によって補正して補正周波数指令を形成する周波数指令補正手段と、前記出力電圧振幅指令手段と前記周波数指令補正手段とに接続され、前記出力電圧振幅指令と前記補正周波数指令とに従う正弦波信号を発生する正弦波発生手段と、前記インバータ回路の出力電圧が前記正弦波信号で指令された電圧になるように前記インバータ回路の前記変換用スイッチを制御するためのスイッチ制御信号を形成するスイッチ制御信号形成手段と、前記正弦波信号に同期した方形波信号を発生する方形波発生手段と、前記第1及び第2の共通位相信号形成用導体の相互間に接続され且つ前記方形波発生手段から発生した前記方形波に応答してオンになるように構成された共通位相信号形成用スイッチ手段と、前記方形波発生手段と前記共通位相信号検出手段とに接続され、前記方形波信号と前記共通位相信号との位相差を検出し、この位相差検出信号に対応するように前記補正信号を作成し、この補正信号を前記周波数指令補正手段の前記第2の入力端子に供給する位相差検出手段とを有していることを特徴とする電力変換装置に係わるものである。
【0006】
なお、請求項2に示すように、前記共通位相信号形成用スイッチ手段は、前記第1の共通位相信号形成用導体に接続されたコレクタと前記第2の共通位相信号形成用導体に接続されたエミッタとを有するトランジスタ又はホトトランジスタと、前記方形波信号に応答して前記トランジスタ又はホトトランジスタをオン状態に制御する手段とから成ることが望ましい。
また、請求項3に示すように、前記共通位相信号検出手段は、前記第1及び第2の共通位相信号形成用導体の相互間の電圧の位相反転信号を前記位相信号として出力するものであることが望ましい。
また、請求項4に示すように、前記位相差検出手段は、前記方形波発生手段と前記共通位相信号検出手段とに接続され、前記方形波信号と前記共通位相信号検出信号との位相差を示すパルスを発生する論理回路と、前記論理回路から得られた前記位相差を示すパルスをこのパルスの幅に反比例又は比例するように振幅が変化する電圧に変換し、これを前記補正信号として出力するパルス・電圧変換回路とから成ることが望ましい。
【0007】
【発明の効果】
各請求項の発明においては、各インバータの周波数情報を含む正弦波に同期した方形波発生手段と共通位相信号形成用スイッチ手段と第1及び第2の共通位相信号形成用導体との働きによって共通位相信号を形成し、この共通位相信号と自己の位相信号としての方形波との位相差を示す信号を形成し、これによって周波数指令を補正する。従って、比較的簡単な方法で、複数のインバータの同期運転を達成することができる。
また、本発明では、従来方法のように有効電力を計算で求めることが不要であるので、位相差の検出の時間遅れが少なくなり、並列運転の応答特性が向上する。
また、本発明では、有効電力の負荷分と横流分との比率に無関係にインバータを同期運転することができ、負荷の変化による周波数の変化を少なくする又は無くすことができる。
【0008】
【第1の実施形態】
次に、図1〜図6を参照して本発明の第1の実施形態に係る複数のインバータを並列接続した電力変換装置を説明する。
【0009】
図1に示す電力変換装置は、直流電源1a、1bに接続された第1及び第2のインバータ回路2a、2bと、第1及び第2のインバータ回路2a、2bの出力端子に接続された第1及び第2のフィルタ3a、3bと、第1及び第2のフィルタ3a、3bの出力端子にそれぞれ接続された第1及び第2の共通出力導体4、5と、第1及び第2のインバータ制御回路6a、6bと、第1及び第2の共通位相信号形成用導体7、8と、第1及び第2のインバータ制御回路6a、6bに含むように示されている第1及び第2の直流バイアス電圧源9a、9b及び第1及び第2の電流制限抵抗10a、10bとを有している。第1及び第2の共通出力導体4、5には図示されていない共通の負荷回路が接続される。従って、第1及び第2のインバータ回路2a、2bは第1及び第2のフィルタ3a、3bを介して並列接続されており、共通の負荷回路に交流電力を供給する。
【0010】
以下、図1の各部を更に詳細に説明する。なお、第1のインバータ回路2aと第1のフィルタ3aと第1のインバータ制御回路6aとから成る第1のインバータと、第2のインバータ回路2bと第2のフィルタ3bと第2のインバータ制御回路6bとから成る第2のインバータとは、それぞれ同一に構成されているので、共通する構成要素に同一の参照番号を付し、第1及び第2のインバータを添字a、bで区別し、第1のインバータを詳しく説明し、第2のインバータの説明を省略する。
【0011】
直流を交流に変換するための第1のインバータ回路2a即ち直流−交流変換回路は、図2に示すように第1、第2、第3及び第4の変換用スイッチQ1、Q2、Q3、Q4のブリッジ回路から成る。第1〜第4の変換用スイッチQ1〜Q4は例えばIGBT又はトランジスタ又はFET等の半導体スイッチで構成される。第1及び第2の変換用スイッチQ1、Q2の第1の直列回路と第3及び第4の変換用スイッチQ3、Q4の第2の直列回路は直流電源1aに並列に接続されている。第1及び第2の変換用スイッチQ1、Q2の相互接続点に接続された第1の出力端子としてのライン11aと第3及び第4の変換用スイッチQ3、Q4の相互接続点に接続された第2の出力端子としてのライン12aは第1のフィルタ3aを介して第1及び第2の共通出力導体4、5に接続されている。第1のインバータ回路2aにおいては第1及び第4の変換用スイッチQ1、Q4が同時にオンの時に第1及び第2の出力ライン11a、12a間に第1の方向の出力電圧が得られ、第2及び第3の変換用スイッチQ2、Q3が同時にオンの時に第1及び第2の出力ライン11a、12a間に第2の方向の出力電圧が得られる。
【0012】
第1のフィルタ3aはLCフィルタであって、インダクタ13aとコンデンサ14aとから成る。インダクタ13aは第1の出力ライン11aに直列に接続され、コンデンサ14aはインダクタ13aを介して第1及び第2の出力ライン11a、12a間に並列に接続されている。このフィルタ3aはインバータ回路2aの変換用スイッチQ1〜Q4のオン・オフに基づく高周波成分を除去し、近似正弦波を作るものである。
【0013】
第1及び第2のインバータ制御回路6a、6bは、図1に示すように大別して、第1及び第2の出力電圧振幅指令手段15a、15bと、第1及び第2の出力周波数指令手段16a、16bと、第1及び第2の周波数指令補正手段17a、17bと、第1及び第2の正弦波発生手段18a、18bと、第1及び第2のスイッチ制御信号形成手段19a、19bと、第1及び第2の方形波発生手段20a、20bと、第1及び第2の共通位相信号形成用スイッチ手段21a、21bと、第1及び第2の共通位相信号検出手段22a、22bと、第1及び第2の位相差検出手段23a、23bと、第1及び第2のバイアス用電源9a、9bと、第1及び第2の電流制限抵抗10a、10bとから成る。第1及び第2のインバータ制御回路6a、6bはユニット化するために互いに同一に形成されている。
【0014】
スイッチ制御信号形成手段19aは、インバータ回路2aの出力電圧を正弦波発生手段18aから発生した正弦波信号即ち電圧指令に一致させるようにインバータ回路2aのスイッチQ1〜Q4をオン・オフするためのスイッチ制御信号を形成するための回路手段であって、図2に示すように誤差信号形成手段24と、比例積分微分即ちPID器25と、鋸波発生器26と、コンパレータ27と、NOT回路28とから成る。なお、誤差信号形成手段24とPID器25とを合せて誤差信号形成回路又は誤差増幅器と呼ぶこともできる。
【0015】
誤差信号形成手段24は、第1のフィルタ3aの出力端子にライン29aで接続された第1の入力端子と正弦波発生手段18aにライン30aで接続された第2の入力端子とを有し、前記第1の入力端子の出力電圧検出信号と前記第2の入力端子の前記正弦波信号との差を示す誤差信号を出力する。誤差信号形成手段24に接続されたPID器25は誤差信号に所定の補償を施す。なお、誤差信号形成手段24の一方の入力端子を図1で点線で示すようにフィルタ31aを介してインバータ回路2aの出力ライン11aに接続することができる。この場合、フィルタ31aはフィルタ3aと同様にインバータ回路2aの出力から高周波成分を除去するように構成する。
【0016】
鋸波発生器26は、第1及び第2の出力導体4、5間の交流電圧の周波数(例えば50Hz)よりも十分に高い繰返し周波数(例えば20kHz)を有し、且つPID器25の出力信号を横切る振幅レベルを有する鋸波電圧又は三角波電圧を発生する。
【0017】
コンパレータ27は、PID器25に接続された一方の入力端子と鋸波発生器26に接続された他方の入力端子とを有し、図3(A)に示すようにPID器25から得られた補償された誤差信号Veと鋸波信号Vtとを比較し、補償された誤差信号Veが鋸波信号Vtよりも高い時に高レベルになる図3(B)に示すパルス幅変調出力を発生する。コンパレータ27の出力は図示が省略されている周知の駆動回路を介して第1及び第4の変換用スイッチQ1、Q4の制御端子に接続され、また、NOT回路28と図示が省略されている駆動回路とを介して第2及び第3の変換用スイッチQ2、Q3の制御端子に接続されている。NOT回路28は、図3(B)のコンパレータ27の出力を図3(C)に示すように位相反転する。なお、図3(B)のパルスと図3(C)のパルスとの間に周知のデッドタイム即ち休止期間を設けることが望ましい。また、スイッチ制御形成手段19aは、図2の回路に限定されるものでなく、インバータ出力電圧を出力電圧指令としての正弦波信号に追従させるためのPWMパルスを形成して第1〜第4の変換用スイッチQ1〜Q4に供給することができるものであれば、どのような回路でもよい。また、図1の実施形態では、第1及び第2のインバータをユニット化するためにこれ等が同一に構成されている。従って、図1の第1及び第2のスイッチ制御信号形成手段19a、19bは鋸波発生器26を独立に有しているが、この代りに1つの鋸波発生器26を第1及び第2のスイッチ制御信号形成回路19a、19bで共用するように構成することができる。
【0018】
図2の出力電圧振幅指令手段15aはインバータ回路2aの目標出力電圧振幅を示す指令値を発生するものであって、ライン32aによって正弦波発生手段18aに接続されている。
【0019】
周波数指令発生手段16aは、ライン33aにインバータ回路2aの出力電圧の目標周波数(例えば50Hz)を示す指令値を発生する。
【0020】
周波数指令補正手段17aは、減算器又は合成器から成り、周波数指令ライン33aに接続された第1の入力端子と、位相差検出手段23aの出力ライン34aに接続された第2の入力端子とを有し、ライン33aの周波数指令からライン34aの補正値を減算し、ライン35aに補正後の周波数指令を出力する。この補正手段17aにおける減算は、第1及び第2のインバータ回路2a、2bの出力を同期化させるように行われる。
【0021】
正弦波発生手段18aは出力電圧振幅指令ライン32aと補正後周波数指令ライン35aとに接続され、ライン32aの出力電圧振幅指令に対応する振幅情報を有し且つライン35aの補正後の周波数指令に対応する周波数情報を有する正弦波信号をライン30aに出力する。この正弦波信号はインバータ回路2aの目標出力電圧指令を示す。
【0022】
方形波発生手段20aは、正弦波発生手段18aにライン36aで接続されており、正弦波発生手段18aから発生する正弦波信号に同期した図5(A)に示す方形波信号Vaをライン37aに出力する。この実施形態の方形波発生手段20aはゼロクスコンパレータによって形成され、正弦波信号を方形波に波形整形して図5(A)に示すデューティ比が50%の方形波信号Vaを出力する。しかし、方形波発生手段20aはこれに限定されるものでなく、例えば補正手段17aの出力ライン35aに方形波発生手段20aを接続し、ライン35aの補正後の周波数指令に基づいて方形波信号Vaを独立に形成することができる。
方形波信号Vaは第1のインバータ回路2a即ち自号機の位相情報を含む信号であるので、自号機位相信号と呼ぶこともできるものであり、正弦波信号と同一の繰返し周波数を有する。
【0023】
共通位相信号形成用スイッチ手段21aは、NPN型のホトトランジスタ38と発光ダイオード39とから成る。ホトトランジスタ38のコレクタは第1の共通位相信号形成用導体7に接続され、エミッタは第2の共通位相信号形成用導体8に接続されている。ホトトランジスタ38を方形波信号に応答してオン状態に制御する手段としての発光ダイオード39は方形波信号ライン37aとグランドとの間に接続され、且つホトトランジスタ38に光結合されている。第1及び第2のインバータのための第1及び第2の共通位相信号形成用スイッチ手段21a、21bのいずれか一方又は両方がオン状態の時には第1及び第2の共通位相信号形成用導体7、8間が電気的に短絡され、これ等の間は低レベル即ち論理の0状態になる。第1及び第2の共通位相信号形成用スイッチ手段21a、21bの両方が同時にオフの時には第1及び第2の共通位相信号形成用導体7、8間が高レベル即ち論理の1の状態になる。
【0024】
共通位相信号を形成するために、第1及び第2の共通位相信号形成用導体7、8間に第1の電流制限抵抗10aを介して第1のバイアス用直流電源9aが接続されている。図1及び図2ではバイアス用電源9が第1及び第2のインバータ制御回路6a、6bに独立に設けられているが、いずれか一方のみに設けて共用することができる。
【0025】
共通位相信号検出手段22aは、発光ダイオード40とホトトランジスタ41と直流電源42と電流制限抵抗43とから成り、図5(B)に示す共通位相検出信号Vcomを発生する。発光ダイオード40は第1及び第2の共通位相信号形成用導体7、8間に接続されており、これ等の導体7、8間が高レベルの時に発光する。発光ダイオード40に光結合されたホトトランジスタ41のコレクタは抵抗43を介して電源42に接続され、エミッタはグランドに接続されている。また、ホトトランジスタ41のコレクタに共通位相信号出力ライン44が接続されている。なお、電源42を省き、電源9aを共用することができる。
発光ダイオード40の発光期間には、ホトトランジスタ41がオンになり、ライン44の共通位相検出信号Vcomは図5(B)(E)に示すように低レベルになる。また、発光ダイオード40の非発光期間にはホトトランジスタ41がオフになり、共通位相検出信号Vcomは高レベルになる。
【0026】
図5(A)(D)は第1及び第2のインバータの自号機位相信号としての方形波信号Va、Vbを示し、図5(B)(E)は共通位相検出信号Vcomを示し、図5(C)は図5(A)の第1の方形波信号Vaと図4(B)の共通位相検出信号Vcomとの位相差を示し、図5(F)は図5(D)の第2の方形波信号Vbと図5(E)の共通位相検出信号Vcomとの位相差を示し、図5(G)は第1及び第2の共通位相信号形成用導体7、8間の電圧Vabを示す。
図5(G)に示す共通位相信号形成用導体7、8間の電圧Vabと図5(B)(E)の共通位相検出信号Vcomとは互いに逆位相となる。即ち、第1及び第2の共通位相信号形成用スイッチ手段21a、21bの少なくとも一方がオン状態の時に共通位相信号形成用導体7、8間の電圧Vabが低レベルとなり、逆に共通位相検出信号Vcomが高レベルになる。
【0027】
位相差検出手段23aは、ライン45、37aによって方形波発生手段20aに接続され、且つライン44によって共通位相信号検出手段22aに接続され、且つ方形波信号Vaと共通位相検出信号Vcomとの位相差を検出し、この位相差を示す信号を周波数の補正信号Vfcとして出力する。
【0028】
図4は図2の位相差検出手段23aの1例を示す。この位相差検出手段23aは、大別して位相差パルス形成手段としての排他的OR回路46と、パルス・電圧変換回路47とから成る。排他的OR回路46の一方の入力端子は方形波信号ライン45に接続され、他方の入力端子は共通位相信号検出手段22aの出力ライン44に接続されている。従って、排他的OR回路46の出力Vpaは、図6(D)に示すように図6(A)の方形波信号Vaと図6(C)の共通位相検出信号Vcomとが互いに異なるレベルになる期間t1〜t2及びt4〜t6において高レベルとなる位相差パルスを発生する。図6では位相差の変化を示すために図6(C)の共通位相差検出信号Vcomが図5(B)のそれとは異なるように示されている。
なお、排他的OR回路46の代りに、これと同等の出力パルスを生成することができる別の論理回路を使用することができる。
【0029】
パルス・電圧変換回路47は、第1のNOT回路48、第1及び第2の選択スイッチ49、50、90度遅延回路51、第2のNOT回路52、定積分回路53とから成る。また、定積分回路53は積分器54とサンプル・ホールド回路55とから成る。
【0030】
90度遅延回路51は、方形波信号ライン45に接続されており、図6(A)に示す方形波信号Vaの90度遅れ信号Va90を図6(B)に示すように発生する。図6のt2〜t3期間は90度の遅れ時間に相当する。
【0031】
排他的OR回路46の出力端子は第1のNOT回路48と第1の選択スイッチ49とを介して積分器54に接続され且つ第2の選択スイッチ回路50を介して積分器54に接続されている。第1の選択スイッチ49は遅延回路51に接続された制御端子を有し、遅延回路51の出力信号が高レベルの時にオンになる。第2の選択スイッチ50は第2のNOT回路52を介して遅延回路51に接続された制御端子を有し、遅延回路51の出力が低レベルの時にオンになる。従って、第1及び第2の選択スイッチ49、50の共通出力ライン即ち積分器54の入力ラインには図6(E)に示す積分入力信号Vinが得られる。図6(D)の排他的OR回路46から得られた出力Vpa即ち位相差検出パルスの幅は、位相の変化に応じて変化する。図6ではt4〜t6期間の出力Vpaの幅がt1〜t2期間の出力Vpaの幅よりも大きく示されている。これに応じて図6(E)の積分器入力信号Vinも変化している。
【0032】
積分器54は図6(E)の積分器入力信号Vinを積分して図6(F)の積分器出力信号Voutを発生する。この積分器54は、ライン45の方形波信号Vaの立上りエッジでリセットされ、再び積分を開始する。図6のt1及びt4で積分器入力信号Vinが低レベルになると、放電によって積分器出力信号Voutは傾斜を有して減少する。積分器54に接続されたサンプル・ホールド回路55は図6のt2及びt6に示すライン45の方形波信号Vaの立上りエッジに応答して図6(F)の積分器出力Voutをサンプリングし、且つホールドして図6(G)に示す周波数補正信号Vfcをライン34aに送出する。なお、サンプル・ホールド回路55の出力段に平滑用のフィルタを接続することができる。
また、図1の周波数補正手段17aを加算器で構成し、位相差検出手段23aから負の極性を有する周波数補正信号Vfcを発生させることができる。
【0033】
図6(G)に示すように周波数補正信号Vfcが変化すると、図1及び図2に示す周波数補正手段17aの出力も変化し、結果としてインバータ回路2aの出力周波数も変化し、第1及び第2のインバータの同期運転が達成される。
【0034】
上述から明らかなように本実施形態は次の効果を有する。
(1) 共通位相信号を形成し、この共通位相信号と自己のインバータの位相を示す方形波との位相差を検出し、周波数補正信号としているので、同期運転を比較的簡単に達成できる。
(2) 従来方法で必要であった有効電力の計算が不要であるので、位相差検出の時間遅れが少なくなり、同期運転の制御の応答特性が向上する。
(3) 有効電力と無関係に同期運転を制御するので、従来方法で生じた負荷の変化による周波数の変動を防ぐことができる。
(4) 共通位相信号形成用スイッチ手段21a、21bと第1及び第2の共通位相信号形成用導体7、8とを使用して共通位相信号を形成するので、共通位相信号を簡単に作成することができる。
(5) 共通位相信号形成用スイッチ手段21aとしてホトトランジスタ38と発光ダイオード39とを使用しているので、インバータ制御回路6aの主回路部分と電気的に分離して共通位相信号を容易に作成することができる。
(6) 共通位相信号検出手段22aとして発光ダイオード40とホトトランジスタ41とを使用しているので、インバータ制御回路6aの主回路部分と電気的に分離して共通位相信号を容易に検出することができる。
(7) 位相差検出手段23aを、排他的OR回路46から成る位相差パルス形成回路と定積分回路53から成るパルス・電圧変換回路を使用して構成するので、位相差検出及び周波数補正信号の形成を容易に達成できる。
【0035】
【第2の実施形態】
次に、図7を参照して第2の実施形態の電力変換装置を説明する。但し、図7において図1と共通する部分には同一の符号を付し、その説明を省略する。
【0036】
図7の電力変換装置の主回路は図1と同一に構成されている。図7のスイッチ制御回路6a′、6b′は図1のスイッチ制御回路6a、6bと多くの部分において同一であるが、一部において相違している。即ち、図7では、図1の第1及び第2の出力電圧振幅指令手段15a、15bの代りにこれ等と同一の機能を有する共通の出力電圧振幅指令手段15が設けられ、また、第1及び第2の周波数指令手段16a、16bの代りにこれ等と同一の機能を有する共通の周波数指令手段16が設けられ、また、第1及び第2の共通位相信号検出手段22a、22bの代りにこれ等と同一の機能を有する共通の位相信号検出手段22が設けられ、また、第1及び第2のバイアス直流電源9a、9b及び抵抗10a、10bの代りにこれ等と同一の機能を有する共通のバイアス直流電源9及び抵抗10が設けられ、これ等以外は図1と同一に構成されている。
【0037】
更に詳細には、共通の出力電圧振幅指令手段15がライン32a、32bによって第1及び第2の正弦波発生手段18a、18bにそれぞれ接続されている。共通の周波数指令手段16がライン33a、33bによって第1及び第2の周波数指令補正手段17a、17bに接続されている。共通位相信号検出手段22がライン44a、44bによって第1及び第2の位相差検出手段23a、23bに接続されている。
【0038】第2の実施形態によれば、第1の実施形態と同一の効果が得られる他に、第1及び第2のインバータのために出力電圧振幅指令手段15、周波数指令手段16、共通位相信号検出手段22、バイアス直流電源9、及び抵抗10を共通に設けたので、この分だけ小型化及び低コスト化を図ることができるという効果も得ることができる。
【0039】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) インバータ回路2a、2b、フィルタ3a、3b、共通出力導体4、5を周知の3相交流回路に変形することができる。
(2) 図1及び図7では第1及び第2のインバータの直流電源1a、1bが独立に設けられているが、これを共通電源にすることができる。
(3) 共通位相信号形成用スイッチ手段21a、21bをバイポーラトランジスタで形成し、これをホトトランジスタ38の代りに導体7、8間に接続し、ベースを方形波発生手段20a、20bに接続することができる。
(4) 共通位相信号検出手段22a、22bをバイポーラトランジスタを含む回路で形成することができる。この場合には例えば図2のホトトランジスタ41をバイポーラトランジスタとし、発光ダイオード4の代りに導体7、8間の電圧をバイポーラトランジスタのベースに印加する。
(5) 図7の出力電圧振幅指令手段15、周波数指令手段16、共通位相信号検出手段22、及びバイアス直流電圧源9から選択された1つ又は複数のみを第1及び第2のインバータに対して共通に設け、選択しなかった残りを図1と同様に個別に設けることができる。また、第1及び第2のインバ−タの出力電圧の検出を1箇所で行い、これを共用してもよい。
(6) 3台又はこれ以上のインバータを並列接続する場合にも本発明を適用することができる。
(7) インバータ制御回路6a、6b、6a′、6b′の一部をディジタル回路で構成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に従う電力変換装置を示すブロック図である。
【図2】図1の第1のインバータ部分を詳しく示すブロック図である。
【図3】図2のスイッチ制御信号形成回路の各部の電圧状態を示す波形図である。
【図4】図2の位相差検出手段の1例を詳しく示す回路図である。
【図5】図2の各部の電圧状態を示す波形図である。
【図6】図4の各部の電圧状態を示す波形図である。
【図7】第2の実施形態の電力変換装置を示すブロック図である。
【符号の説明】
1a、1b 第1及び第2の直流電源
2a、2b 第1及び第2のインバータ回路
3a、3b 第1及び第2のフィルタ
4、5 第1及び第2の共通出力導体
6a、6b 第1及び第2のインバータ制御回路
7、8 第1及び第2の共通位相信号形成用導体
9、9a、9b バイアス用直流電源
10、10a、10b 抵抗
15、15a、15b 出力電圧振幅指令手段
16、16a、16b 周波数指令手段
17a、17b 第1及び第2の周波数指令補正手段
18a、18b 第1及び第2の正弦波発生手段
19a、19b 第1及び第2のスイッチ制御信号形成手段
20a、20b 第1及び第2の方形波発生手段
21a、21b 第1及び第2の共通位相信号形成用スイッチ手段
22a、22b 第1及び第2の共通位相信号検出手段
23a、23b 第1及び第2の位相差検出手段

Claims (4)

  1. 直流を交流に変換するための変換用スイッチをそれぞれ含む複数のインバータ回路と、
    前記複数のインバータ回路の出力端子にそれぞれ接続された複数のLCフィルタと、
    前記複数のLCフィルタの出力端子を互いに並列に接続する共通出力導体と、
    前記複数のインバータ回路の出力電圧の振幅指令値を与えるための共通又は複数の出力電圧振幅指令手段と、
    前記複数のインバータ回路の出力電圧の周波数指令値を与えるための共通又は複数の周波数指令手段と、
    前記複数のインバータ回路の共通位相信号を形成するために設けられた第1及び第2の共通位相信号形成用導体と、
    前記第1及び第2の共通位相信号形成用導体間に所定の直流バイアス電圧を供給するためのバイアス電源と、
    前記第1及び第2の共通位相信号形成用導体の相互間が電気的に接続状態にあるか否かを検出し、この検出信号を共通位相信号として出力する単一又は複数の共通位相信号検出手段と、
    前記出力電圧振幅指令手段と前記周波数指令手段と前記第1及び第2の共通位相信号形成用導体と前記共通位相信号検出手段とにそれぞれ接続され、前記複数のインバータ回路を同期運転することができるように前記変換用スイッチを制御するための複数のインバータ制御回路とを具備し、
    前記複数のインバータ制御回路のそれぞれが、
    前記周波数指令手段に接続された第1の入力端子と前記複数のインバータ回路の同期運転を行うための補正信号を受け入れるための第2の入力端子とを有し、前記周波数指令値を前記補正信号によって補正して補正周波数指令を形成する周波数指令補正手段と、
    前記出力電圧振幅指令手段と前記周波数指令補正手段とに接続され、前記出力電圧振幅指令と前記補正周波数指令とに従う正弦波信号を発生する正弦波発生手段と、
    前記インバータ回路の出力電圧が前記正弦波信号で指令された電圧になるように前記インバータ回路の前記変換用スイッチを制御するためのスイッチ制御信号を形成するスイッチ制御信号形成手段と、
    前記正弦波信号に同期した方形波信号を発生する方形波発生手段と、
    前記第1及び第2の共通位相信号形成用導体の相互間に接続され且つ前記方形波発生手段から発生した前記方形波に応答してオンになるように構成された共通位相信号形成用スイッチ手段と、
    前記方形波発生手段と前記共通位相信号検出手段とに接続され、前記方形波信号と前記共通位相信号との位相差を検出し、この位相差検出信号に対応するように前記補正信号を作成し、この補正信号を前記周波数指令補正手段の前記第2の入力端子に供給する位相差検出手段と
    を有していることを特徴とする電力変換装置。
  2. 前記共通位相信号形成用スイッチ手段は、
    前記第1の共通位相信号形成用導体に接続されたコレクタと前記第2の共通位相信号形成用導体に接続されたエミッタとを有するトランジスタ又はホトトランジスタと、
    前記方形波信号に応答して前記トランジスタ又はホトトランジスタをオン状態に制御する手段と
    から成ることを特徴とする請求項1記載の電力変換装置。
  3. 前記共通位相信号検出手段は、前記第1及び第2の共通位相信号形成用導体の相互間の電圧の位相反転信号を前記位相信号として出力するものであることを特徴とする請求項1又は2記載の電力変換装置。
  4. 前記位相差検出手段は、
    前記方形波発生手段と前記共通位相信号検出手段とに接続され、前記方形波信号と前記共通位相信号検出信号との位相差を示すパルスを発生する論理回路と、前記論理回路から得られた前記位相差を示すパルスをこのパルスの幅に反比例又は比例するように振幅が変化する電圧に変換し、これを前記補正信号として出力するパルス・電圧変換回路と
    から成ることを特徴とする請求項3記載の電力変換装置。
JP2002166896A 2002-06-07 2002-06-07 複数台のインバータを並列接続した電力変換装置 Expired - Fee Related JP3968572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002166896A JP3968572B2 (ja) 2002-06-07 2002-06-07 複数台のインバータを並列接続した電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166896A JP3968572B2 (ja) 2002-06-07 2002-06-07 複数台のインバータを並列接続した電力変換装置

Publications (2)

Publication Number Publication Date
JP2004015923A true JP2004015923A (ja) 2004-01-15
JP3968572B2 JP3968572B2 (ja) 2007-08-29

Family

ID=30434306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166896A Expired - Fee Related JP3968572B2 (ja) 2002-06-07 2002-06-07 複数台のインバータを並列接続した電力変換装置

Country Status (1)

Country Link
JP (1) JP3968572B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020947A (ja) * 2003-06-27 2005-01-20 Fuji Electric Systems Co Ltd Pwm搬送波の同期方法及び電力変換システム
CN101478257B (zh) * 2008-12-04 2010-11-17 宁波大学 可并联电源逆变器及逆变器系统和系统的同步控制方法
US8018746B2 (en) 2008-01-21 2011-09-13 Sanyo Denki Co., Ltd. Parallel inverter system
WO2016028224A1 (en) * 2014-08-18 2016-02-25 National University Of Singapore Single-stage multi-string led driver with dimming
CN111884248A (zh) * 2019-11-12 2020-11-03 株洲中车时代电气股份有限公司 一种电压控制方法及系统
JPWO2021014574A1 (ja) * 2019-07-23 2021-01-28

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020947A (ja) * 2003-06-27 2005-01-20 Fuji Electric Systems Co Ltd Pwm搬送波の同期方法及び電力変換システム
US8018746B2 (en) 2008-01-21 2011-09-13 Sanyo Denki Co., Ltd. Parallel inverter system
CN101478257B (zh) * 2008-12-04 2010-11-17 宁波大学 可并联电源逆变器及逆变器系统和系统的同步控制方法
WO2016028224A1 (en) * 2014-08-18 2016-02-25 National University Of Singapore Single-stage multi-string led driver with dimming
JPWO2021014574A1 (ja) * 2019-07-23 2021-01-28
CN111884248A (zh) * 2019-11-12 2020-11-03 株洲中车时代电气股份有限公司 一种电压控制方法及系统
US11646675B2 (en) 2019-11-12 2023-05-09 ZhuZhou CRRC Times Electric Co., Ltd. Voltage control method and system

Also Published As

Publication number Publication date
JP3968572B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
KR101813691B1 (ko) 멀티레벨 인버터용 데드타임을 제어하는 전류벡터
JP2914251B2 (ja) インバータ装置
JP5112111B2 (ja) 直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステム
JP6206502B2 (ja) 電力変換装置及び電力変換方法
JP2008206392A (ja) 電気駆動装置内のpwm電圧ひずみを低減させるための方法および装置
JP2007300712A (ja) 交流電力供給装置
JP2010011702A (ja) 電力変換装置
US11863098B2 (en) Multi-level inverter
JP3968572B2 (ja) 複数台のインバータを並列接続した電力変換装置
JP2008236889A (ja) インバータ装置
US9673735B2 (en) Power converter
JP2009303461A (ja) 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法
JP2018166376A (ja) スイッチング電源装置及びその制御方法
JP2007082286A (ja) 多相対多相電力変換装置
JP2002359976A (ja) 正弦波入力整流装置
JP3286046B2 (ja) 電力変換装置の制御方法
JP5707846B2 (ja) 電力変換装置
JP4448294B2 (ja) 電力変換装置
JP2922941B2 (ja) パルス幅変調形インバータの制御方法
KR100685444B1 (ko) 단상인버터의 병렬제어시스템
JP3246584B2 (ja) Ac/dcコンバータ
JP2002186251A (ja) 電力変換装置の制御装置
JPH09149653A (ja) 交流電源装置、マスタ機専用の交流電源装置およびスレーブ機専用の交流電源装置
JP2838133B2 (ja) 電力変換装置
JPH1056781A (ja) インバータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3968572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees