JP4448294B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4448294B2 JP4448294B2 JP2003170978A JP2003170978A JP4448294B2 JP 4448294 B2 JP4448294 B2 JP 4448294B2 JP 2003170978 A JP2003170978 A JP 2003170978A JP 2003170978 A JP2003170978 A JP 2003170978A JP 4448294 B2 JP4448294 B2 JP 4448294B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- circuit
- voltage reference
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、可変周波数、可変電圧の多相交流電力を得る電力変換装置に関する。
【0002】
【従来の技術】
従来より、直流電圧を、可変周波数、可変電圧の交流電圧へ変換する手法として、電圧型インバータにおけるPWM(パルス幅変調)制御が知られている。PWM制御は、通常の2レベルインバータは勿論、スイッチング素子の耐圧を下げ、あるいは波形を改善することが可能な多レベルインバータや、単相多レベルインバータを3相接続したインバータ等、多くの電圧型インバータに用いられている。
【0003】
電圧型インバータでは、直流回路に直列接続されたスイッチング素子を複数組用い、これらの直列接続されたスイッチング素子の中点から交流電力を取り出すいわゆるブリッジ構成を採用するのが普通であるが、これに使用されるIGBT等の直列接続されたスイッチング素子が同時にオンすると、直流回路の短絡を起こす。したがって、これらの素子を排他的にオン、オフ制御する必要がある。尚この場合、スイッチング素子の特性などに起因するオフの遅れによる短絡を防止する為に、オンディレイ(デッドタイム)が付加されるのが一般的である(例えば、非特許文献1参照。)。
【0004】
このように、電圧型インバータのスイッチング素子のオン、オフ制御にオンディレイを付加し、これをPWM制御した場合のゲートパルス波形を図7に示す。図7(a)は、PWMパルスGに対し、正側のスイッチング素子を制御する正側ゲートパルスGPと、負側のスイッチング素子を制御する負側ゲートパルスGNとの関係を示したものである。図7(a)に示したように従来の方式では、常に正側ゲートパルスGPはデッドタイムtdだけ遅れた立ち上がりとなり、負側ゲートパルスGNはデッドタイムtdだけ遅れた立ち下がりとなる。
【0005】
図7(b)は、PWMパルスGの幅が小さくなり、消滅寸前の状態を示している。この状態は、PWMパルスGの幅がデッドタイムtd以下であるので正側ゲートパルスGPは存在せず、負側ゲートパルスGNの幅はほぼtdとなる。
【0006】
図7(c)は、図7(b)の状態からPWMパルスGがなくなった場合を示している。この状態で負側ゲートパルスGNは消滅する。すなわち、図7(b)から図7(c)への移行時に電圧の不連続性を招くことが分かる。
【0007】
実際の回路への影響を考察すると、デッドタイムtdがある場合の出力電圧は、出力の電流の向きにより変化する。これを以下図8及び図9を参照して説明する。
【0008】
図8は、出力電流が正の場合のゲートパルスと出力電圧との関係を示したものである。図8(a)の回路に示したように、直列接続されたスイッチング素子の中点から電流が流れている場合を考えると、PWMパルスG、正側ゲートパルスGP、負側ゲートパルスGN及び相出力電圧の関係は図8(b)に示す通りとなる。
【0009】
これに対し、図9(a)に示したように、直列接続されたスイッチング素子の中点に電流が流れ込んでいる場合を考えると、PWMパルスG、正側ゲートパルスGP、負側ゲートパルスGN及び相出力電圧の関係は図9(b)に示す通りとなる。
【0010】
すなわち、図8(a)のように出力電流が正の向きであれば、図8(b)に示したように出力電圧は、正側ゲートパルスの幅で制御され、逆に図9(a)のように出力電流が負の向きであれば、図9(b)に示したように出力電圧は、負側ゲートパルスの幅で制御される。
【0011】
このように、これらデッドタイムtdを付加した電圧型インバータは、流れる電流の方向によって、実際に出力される電圧が異なる為、これを補償する必要があり、前出の非特許文献1の第203頁に記載されているように、出力の電流または電圧を検出して電圧基準を補償する方式が、一般に知られている。また、このような補償を行う技術は、上述したキャリア比較方式によるPWM制御方式に限らず、空間ベクトル方式、あるいはヒステリシスコンパレータを用いた電流追従制御方式等の場合でも同様に有効である。
【0012】
【非特許文献1】
電気学会発行、「半導体電力変換回路」、オーム社、第138頁及び第203頁
【0013】
【発明が解決しようとする課題】
しかしながら従来のデッドタイム補償方式は、出力の電流または電圧を検出して電圧基準を補償するといういわゆるフィードバック方式を採用しているため、制御の遅れなどにより補償がスムースに行かない場合があり、また、前述したように、負側ゲートパルスの幅で制御されるモードでは、本質的に電圧の連続性を保つことができない為、制御が不安定になるという問題があった。この電圧の不連続点は、電圧のピーク以外で短いパルス幅が必要な多レベルインバータでは特に影響が大きい。
【0014】
従って本発明は上記問題点に鑑みなされたもので、正側及び負側のスイッチング素子が同時にオンしないように一定のデッドタイムを設け、且つ出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の目的を達成するために本発明の電力変換装置は、直流電源と、この直流電源の出力を交流に変換するための直列接続された2個以上のスイッチング素子と、前記スイッチング素子をオンオフ制御する制御手段を備え、前記制御手段は、電圧基準に所定の補正量を加算または減算する電圧基準補正回路と、前記補正された電圧基準と搬送波とを比較してパルス信号を生成する比較回路と、前記パルス信号にインバータ主回路の正側スイッチング素子のオン期間と負側スイッチング素子のオン期間が重ならないようにデッドタイムを付加して正素子用パルスと負素子用パルスを生成するデッドタイム付加回路と、前記デッドタイムを付加した正素子用パルスと負素子用パルスとを入れ替えた後、オンオフ反転し、かつ任意の一方のパルスを所定時間オフさせるパルス補正回路とを有することを特徴とする。
【0016】
本発明によれば、通常の、オン、オフを制御するモードに加え、片方のオフ幅だけを制御するモードを持ったデッドタイム付パルス幅変調回路が実現できるので、出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供できる。
【0017】
【発明の実施の形態】
(第1の実施の形態)
以下に、本発明による電力変換装置の第1の実施の形態を図1及び図2を参照して説明する。図1は本発明の電力変換装置の構成図である。
【0018】
電圧型インバータ1は、直流電源2から平滑コンデンサ3を介して供給される直流電力を任意の電圧、周波数の3相交流に変換する。この電圧型インバータ1は、ブリッジ接続されたIGBT等からなるスイッチング素子4a、4b、4c、4d、4e及び4fから構成され、スイッチング素子4aと4d、4bと4e、4cと4fは夫々が直列接続され、直列接続されたスイッチング素子の両端は平滑コンデンサ3と並列に接続され、これらの中点は夫々3相出力端子U、V及びWに接続されている。また、スイッチング素子4a、4b、4c、4d、4e及び4fには各々逆並列にフライホイールダイオードが接続されている。
【0019】
電圧型インバータ1を構成するスイッチング素子4a、4b、4c、4d、4e及び4fは、U相パルス幅変調回路5a、V相パルス幅変調回路5b及びW相パルス幅変調回路5cを有する制御回路5により制御されている。制御回路5には、U相パルス幅変調回路5a、V相パルス幅変調回路5b及びW相パルス幅変調回路5c以外の回路が含まれているが、ここでは説明を簡単にするため省略している。以下U相パルス幅変調回路5aを例にその内部構成について説明する。尚、他相のパルス幅変調回路5b、5cについても同様である。
【0020】
U相パルス幅変調回路5aは、U相電圧基準を受け、これをU相正側のスイッチング素子4aとU相負側のスイッチング素子4bにゲートパルスGUP、GUNを夫々供給するための回路である。尚、U相電圧基準は、制御回路5内の図示しない速度基準、あるいは電流基準などから作成されている。
【0021】
U相パルス幅変調回路5aに入力されたU相電圧基準は、まず一方の比較回路51で搬送波と比較され、その出力を正側スイッチング素子用のゲートパルスGUPとする。また、U相電圧基準は電圧基準補正回路52に入力され、電圧補正量ΔVが加えられる。電圧基準補正回路52で補正された電圧基準をもう1つの比較回路53で搬送波と比較し、反転回路54により反転した信号を負側スイッチング素子のゲートパルスGUNとする。
【0022】
電圧補正回路52で補正する電圧補正量ΔVは、例えば搬送波が三角波の場合、振幅をA、周期をTc、所望のデッドタイムをtdとして、以下とする。
【0023】
ΔV=td×2×A/(Tc/2)・・・(1)
以下図2により、本発明の第1の実施の形態に係る電力変換装置の動作について説明する。図2は本発明の第1の実施の形態に係る電力変換装置のパルス幅変調波形を示したものである。
【0024】
図2(a)は搬送波が電圧基準及び補正した電圧基準とクロスする場合の通常の動作波形を示す。この場合、正側ゲートパルスGUPは、電圧基準と搬送波のクロス条件で定まる波形となっており、デッドタイムのない波形となる。ところが、負側ゲートパルスGUNは、補正した電圧基準と搬送波のクロス条件で定まる波形となっており、上記(1)式から分かるように、もとの電圧基準に対し、立ち上がりがデッドタイムtd分だけ遅れ、立ち下りは逆にデッドタイムtd分だけ早くなる。このように負側ゲートパルスGUNを補正することによりデッドタイムtdを確保することができる。
【0025】
次に、図2(b)は搬送波の最大値が電圧基準と補正した電圧基準との間の値となる場合の動作波形を示している。この場合は、負側ゲートパルスGUNは常にオフ状態となり、正側ゲートパルスGUPは電圧基準と搬送波のクロス条件で一意に定まるので、図のようなデッドタイムtdより小さい幅のパルスを出力する。
【0026】
最後に、図2(c)は搬送波の最小値が電圧基準と補正した電圧基準との間の値となる場合の動作波形を示している。この場合は、図2(b)の場合とは逆に正側ゲートパルスGUPは常にオフ状態となり、負側ゲートパルスGUNは補正した電圧基準と搬送波のクロス条件で一意に定まるので、デッドタイムtdより小さい幅のパルスを出力する。
【0027】
以上説明したように、図1に示したようなU相パルス幅変調回路5aを用いれば、正側及び負側のゲートパルスを個別に生成できるため、通常は、常にデッドタイムtdを確保したスイッチングを行い、かつ、一方の電圧基準が搬送波と交差しないレベルの場合には、片方だけのオフパルス幅を制御するモードに自動的に切り替えることが可能となる。
【0028】
このように、片側だけのオフパルス幅を制御するモードを併せ持つことで、図7(b)から図7(c)に移行する場合のような出力電圧の不連続点は発生せず、安定な制御を行うことができる。尚、通常デッドタイムtdは、スイッチング素子4のオン時間やオフ時間のバラツキを考慮し、スイッチング素子4のオン時間やオフ時間より十分大きい値に設定するのでこのような工夫により十分な効果が期待できる。
【0029】
また、2つの比較回路と電圧補正回路を設けるという比較的簡単な回路構成で、デッドタイム付パルス幅変調回路を構成することができる。
【0030】
この第1の実施の形態では、三角波比較回路を基にしたPWMの例で説明したが、その他の搬送波を用いる場合や、空間ベクトル方式あるいはヒステリシスコンパレータを用いた瞬時電流制御方式においても、このような、オフ幅だけを独立して制御するモードを持たせれば、同様に出力電圧が連続で、安定な制御が可能な電力変換装置を提供できる。
【0031】
また、第1の実施の形態では、通常制御に加え、オフ幅制御を持たせる方法について主に述べているが、この回路の入力の電圧基準に、従来のデッドタイム補償方式を施せば、デッドタイムtdによる電圧のずれを補正することも可能となる。
【0032】
(第2の実施の形態)
以下、本発明の第2の実施の形態に係る電力変換装置について、図3及び図4を参照して説明する。図3は本発明の第2の実施の形態に係る電力変換装置の構成図である。この第2の実施の形態の各部について、図1に示す第1の実施の形態の各部と同一部分は同一符号で示し、その説明を省略する。この第2の実施の形態が、第1の実施の形態と異なる点は、インバータ1の各相の出力電流を検出する電流検出器6a、6b及び6cを追加し、これらの出力を夫々各相のパルス幅変調回路5a、5b及び5cの入力としている点である。
【0033】
図4は、図3のパルス幅変調回路5aの内部を示すブロック構成図であり、図1と同一の構成要素については、同一符号で示しその説明は省略する。図1と異なる点は、電圧補正回路52の補正を、電流検出器5aで検出された出力電流の値により、加算、減算を切り替えて行うようにした点と、電圧基準及び補正した電圧基準の出力に比較選択回路55を付加し、比較選択回路55の出力を比較回路51及比較回路53の入力とした点である。
【0034】
図4のパルス幅変調回路5aでは、インバータ1の出力電流の極性で、電圧補正の極性を切り替える。すなわち、出力電流が正の場合は、電圧を加算側に補正し、出力電流が負の場合は、電圧を減算側に補正する。
【0035】
また、比較選択回路55では、補正前後の電圧基準の大小関係を比較し、値の小さな方を比較回路51で搬送波と比較したパルスを正側スイッチング素子のゲートパルスGUPとし、値の大きな方を比較回路53で搬送波と比較したパルスを負側スイッチング素子のゲートパルスGUNとする。
【0036】
図8に示したように、出力電流が正の場合は、出力電圧は正側ゲートパルスGUPと同一の波形となるので、図4において、補正電圧を加算するようにすれば、比較選択回路55は、正側ゲートパルスGUP用に、小さい方すなわち補正する前の電圧基準を選択するので、与えられた電圧波形を実現するためのゲートパルスGUPが得られる。
【0037】
逆に図9に示したように、出力電流が負の場合は、出力電圧は負側ゲートパルスGUNと同一の波形となるので、図4において、補正電圧を減算するようにすれば、比較選択回路55は、負側ゲートパルスGUN用に、大きい方すなわち補正する前の電圧基準を選択するので、与えられた電圧波形を実現するためのゲートパルスGUNが得られる。
【0038】
従って、この第2の実施の形態のように、出力電流の方向により、電圧補正の符号を変え、値の小さな方で正側スイッチング素子、大きな方で負側スイッチング素子を制御すれば、常に与えられた電圧基準と、実際の出力電圧とが一致したパルス幅変調を行うことができる。言い換えれば、出力電圧のデッドタイム補償を内包したデッドタイム付パルス幅変調回路を実現できる。
【0039】
尚、図3では、各相の出力電流を検出しているが、電力変換装置に接続される負荷が、三相平衡負荷であれば、2相だけの電流検出のみで、残りの1相は他の相から演算することもできる。
【0040】
また、出力電流を直接検出しなくても、これを間接的に検出し、この間接的に検出した出力電流極性により電圧補正の符号を反転させるようにしても前述と同様の効果が期待できる。例えば、第2の実施の形態の出力電流に代えて、電力変換装置に与えられる電流基準を用いても良く、また、出力電圧を検出し、これが電圧基準より大きければ、出力電流は正、逆に小さければ出力電流は負と判断しても良い。尚、電圧は各相の電圧を直接検出しなくても、例えば線間電圧を検出し、相電圧を演算するようにしても良い。
【0041】
(第3の実施の形態)
図5は本発明の第3の実施の形態に係る電力変換装置に使用されるパルス幅変調回路5aのブロック構成図である。
【0042】
U相パルス幅変調回路5aに入力されたU相電圧基準は、電圧補正回路52により電圧補正が行なわれ、補正された電圧基準は比較回路55で搬送波と比較される。比較回路55の出力はデッドタイム付加回路56で所定のデッドタイムtdが付加され、パルス補正回路57の入力となる。パルス補正回路57の出力が正側ゲートパルスGUPと負側ゲートパルスGUNとなっている。パルス補正判定回路58は、パルス補正回路57におけるパルス補正および電圧補正回路52における電圧補正の切り替え用に設けられている。
【0043】
このパルス補正判定回路58は、入力された電圧基準が所定の範囲になく、予想されるPWMパルスのオフ幅が、デッドタイムtdよりも短くなる場合、電圧補正回路52および、パルス補正回路57に補正指令を出力する。以下この詳細動作について説明する。
【0044】
三角波比較PWMを行う場合、以下のように、電圧基準を3領域に分け、それぞれの場合の動作を以下に示すようにする。ここで、電圧基準をV*、三角波搬送波の振幅をA、周期をTc、デッドタイムをtdとしており、前述の通りΔV=td×2×A/(Tc/2)である。
【0045】
(a)V*<−A+ΔV の場合
電圧補正回路52で、電圧基準にΔVを加算する。すなわち、パルス補正判定回路58の補正パルス選択指令で電圧補正量を正側に選択し、補正ありフラグ指令で電圧補正回路52の補正を生かす様にする。一方、パルス補正回路57では、パルス補正判定回路58の補正ありフラグ指令により、正側と負側のパルスを入れ替え反転し、かつ、補正パルス選択指令により、正側スイッチング素子用ゲートパルスGUPは連続オフ信号とする。
【0046】
(b)V*<=|A−ΔV| の場合
電圧補正回路52および、パルス補正回路57では補正を行わない。すなわち、パルス補正判定回路58の補正ありフラグ指令により電圧補正回路52での電圧補正は行わない様にし、またパルス補正回路57でもゲートパルスの補正は行わない様にする。
【0047】
(c)V*>A−ΔV の場合
電圧補正回路52にて、電圧基準からΔVを減算する。すなわち、パルス補正判定回路58の補正パルス選択指令で電圧補正量を負側に選択し、補正ありフラグ指令で電圧補正回路52の補正を生かす様にする。一方、パルス補正回路57では、パルス補正判定回路58の補正ありフラグ指令により、正側と負側のパルスを入れ替え反転し、かつ、補正パルス選択指令により、負側スイッチング素子用ゲートパルスGUNは連続オフ信号とする。
【0048】
このように、片側だけのオフパルス幅を制御するモードを併せ持つことにより、図7(b)から図7(c)に移行する場合に生じた、出力電圧の不連続点を発生させずに、安定な制御を行うことができる。
【0049】
尚、第3の実施の形態では、三角波比較回路を元にしたパルス幅変調回路を示したが、その他の搬送波や、空間ベクトル方式あるいはヒステリシスコンパレータを用いた瞬時電流制御方式においても、このような、オフ幅だけを独立して制御するモードを持たせれば、同様な効果が得られる。
【0050】
また、第3の実施の形態では、通常制御に加え、オフ幅制御を持たせる方法について主に述べているが、この回路の入力の電圧基準を、従来のデッドタイム補償方式を施せば、デッドタイムtdによる電圧のずれが補正できることは明らかである。
【0051】
(第4の実施の形態)
図6は、本発明の第4の実施の形態に係る電力変換装置の構成図である。この第4の実施の形態の各部において、図1の第1の実施の形態の電力変換装置の各部と同一部分は同一符号で示し、その説明を省略する。この第4の実施の形態が、第1の実施の形態と異なる点は、インバータ1が2レベルでなく3レベルインバータとなっている点、これに伴い、直流電源2が正側直流電源2aと負側直流電源2bに分割されている点、平滑コンデンサ3も正側平滑コンデンサ3aと負側平滑コンデンサ3bに分割されている点、更に、3レベル構成のインバータ1の1相を構成するスイッチング素子4a1、4a2、4d1及び4d2の夫々に対応して、その1相がU相であれば、U相パルス幅変調回路5aからゲートパルスGUP1、GUP2、GUN1及びGUN2が出力される様に構成されている点である。
【0052】
図6に示した3レベルインバータの場合においても、直流短絡を防止する為、スイッチング素子4a1と4d1およびスイッチング素子4a2と4d2が同時にオンしないように、排他的に制御する。具体的には、U相の電圧基準をスイッチング素子4a1及び4d1用電圧基準とスイッチング素子4a2及び4d2用用電圧基準に分け、この夫々の搬送波との比較を図1のパルス幅変調回路5aに示したような方式で行うことにより、スイッチング素子用ゲートパルスGUP1、GUN1、GUP2及びGUN2を作るようにする。
【0053】
このようにして、インバータ1が多レベル構成となっても、第1の実施の形態で示したパルス幅変調回路が適用できる。同様にして、図4に示した第2の実施の形態のパルス幅変調回路、また図5に示した第3の実施の形態のパルス幅変調回路も多レベルインバータに適用可能であり、この場合も出力電圧を連続に制御でき、且つ安定に制御することが可能な電力変換装置を提供することできる。
【0054】
【発明の効果】
以上述べたように本発明によれば、通常の、オン、オフを制御するモードに加え、片方のオフ幅だけを制御するモードを持ったデッドタイム付パルス幅変調回路が実現できるので、出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供できる。
【図面の簡単な説明】
【図1】 本発明による電力変換装置の第1の実施の形態の構成図。
【図2】 本発明の第1の実施の形態におけるパルス幅変調波形例。
【図3】 本発明による電力変換装置の第2の実施の形態の構成図。
【図4】 本発明の第2の実施の形態におけるパルス幅変調回路のブロック構成図。
【図5】 本発明の第3の実施の形態におけるパルス幅変調回路のブロック構成図。
【図6】 本発明による電力変換装置の第3の実施の形態の構成図。
【図7】 従来のパルス幅変調回路におけるパルス幅変調波形例。
【図8】 出力電流が正の場合のゲートパルスと出力の関係図。
【図9】 出力電流が負の場合のゲートパルスと出力の関係図。
【符号の説明】
1 電圧型インバータ
2、2a、2b 直流電源
3、3a、3b 平滑コンデンサ
4、4a、4b、4c、4d、4e、4f、4a1、4a2、4d1、4d2
スイッチング素子
5 制御回路
5a、5b、5c パルス幅変調回路
6a、6b、6c 電流検出器
51 比較回路
52 電圧補正回路
53 比較回路
54 反転回路
55 比較回路
56 デッドタイム付加回路
57 パルス補正回路
58 パルス補正判定回路
Claims (2)
- 直流電源と、
この直流電源の出力を交流に変換するための直列接続された2個以上のスイッチング素子と、
前記スイッチング素子をオンオフ制御する制御手段を備え、
前記制御手段は、
電圧基準に所定の補正量を加算または減算する電圧基準補正回路と、
前記補正された電圧基準と搬送波とを比較してパルス信号を生成する比較回路と、
前記パルス信号にインバータ主回路の正側スイッチング素子のオン期間と負側スイッチング素子のオン期間が重ならないようにデッドタイムを付加して正素子用パルスと負素子用パルスを生成するデッドタイム付加回路と、
前記デッドタイムを付加した正素子用パルスと負素子用パルスとを入れ替えてオンオフを反転し、かつ任意の一方のパルスを所定時間オフさせるパルス補正回路と
を有することを特徴とする電力変換装置。 - 前記電圧基準が所定の上方リミット量より大きくなるとき、前記電圧基準補正回路は、前記電圧基準から前記上方リミット量を減算し、前記パルス補正回路は、前記デッドタイムを付加した正素子用パルスと負素子用パルスとを入れ替えてオンオフを反転し、かつ負素子用パルスを所定期間オフし、
前記電圧基準が所定の下方リミット量より小さくなるとき、前記電圧基準補正回路は、前記電圧基準に前記下方リミット量を加算し、前記パルス補正回路は、前記デッドタイムを付加した正素子用パルスと負素子用パルスとを入れ替えてオンオフを反転し、かつ正素子用パルスを所定期間オフすることにより、片側だけのオフパルスを出力するようにしたことを特徴とする請求項1記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170978A JP4448294B2 (ja) | 2003-06-16 | 2003-06-16 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170978A JP4448294B2 (ja) | 2003-06-16 | 2003-06-16 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012857A JP2005012857A (ja) | 2005-01-13 |
JP4448294B2 true JP4448294B2 (ja) | 2010-04-07 |
Family
ID=34095617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003170978A Expired - Fee Related JP4448294B2 (ja) | 2003-06-16 | 2003-06-16 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4448294B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338160B2 (ja) * | 2008-07-07 | 2013-11-13 | 三菱電機株式会社 | 電力変換装置の電圧制御装置 |
JP6025906B1 (ja) * | 2015-04-09 | 2016-11-16 | 三菱電機株式会社 | インバータ装置およびインバータ装置を備えた電動機制御装置 |
JP6743600B2 (ja) * | 2016-09-09 | 2020-08-19 | 日産自動車株式会社 | インバータ制御装置およびインバータ制御方法 |
-
2003
- 2003-06-16 JP JP2003170978A patent/JP4448294B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005012857A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9325252B2 (en) | Multilevel converter systems and sinusoidal pulse width modulation methods | |
US8817499B2 (en) | Control method and system for reducing the common-mode current in a power converter | |
US8929111B2 (en) | System and method for common-mode elimination in a multi-level converter | |
US9013906B2 (en) | Power system-interconnected inverter device | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
TWI660566B (zh) | 電力變換裝置 | |
JP2013162536A (ja) | 電力変換装置 | |
JP5374336B2 (ja) | 電力変換装置 | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
JP2007300712A (ja) | 交流電力供給装置 | |
JP2013183565A (ja) | 電流形電力変換装置 | |
JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
JP2009232619A (ja) | 電力変換装置 | |
US11784583B2 (en) | Cascaded pulse width modulation converter control | |
KR102409013B1 (ko) | 전력 변환 장치 | |
JP6303908B2 (ja) | 単相npcインバータの中性点電位制御方法 | |
JP4448294B2 (ja) | 電力変換装置 | |
WO2018179234A1 (ja) | H型ブリッジ変換器およびパワーコンディショナ | |
JP5849632B2 (ja) | 電力変換装置 | |
JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
JP7051600B2 (ja) | 多段変換器の制御装置 | |
US20230019205A1 (en) | Power conversion device and motor system | |
JPWO2017034028A1 (ja) | インバータの制御方法 | |
JP4277360B2 (ja) | 3レベルインバータの制御装置 | |
JPH09163755A (ja) | 電力変換装置の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4448294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |