JP4277360B2 - ３レベルインバータの制御装置 - Google Patents
３レベルインバータの制御装置 Download PDFInfo
- Publication number
- JP4277360B2 JP4277360B2 JP13486599A JP13486599A JP4277360B2 JP 4277360 B2 JP4277360 B2 JP 4277360B2 JP 13486599 A JP13486599 A JP 13486599A JP 13486599 A JP13486599 A JP 13486599A JP 4277360 B2 JP4277360 B2 JP 4277360B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- voltage
- command
- point
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4833—Capacitor voltage balancing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３レベルインバータの制御装置に関し、詳しくは、ＰＷＭ（パルス幅変調）制御における変調方式間の円滑な移行を可能にした制御装置に関するものである。
【０００２】
【従来の技術】
図４は、３レベルインバータの主回路構成の一例である。
同図において、１１０は直流電源、１０１は正側コンデンサ、１０２は負側コンデンサ、８１〜９２は半導体スイッチング素子としての逆導通ゲートターンオフ（以下ＧＴＯ）サイリスタ、９３〜９８は結合ダイオード、１０３は電動機である。
【０００３】
３レベルインバータは、図４に示す主回路構成において、直列に接続された２個の直流入力コンデンサ１０１，１０２に加わる直流電圧をＥdとすると、各相の出力電圧として＋Ｅd／２，０（零電位），−Ｅd／２の３値を出力できるという特徴を持っている。このため、各相の出力電圧として＋Ｅd／２，−Ｅd／２の２値を出力する２レベルインバータと比べて、出力電圧のレベル数が増加し、高調波を低減できるという長所を持っている。
このような３レベルインバータの主回路構成については、例えば、特開昭５６−７４０８８号公報に記載されている。
【０００４】
３レベルインバータでは、主回路のスイッチング素子を動作させるＰＷＭ信号の発生方式として様々な方式があるが、代表的なものとしてユニポーラ変調とダイポーラ変調がある。
前者は、図１０のように、出力相電圧の波形の１周期間において半周期間は零電位と正側電位（＋Ｅd／２）とを繰り返すパルス列を出力し、残りの半周期間は零電位と負側電位（−Ｅd／２）とを繰り返すパルス列を出力することが特徴である。また、後者は、図９のように、出力相電圧の波形において正側電位（＋Ｅd／２）と負側電位（−Ｅd／２）とを零電位を経由しながら交互に出力するパルス列からなることが特徴である。
【０００５】
これらの変調方式に関する従来技術としては、「A NOVEL APPROACH TO THE GENERATION AND OPTIMIZATION OF THREE-REVEL PWM WAVE FORMS」(PESC '88 Record. April 1988、以下、文献１とする）の1255ページから1262ページに、３レベルインバータの高調波低減を目的として、ダイポーラ変調方式とユニポーラ変調方式とを出力電圧の大きさにより切り替えることが記述されている。
【０００６】
前述した図９及び図１０は、上記文献１に記載されているダイポーラ変調及びユニポーラ変調のＰＷＭ方式の原理図である。これらの図から明らかなように、文献１の従来技術においては、ダイポーラ変調とユニポーラ変調では搬送波と電圧指令との比較方法が異なるので、出力電圧の大きさに応じて両変調方式を切り替えるには複雑な回路が必要であり、特に搬送波と電圧指令の両方の位相を厳密に制御しなければならない。
【０００７】
別の従来技術として、特開平５−３４４７３９号公報（以下、文献２とする）及び特開平６−３０５６４号公報（以下、文献３とする）には、上述したダイポーラ変調、ユニポーラ変調を含む変調方式間の移行方法を示す記述がある。
これらのうち文献２では、ダイポーラ変調から部分ダイポーラ変調を経由してユニポーラ変調に移行する記述がある。ここで、部分ダイポーラ変調はユニポーラ変調とダイポーラ変調との特徴を併せ持つ変調方式であり、後述する図８（３）のように電圧指令の位相が０°及び１８０°付近では零電位を経由して正側と負側のパルス列を交互に出力し、その他の位相では、零電位と正側電位（＋Ｅd／２）または零電位と負側電位（−Ｅd／２）を含むパルス列を連続して出力する。
【０００８】
また、文献３に示された変調方式の説明図には、異なった２個の電圧指令をそれぞれ位相の異なる２個の搬送波と比較してＰＷＭ信号を発生する方法が示されている。更に、文献３に示されている方式では、複数の変調方式を切り替えながら電圧指令の振幅が搬送波の振幅を超えるモ−ド（過変調）を経由して１パルス（変調波１周期に１パルス）に移行する方式が示されている。
【０００９】
以上に示した従来技術は、ダイポーラ変調から他の変調方式に移行することで出力電圧の低い領域から高い領域までを制御しようとするものであるが、従来技術の特開平７−１９４１３３号公報（以下、文献４とする）には、ダイポーラ変調により零電圧を含む低い電圧からある程度高い電圧まで連続的に電圧を制御する方法が紹介されている。
この従来技術を、図５〜図７を用いて説明する。図５は３レベルインバータの１相分（例えば図４におけるＲ相）の主回路とその制御ブロック図であり、図６及び図７はその制御方法を説明するための波形比較図である。
【００１０】
まず、図６（１）に示す第１の電圧指令Ｖ*に対して、図５のバイアス量演算回路４から出力されたバイアス量Ｂを加算器６５，６６により減算または加算し、その出力を制限回路３１，３２及び補正量演算回路３６，３７へ導く。補正量演算回路３６，３７は補正量Ｓ1，Ｓ2を演算し、これらの補正量Ｓ1，Ｓ2を加算器６７，６８に入力して前記制限回路３１，３２の出力にそれぞれ加算することにより、第２、第３の電圧指令ＶA *，ＶB *が求められる。なお、９は制限値演算回路である。
【００１１】
次に、ＶA *は比較器６１に導かれて搬送波発振器５２からの搬送波Ｃと比較され、この結果がＧＴＯサイリスタ８１のスイッチングを行うＰＷＭ信号Ｐ1となる。同様にＶB *は比較器６２に導かれて搬送波Ｃと比較され、この結果がＧＴＯサイリスタ８２のスイッチングを行うＰＷＭ信号Ｐ2となる。また、ＰＷＭ信号Ｐ1及びＰ2はそれぞれ反転回路７１，７２に導かれ、これらの出力がＧＴＯサイリスタ８３，８４のスイッチングを行うＰＷＭ信号Ｐ3，Ｐ4となる。
そして、他の相についても同様にＰＷＭ信号を求め、図４に示したＧＴＯサイリスタ８５〜９２をスイッチングする。
【００１２】
図６（３）はＲ相の出力電圧ＶRの波形である。一般に、インバータにおいて電圧指令Ｖ*は変調率指令λ*と電圧指令の波形を表す関数ｆ(θ)との積で表され、例えば電圧指令の波形を数式１に示す正弦波とすれば、前記電圧指令Ｖ*は数式２のようになる。
【００１３】
【数１】
ｆ(θ)＝sinθ
【００１４】
【数２】
Ｖ*＝λ*・sinθ
【００１５】
図６（１）のように変調率指令λ*の大きさが０≦λ*≦（Ｌmax−Ｂ）の状態では、電圧指令Ｖ*の大きさは（Ｌmax−Ｂ）を超えることがない。この時、電圧指令Ｖ*にバイアス量Ｂを加算または減算した値は搬送波Ｃの振幅を超えることがないため、補正量Ｓ1＝Ｓ2＝０となり、図６において電圧指令Ｖ*に一定値のバイアス量Ｂを減算または加算したものがそのまま電圧指令ＶA *またはＶB *となり、これらの関係は数式３、数式４のように表される。
【００１６】
【数３】
ＶA *＝Ｖ*−Ｂ
【００１７】
【数４】
ＶB *＝Ｖ*＋Ｂ
【００１８】
一方、図７（１）のように変調率指令λ*の大きさが（Ｌmax−Ｂ）を超える領域では、電圧指令Ｖ*にバイアス量Ｂを加算または減算して得られた値は図７（２）の斜線部▲１▼，▲４▼で制限値を超えてしまう。このような場合は、斜線部▲１▼，▲４▼では電圧指令が制限値を超えないように大きさを制限する。しかし、このままでは必要な出力電圧が得られなくなるので、ＶB *の斜線部▲１▼をＶA *の斜線部▲２▼で不足分だけ補正（補正量：Ｓ1）し、電圧指令どおりの出力電圧を得るようにする。この時、ＶA *及びＶB *は数式５、数式６で表される。
【００１９】
【数５】
ＶA *＝Ｖ*−Ｂ＋Ｓ１
【００２０】
【数６】
ＶB *＝Ｌmax
【００２１】
また、数式５の補正量Ｓ１は、数式７により表される。
【００２２】
【数７】
Ｓ1＝Ｖ*−（Ｌmax−Ｂ）
【００２３】
ゆえに、電圧指令ＶA *は数式８のようになる。
【００２４】
【数８】
ＶA *＝２Ｖ*−Ｌmax
【００２５】
同様に、図７（１）において制限値を超えている図７（２）のＶA *の斜線部▲４▼は、電圧指令どおりの出力電圧が得られるようにＶB *の斜線部▲３▼について補正（補正量：Ｓ2）を加える。
このとき、電圧指令のＶA *，Ｖ*とＶB *の関係は、数式９、数式１０で示される。
【００２６】
【数９】
ＶA *＝−Ｌmax
【００２７】
【数１０】
ＶB *=Ｖ*＋Ｂ−Ｓ2
【００２８】
また、数式１０における補正量Ｓ2は数式１１により表される。
【００２９】
【数１１】
Ｓ2＝Ｖ*＋（Ｌmax−Ｂ）
【００３０】
ゆえに、電圧指令ＶB *は数式１２のようになる。
【００３１】
【数１２】
ＶB *＝２Ｖ*＋Ｌmax
【００３２】
なお、上記以外の電圧指令Ｖ*の大きさが（Ｌmax−Ｂ）を超えない領域では、補正量Ｓ1＝Ｓ2＝０となり、この時、電圧指令ＶA *，ＶB *はそれぞれ前述の数式３、数式４で表される。
ここで、図５に示した補償量演算回路３６，３７は、電圧指令の大きさにより数式１３または数式１４のように補正量Ｓ1，Ｓ2を演算する。
【００３３】
【数１３】
【００３４】
【数１４】
【００３５】
上述した従来技術では、出力電圧を零から最大値まで電圧指令に対し連続的に制御可能であるが、補正量Ｓ1，Ｓ2が大きくなると２個の電圧指令が重なり、２個の主回路素子（例えば、図４のＲ相ではＧＴＯサイリスタ８１と８２、及び８３と８４）を同時にオンオフするＰＷＭ信号が発生する。
また、補正量Ｓ1，Ｓ2が更に大きくなると、制限値に固定されている電圧指令をもう一方の補正を受けた電圧指令が超えてしまい、３レベルインバータでは禁止されているスイッチング状態（例えば図４のＲ相ではＧＴＯサイリスタ８１及び８４がオンする状態）となる。
【００３６】
【発明が解決しようとする課題】
前記文献１の従来技術では、ダイポーラ変調とユニポーラ変調において、それぞれが電圧指令と搬送波との比較方式が異なった方式を用いているので、前述の如く、２つの変調方式を切り替えるには電圧指令及び搬送波の厳密な位相管理が必要となり、制御方式が複雑になる。
【００３７】
また、前記文献２及び３の従来技術では、電圧指令と搬送波との比較方式は同一であるが、異なった２個の電圧指令を位相の異なる２個の搬送波と比較するため制御方式が複雑になるという問題がある。更に、変調方式間の移行時に電圧指令が搬送波の振幅（ピーク値）付近において発生するＰＷＭ信号のパルス幅について特に考慮されていないため、次のような別の問題がある。
【００３８】
すなわち、一般に、インバータ装置では主回路動作上の制約から、スイッチング素子をオン（またはオフ）するＰＷＭ信号のパルス幅最小値が決められている。このパルス幅最小値より狭い幅のパルスを素子に与えると、素子は十分にオン（またはオフ）できなくなり、素子破壊を招く恐れがある。
また、従来技術では述べられていないが、通常、上述したような素子破壊を防止するために、パルス幅最小値より狭い幅のパルスが発生するような領域では、素子破壊を防ぐために別の手段によりパルス幅を最小値に固定するか、あるいはパルスが発生しないようにパルス幅を零としている。しかし、このようにパルス幅を固定すると、電圧指令に対して必要なパルス幅を得ることができないために出力電圧を制御できなくなるという別の不都合を生じる。
【００３９】
更に、文献２に示された方法で１パルス変調を行うには、電圧指令と搬送波のそれぞれの位相を同期させるため、ここでも位相の厳密な管理が必要になるという問題もある。
【００４０】
前記文献４の従来技術では、出力電圧の全領域をダイポーラ変調により実現しているので、上述したように制御装置が複雑になる問題やパルス幅最小値による問題は発生しない。しかし、前述のように３レベルインバータにおいて禁止されているスイッチング状態となり、素子破壊を起こす危険がある。また、同文献の方式ではそのまま１パルス変調に移行できないため、直流電圧に対してインバータが出力できる電圧が制限されるという問題がある。
【００４１】
そこで本発明は、上述したような種々の問題点を解決し、制御方式の複雑化や出力電圧の制限等を招くことなく、安定して動作可能な３レベルインバータの制御装置を提供しようとするものである。
【００４２】
【課題を解決するための手段】
上記の課題を解決するために、本発明では単一の搬送波と２個の電圧指令を比較するＰＷＭ方式において、電圧指令に対して所定の制限値を設定する手段と、電圧指令やバイアス量を切り替える手段とを備えることで、３レベルインバータにおいて禁止されているスイッチング状態の発生を防止するとともに、変調方式間の移行をスムーズに行い、零電圧を含む低い出力電圧からインバータ出力電圧の最大値までを連続的かつ安定に出力させるものである。
【００４３】
すなわち、請求項１記載の発明は、直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４４】
請求項２記載の発明は、出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、インバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４５】
請求項３記載の発明は、上記請求項１及び請求項２の発明の構成要素を併せ持つものであり、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４６】
請求項４記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００４７】
請求項５記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令をインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値をインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００４８】
請求項６記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令及びインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００５０】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示す３レベルインバータの主回路１相分（図４のＲ相）の制御ブロック図であり、請求項１の実施形態に相当する。なお、図５と同一の構成要素には同一の参照符号を付してある。
【００５１】
図１において、１，２は第１の電圧指令Ｖ*の位相θ*と変調率指令λ*から２つの電圧指令の瞬時値を演算する電圧指令演算回路、３は変調率指令λ*の大きさにより電圧指令Ｖ*を切り替える電圧指令切替回路、４は変調率指令λ*からバイアス量Ｂを演算するバイアス量演算回路、３３は第１の電圧指令Ｖ*からバイアス量Ｂを減算して得られた値を搬送波Ｃの負側の振幅に制限する制限回路、３４は第１の電圧指令Ｖ*にバイアス量Ｂを加算して得られた値を搬送波Ｃの正側の振幅に制限する制限回路、５２は搬送波Ｃを発生する搬送波発振器、６１，６２は第２、第３の電圧指令ＶA *，ＶB *と搬送波Ｃとを比較し、ＧＴＯサイリスタ８１，８２のスイッチングを行なうＰＷＭ信号Ｐ1，Ｐ2を演算する比較器、７１，７２は比較器６１，６２の出力がオンのときはオフ（オフの時はオン）に反転してＧＴＯサイリスタ８３，８４のスイッチングを行うＰＷＭ信号Ｐ3，Ｐ4を演算する反転回路である。
【００５２】
次に、この実施形態の動作について述べる。電圧指令の位相θ*により波形発生回路から出力された信号に変調率指令λ*を掛け合わせたものを演算回路１，２により生成し、切替回路３を介して電圧指令Ｖ*とし、これに加算器６５，６６でバイアス量Ｂを減算または加算する。このようにして得た電圧指令ＶA *とＶB *をもとにしてＰＷＭ信号Ｐ1〜Ｐ4を発生する。
【００５３】
いま、図６（１）のように変調率指令λ*が（Ｌmax−Ｂ）を超えない場合は、電圧指令ＶA *及びＶB *は数式１５、数式１６で表される。ここでのバイアス量Ｂは搬送波Ｃの振幅を超えない任意の値であり、例えばＢ＝０．５とすれば良い。
【００５４】
【数１５】
ＶA *＝ Ｖ*−Ｂ
【００５５】
【数１６】
ＶB *＝ Ｖ*＋Ｂ
【００５６】
この時、電圧指令を正弦波とすれば、Ｖ*は数式１７となる。
【００５７】
【数１７】
Ｖ*＝ λ*・sinθ*
【００５８】
次に、変調率指令λ*が徐々に増加してそのままでは電圧指令Ｖ*が（Ｌmax−Ｂ）を超えるようになると、この付近で問題となるパルスを発生してしまう。そこで、このような場合は電圧指令切替回路３が動作し、電圧指令Ｖ*を図８（１）の様に切り替えると同時に、バイアス量演算回路４の出力も変化する。ここで、同図の電圧指令Ｖ*は振幅をＨとする矩形波であり、０°及び１８０°付近において零となる。また、零期間は変調率指令λ*の大きさにより決定される。
以上の関係を数式で表すと、数式１８となる。
【００５９】
【数１８】
【００６０】
数式１８において、Ｈは搬送波Ｃの振幅より大きい任意の一定値であればよいので、例えば数式１９で示すような値とすれば良い。
【００６１】
【数１９】
Ｈ＝１．１
【００６２】
また、Ｔは変調率指令λ*から、数式２０のように決定される値である。
【００６３】
【数２０】
Ｔ＝cos-1λ*
【００６４】
また、バイアス量演算回路４の出力であるバイアス量Ｂは、変調率指令λ*の大きさに応じて数式２１のように決定される。
【００６５】
【数２１】
【００６６】
次に、電圧指令Ｖ*に対して加算器６５，６６によりバイアス量Ｂを減算または加算したのちに制限回路３３，３４を経て得られたＶA *及びＶB *は、図８（２）のようになり、それぞれ数式２２、数式２３で表される。
【００６７】
【数２２】
【００６８】
【数２３】
【００６９】
次に、請求項２の実施形態に相当する本発明の第２実施形態を説明する。
図２は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図である。図２において、５はインバータ周波数ｆINVにより電圧指令Ｖ*を切り替える電圧指令切替回路、６はインバータ周波数ｆINVからバイアス量Ｂを演算するバイアス量演算回路である。他の部分は図１と同様の記号を付して説明を省略する。
【００７０】
一般に出力電圧及び出力周波数を可変するＶＶＶＦインバータでは、出力電圧が低く出力周波数が直流（周波数零）を含む低周波数領域から出力電圧が高く商用周波数を超える高周波数領域まで、インバータの出力電圧及び出力周波数を連続的に制御しなければならない。このためには、低周波数領域では搬送波の周波数を一定として電圧指令の周波数のみを変化させる非同期式ＰＷＭとし、高周波数領域では電圧指令の周波数と搬送波周波数との比率（変調比）を数式２４のように一定とする同期式ＰＷＭが採用される。
【００７１】
【数２４】
ｆC＝ＮＮ・ｆINV
【００７２】
上記数式２４において
ｆC：搬送波周波数
ｆINV：インバータ周波数
ＮＮ：インバータ周波数ｆINVと搬送波周波数ｆCとの比率（変調比）
【００７３】
ここで、非同期式ＰＷＭと同期式ＰＷＭとの切替周波数は、非同期時の搬送波周波数がインバータ周波数の１０倍を下回らない程度に設定されることが多い。これは、非同期式において搬送波周波数がインバータの出力周波数の１０倍以下になると、インバータの出力電流に含まれる有害な高調波の影響が大きくなり、装置を安定に運転できなくなるという別の問題が起こるためである。
このような問題を防ぐために、適当な周波数において非同期式ＰＷＭと同期式ＰＷＭとを切り替えることが行われるが、この場合は前述のように制御方法が複雑になるという問題を生じる。
【００７４】
以上の問題を解決するために、本実施形態では電圧指令切替回路５により、搬送波周波数ｆCがインバータ周波数ｆINVの１０倍以上である場合には電圧指令を数式１７で示す波形とし、搬送波周波数ｆCがインバータ周波数ｆINVの１０倍程度になる付近で電圧指令を数式１８で示す波形に切り替えることとした。ここで、数式１７の電圧指令をＶ1 *、数式１８の電圧指令をＶ2 *とすると、電圧指令切替回路５の出力は、インバータ周波数ｆINVに応じて数式２５に示すようになる。
【００７５】
【数２５】
【００７６】
また、電圧指令と同様にして、バイアス量演算回路６によりインバータ周波数ｆINVに応じてバイアス量Ｂを変更する。これらの関係を数式で示すと、数式２６のようになる。
【００７７】
【数２６】
【００７８】
数式２５、数式２６において、ｆasytosyは電圧指令及びバイアス量の切替周波数であり、搬送波周波数ｆCの１０分の１程度に設定すればよい。
【００７９】
次に、請求項３の実施形態に相当する本発明の第３実施形態を説明する。図３は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図である。
図３において、７は変調率指令λ*とインバータ周波数ｆINVとに基づいて電圧指令Ｖ*を切り替える電圧指令切替回路、８は変調率指令λ*とインバータ周波数ｆINVとからバイアス量Ｂを演算するバイアス量演算回路である。
他の部分は、図１、図２と同様の記号を付して説明を省略する。
【００８０】
この実施形態は、電圧指令Ｖ*及びバイアス量Ｂの演算方法として、図１の実施形態における変調率指令λ*から演算する方法と、図２の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１、図２の実施形態から容易に理解できるので、説明を省略する。
【００８１】
次いで、請求項４の前提となる実施形態に相当する本発明の第４実施形態を説明する。図１１は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１〜図３及び図５と同一の構成要素には同一符号を付してある。
【００８２】
以下、図１〜図３と異なる部分を中心に説明すると、図１１では、変調率指令λ*から搬送波の振幅を超えない制限値Ｌ1を演算する制限値演算回路９が設けられ、前記制限値Ｌ1は図５と同様に、電圧指令を制限する制限回路３１，３２と補正量演算回路３６，３７とに入力されている。
また、制限回路３１の出力と補正量演算回路３７から出力される補正量Ｓ2とは加算器６７により加算され、その出力は電圧指令を三角波の負側の振幅に制限する制限回路４０に入力され、その出力が電圧指令ＶA *として比較器６１に入力される。
更に、制限回路３２の出力と補正量演算回路３６から出力される補正量Ｓ1とは加算器６８により加算され、その出力は電圧指令を三角波の正側の振幅に制限する制限回路４１に入力され、その出力が電圧指令ＶB *として比較器６２に入力される。
以下の構成は図１〜図３の実施形態と同様である。
【００８３】
次に、本実施形態の動作について述べる。図１の実施形態で述べたように、図６（１）のように変調率指令λ*が（Ｌmax−Ｂ）を超えない場合、電圧指令ＶA *及びＶB *は前述の数式１５，１６で表される。
なお、制限値演算回路９の出力Ｌ1は、数式２７のようにＬmaxに固定しておく。
【００８４】
【数２７】
Ｌ1＝Ｌmax
【００８５】
変調率指令λ*の増加により電圧指令Ｖ*が（Ｌmax−Ｂ）を超える領域では、電圧指令Ｖ*にバイアス量Ｂを加算または減算して得られた値は図７（２）の斜線部▲１▼，▲４▼で制限値Ｌmaxを超えてしまう。このような場合は、斜線部▲１▼及び▲４▼の部分で電圧指令Ｖ*を制限値Ｌmaxに制限する。そして、不足した斜線部▲１▼をもう一方の電圧指令ＶA *で斜線部▲２▼のように補正（補正値Ｓ1）し、電圧指令通りの出力電圧を得る。この時、電圧指令ＶA *，ＶB *と補正量Ｓ1は以下の数式２８〜３０で表される。
【００８６】
【数２８】
ＶA *＝Ｖ*−Ｂ＋Ｓ1
【００８７】
【数２９】
ＶB *＝Ｌmax
【００８８】
【数３０】
Ｓ1＝Ｖ*＋Ｂ−Ｌmax
【００８９】
数式２８、数式３０から、電圧指令ＶA *は数式３１のように整理される。
【００９０】
【数３１】
ＶA *＝２Ｖ*−Ｌmax
【００９１】
同様に制限値Ｌmaxを超えている斜線部▲４▼は、電圧指令通りの出力電圧を得るために斜線部▲３▼で補正（補正量：Ｓ2）を加える。この時、電圧指令ＶA *，ＶB *と補正量Ｓ2は数式３２〜３４で表される。
【００９２】
【数３２】
ＶA *＝−Ｌmax
【００９３】
【数３３】
ＶB *＝Ｖ*＋Ｂ＋Ｓ2
【００９４】
【数３４】
Ｓ2＝Ｖ*−Ｂ＋Ｌmax
数式３３、数式３４から、電圧指令ＶB *は数式３５のように整理される。
【００９５】
【数３５】
ＶB *＝２Ｖ*＋Ｌmax
【００９６】
上述した動作では、変調率指令λ*が大きくなるとやがて２個の電圧指令ＶA *，ＶB *が両方ともＬmaxに近づき、やがては重なり合うことになる。このような場合は図１と同様に電圧指令切替回路３が動作して電圧指令Ｖ*を図８（１）のように切り替えると同時に、バイアス量演算回路４の出力も変化する。
電圧位相指令θ*の大きさに応じた電圧指令Ｖ*の大きさの関係は、数式１８に示したとおりである。
なお、図８、数式１８におけるＨは搬送波の正側と負側の振幅の合計より大きい任意の一定値であれば良く、例えば数式３６のような値にすれば良い。
【００９７】
【数３６】
Ｈ＝２．１
【００９８】
ここで、前述の数式１７の電圧指令をＶ1 *、数式１８の電圧指令をＶ2 *とすると、電圧指令切替回路３の出力は数式３７のようになる。
【００９９】
【数３７】
【０１００】
また、バイアス量演算回路４の出力であるバイアス量Ｂは、前述の数式２１のように決定されると共に、制限値演算回路９の出力Ｌ1は、変調率指令λ*の大きさから数式３８のように決定される。
【０１０１】
【数３８】
【０１０２】
次に、電圧指令Ｖ*から加算器６５によりバイアス量Ｂを減算した後に制限回路３１、加算器６７、制限回路４０を経て得られた電圧指令はＶA *となり、電圧指令Ｖ*に加算器６６によりバイアス量Ｂを加算した後に制限回路３２、加算器６８、制限回路４１を経て得られた電圧指令はＶB *となる。これらの電圧指令ＶA *，ＶB *は、図８（２）に示した波形となる。また、補正量演算回路３６，３７の出力はＳ1＝Ｓ2＝０とする。この時、電圧指令ＶA *及びＶB *はそれぞれ前述の数式２２、数式２３に示したとおりである。
【０１０３】
次いで、請求項５の前提となる実施形態に相当する本発明の第５実施形態について説明する。図１２は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１と同一の構成要素には同一符号を付してある。
図１２において、５は図２と同様にインバータ周波数ｆINVから電圧指令Ｖ*を切り替える電圧指令切替回路、６はインバータ周波数ｆINVからバイアス量Ｂを演算するバイアス量演算回路、１０は変調率指令λ*から制限値Ｌ1を演算する制限回路である。他の部分の構成は図１１と同様であるため説明を省略する。
【０１０４】
この第５実施形態は、図２と同様に、インバータ周波数ｆINVに応じて電圧指令Ｖ*の波形を数式２５（言い換えれば数式１７、数式１８）により切り替え、また、インバータ周波数ｆINVに応じてバイアス量Ｂを数式２６により切り替えるとともに、制限値Ｌ1についてもインバータ周波数ｆINVに応じて数式３９により切り替えるものである。なお、数式３９におけるｆasytosyは数式２５、数式２６に示した切替周波数であり、非同期の搬送波周波数ｆCの１０分の１程度に設定すればよい。
【０１０５】
【数３９】
【０１０６】
次に、請求項６の前提となる実施形態に相当する本発明の第６実施形態を説明する。図１３は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１、図１２と同一の構成要素には同一符号を付してある。
図１３において、７は図３と同様にインバータ周波数ｆINV及び変調率指令λ*から電圧指令Ｖ*を切り替える電圧指令切替回路、８はインバータ周波数ｆINV及び変調率指令λ*からバイアス量Ｂを演算するバイアス量演算回路、１１は同じくインバータ周波数ｆINV及び変調率指令λ*から制限値Ｌ1を演算する制限回路である。他の部分の構成は図１１、図１２と同様であるため説明を省略する。
【０１０７】
この実施形態は、電圧指令Ｖ*、バイアス量Ｂ及び制限値Ｌ1の演算方法として、図１１の実施形態における変調率指令λ*から演算する方法と、図１２の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１１、図１２の実施形態から容易に理解できるので、説明を省略する。
【０１０８】
次に、請求項４の実施形態に相当する本発明の第７実施形態を説明する。図１４は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１３と同一の構成要素には同一符号を付してある。
図１４において、２ａは電圧の位相指令θ*及び変調率指令λ*から電圧指令の瞬時値を演算する電圧指令演算回路、３ａは変調率指令λ*の大きさに応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１１と同一であり、図１１の実施形態における電圧指令切替回路３を図１４の３ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から変調率指令λ*の大きさに応じて１個の電圧指令を選択するように構成してある。
【０１０９】
一般にインバータにおいてパルスの切替を行なう場合は、スイッチング損失の低減を目的として出力電圧または出力周波数の上昇に従ってパルス数を少なくすることが望ましい。また、図６や図７に示したような出力電圧の１周期当りのパルス数が多い状態から、図８のような１パルスに直接切り替えると、出力電圧に含まれる高調波成分が急激に変化するために、切替直後の電流やトルクが大きく変動することがある。この問題に対しては、切替時に図１７に示すごとく１パルスよりもパルス数の多い状態を経由すれば、高調波成分による影響を低減することができる。
上記の理由により、ここでは電圧指令演算回路１，２，２ａの各出力がそれぞれ数式４０、数式４１、数式４２となるように設定して、図１４の動作を説明する。
【０１１０】
【数４０】
Ｖ1 *＝λ*・sinθ
【０１１１】
【数４１】
【０１１２】
【数４２】
【０１１３】
数式４０〜数式４２に示した電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *は、数式４３のように変調率指令λ*の大きさに応じて切り替えれば良い。また、数式４３におけるＬ3は、数式４４のような範囲の値とすれば良い。
【０１１４】
【数４３】
【０１１５】
【数４４】
Ｌmax−０．５≦Ｌ3≦１．０
【０１１６】
また、バイアス量演算回路４と制限値演算回路９の動作は図１１と同様であり、それぞれ前述の数式２１、数式３８で表される。
【０１１７】
次に、請求項５の実施形態に相当する本発明の第８実施形態を説明する。図１５は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１４と同一の構成要素には同一符号を付してある。
図１５において、５ａはインバータ周波数ｆINVに応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１２と同一であり、図１２の実施形態における電圧指令切替回路５を図１５の５ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ周波数ｆINVに応じて１個の電圧指令を選択するように構成してある。
【０１１８】
電圧指令切替回路５ａに対する設定は前述の数式４０〜数式４２とすれば良く、これらの電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *は数式４５のようにインバータ周波数ｆINVに応じて切り替えれば良い。
【０１１９】
【数４５】
【０１２０】
数式４５において、ｆmaxはインバータの最大周波数であり、ｆ2は数式４６のような範囲の値とすれば良い。
【０１２１】
【数４６】
ｆasytosy≦ｆ2≦ｆmax
【０１２２】
また、バイアス量演算回路６と制限値演算回路１０の動作は、図１２と同様にそれぞれ前記数式２６、数式３９で示される。
【０１２３】
最後に、請求項６の実施形態に相当する本発明の第９実施形態について説明する。図１６は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１５と同一の構成要素には同一符号を付してある。
図１６において、７ａはインバータ周波数ｆINV及び変調率指令λ*に応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１３と同一であり、図１３の実施形態における電圧指令切替回路７を図１６の７ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ周波数ｆINV及び変調率指令λ*に応じて１個の電圧指令を選択するように構成してある。
【０１２４】
この実施形態は、電圧指令Ｖ*、バイアス量Ｂ及び制限値Ｌ1の演算方法として、図１４の実施形態における変調率指令λ*から演算する方法と、図１５の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１４、図１５の実施形態から容易に理解できるので、説明を省略する。
【０１２５】
【発明の効果】
以上述べたように本発明によれば、単一の搬送波と２個の電圧指令とを比較するＰＷＭ方式において、搬送波周波数を一定とし、電圧指令とバイアス量、制限値を適宜切り替えることにより、ダイポーラ変調から１パルスへの移行を複雑な制御回路を必要とすることなく、安全かつ円滑に行うことができる。
これにより、３レベルインバータの出力電圧を広範囲に制御することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図２】本発明の第２実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図３】本発明の第３実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図４】３レベルインバータの主回路構成例を示す回路図である。
【図５】従来技術の３レベルインバータ１相分の主回路及び制御ブロック図である。
【図６】従来技術の電圧指令等の波形図である。
【図７】従来技術の電圧指令等の波形図である。
【図８】本発明の実施形態における電圧指令等の波形図である。
【図９】従来技術のダイポーラ変調ＰＷＭ方式の原理図である。
【図１０】従来技術のユニポーラ変調ＰＷＭ方式の原理図である。
【図１１】本発明の第４実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１２】本発明の第５実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１３】本発明の第６実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１４】本発明の第７実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１５】本発明の第８実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１６】本発明の第９実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１７】本発明の実施形態における電圧指令等の波形図である。
【符号の説明】
１，２，２ａ……電圧指令演算回路
３，５，７，３ａ，５ａ，７ａ……電圧指令切替回路
４，６，８……バイアス量演算回路
９，１０，１１……制限値演算回路
３１，３２，３３，３４，４０，４１……制限回路
３６，３７……補正量演算回路
５２……搬送波発振器
６１，６２……比較器
６５，６６，６７，６８……加算器
７１，７２……反転回路
８１〜９２……逆導通ＧＴＯサイリスタ
９３〜９８……ダイオード
１０１……正側コンデンサ
１０２……負側コンデンサ
１０３……電動機
１１０……直流電源
【発明の属する技術分野】
本発明は、３レベルインバータの制御装置に関し、詳しくは、ＰＷＭ（パルス幅変調）制御における変調方式間の円滑な移行を可能にした制御装置に関するものである。
【０００２】
【従来の技術】
図４は、３レベルインバータの主回路構成の一例である。
同図において、１１０は直流電源、１０１は正側コンデンサ、１０２は負側コンデンサ、８１〜９２は半導体スイッチング素子としての逆導通ゲートターンオフ（以下ＧＴＯ）サイリスタ、９３〜９８は結合ダイオード、１０３は電動機である。
【０００３】
３レベルインバータは、図４に示す主回路構成において、直列に接続された２個の直流入力コンデンサ１０１，１０２に加わる直流電圧をＥdとすると、各相の出力電圧として＋Ｅd／２，０（零電位），−Ｅd／２の３値を出力できるという特徴を持っている。このため、各相の出力電圧として＋Ｅd／２，−Ｅd／２の２値を出力する２レベルインバータと比べて、出力電圧のレベル数が増加し、高調波を低減できるという長所を持っている。
このような３レベルインバータの主回路構成については、例えば、特開昭５６−７４０８８号公報に記載されている。
【０００４】
３レベルインバータでは、主回路のスイッチング素子を動作させるＰＷＭ信号の発生方式として様々な方式があるが、代表的なものとしてユニポーラ変調とダイポーラ変調がある。
前者は、図１０のように、出力相電圧の波形の１周期間において半周期間は零電位と正側電位（＋Ｅd／２）とを繰り返すパルス列を出力し、残りの半周期間は零電位と負側電位（−Ｅd／２）とを繰り返すパルス列を出力することが特徴である。また、後者は、図９のように、出力相電圧の波形において正側電位（＋Ｅd／２）と負側電位（−Ｅd／２）とを零電位を経由しながら交互に出力するパルス列からなることが特徴である。
【０００５】
これらの変調方式に関する従来技術としては、「A NOVEL APPROACH TO THE GENERATION AND OPTIMIZATION OF THREE-REVEL PWM WAVE FORMS」(PESC '88 Record. April 1988、以下、文献１とする）の1255ページから1262ページに、３レベルインバータの高調波低減を目的として、ダイポーラ変調方式とユニポーラ変調方式とを出力電圧の大きさにより切り替えることが記述されている。
【０００６】
前述した図９及び図１０は、上記文献１に記載されているダイポーラ変調及びユニポーラ変調のＰＷＭ方式の原理図である。これらの図から明らかなように、文献１の従来技術においては、ダイポーラ変調とユニポーラ変調では搬送波と電圧指令との比較方法が異なるので、出力電圧の大きさに応じて両変調方式を切り替えるには複雑な回路が必要であり、特に搬送波と電圧指令の両方の位相を厳密に制御しなければならない。
【０００７】
別の従来技術として、特開平５−３４４７３９号公報（以下、文献２とする）及び特開平６−３０５６４号公報（以下、文献３とする）には、上述したダイポーラ変調、ユニポーラ変調を含む変調方式間の移行方法を示す記述がある。
これらのうち文献２では、ダイポーラ変調から部分ダイポーラ変調を経由してユニポーラ変調に移行する記述がある。ここで、部分ダイポーラ変調はユニポーラ変調とダイポーラ変調との特徴を併せ持つ変調方式であり、後述する図８（３）のように電圧指令の位相が０°及び１８０°付近では零電位を経由して正側と負側のパルス列を交互に出力し、その他の位相では、零電位と正側電位（＋Ｅd／２）または零電位と負側電位（−Ｅd／２）を含むパルス列を連続して出力する。
【０００８】
また、文献３に示された変調方式の説明図には、異なった２個の電圧指令をそれぞれ位相の異なる２個の搬送波と比較してＰＷＭ信号を発生する方法が示されている。更に、文献３に示されている方式では、複数の変調方式を切り替えながら電圧指令の振幅が搬送波の振幅を超えるモ−ド（過変調）を経由して１パルス（変調波１周期に１パルス）に移行する方式が示されている。
【０００９】
以上に示した従来技術は、ダイポーラ変調から他の変調方式に移行することで出力電圧の低い領域から高い領域までを制御しようとするものであるが、従来技術の特開平７−１９４１３３号公報（以下、文献４とする）には、ダイポーラ変調により零電圧を含む低い電圧からある程度高い電圧まで連続的に電圧を制御する方法が紹介されている。
この従来技術を、図５〜図７を用いて説明する。図５は３レベルインバータの１相分（例えば図４におけるＲ相）の主回路とその制御ブロック図であり、図６及び図７はその制御方法を説明するための波形比較図である。
【００１０】
まず、図６（１）に示す第１の電圧指令Ｖ*に対して、図５のバイアス量演算回路４から出力されたバイアス量Ｂを加算器６５，６６により減算または加算し、その出力を制限回路３１，３２及び補正量演算回路３６，３７へ導く。補正量演算回路３６，３７は補正量Ｓ1，Ｓ2を演算し、これらの補正量Ｓ1，Ｓ2を加算器６７，６８に入力して前記制限回路３１，３２の出力にそれぞれ加算することにより、第２、第３の電圧指令ＶA *，ＶB *が求められる。なお、９は制限値演算回路である。
【００１１】
次に、ＶA *は比較器６１に導かれて搬送波発振器５２からの搬送波Ｃと比較され、この結果がＧＴＯサイリスタ８１のスイッチングを行うＰＷＭ信号Ｐ1となる。同様にＶB *は比較器６２に導かれて搬送波Ｃと比較され、この結果がＧＴＯサイリスタ８２のスイッチングを行うＰＷＭ信号Ｐ2となる。また、ＰＷＭ信号Ｐ1及びＰ2はそれぞれ反転回路７１，７２に導かれ、これらの出力がＧＴＯサイリスタ８３，８４のスイッチングを行うＰＷＭ信号Ｐ3，Ｐ4となる。
そして、他の相についても同様にＰＷＭ信号を求め、図４に示したＧＴＯサイリスタ８５〜９２をスイッチングする。
【００１２】
図６（３）はＲ相の出力電圧ＶRの波形である。一般に、インバータにおいて電圧指令Ｖ*は変調率指令λ*と電圧指令の波形を表す関数ｆ(θ)との積で表され、例えば電圧指令の波形を数式１に示す正弦波とすれば、前記電圧指令Ｖ*は数式２のようになる。
【００１３】
【数１】
ｆ(θ)＝sinθ
【００１４】
【数２】
Ｖ*＝λ*・sinθ
【００１５】
図６（１）のように変調率指令λ*の大きさが０≦λ*≦（Ｌmax−Ｂ）の状態では、電圧指令Ｖ*の大きさは（Ｌmax−Ｂ）を超えることがない。この時、電圧指令Ｖ*にバイアス量Ｂを加算または減算した値は搬送波Ｃの振幅を超えることがないため、補正量Ｓ1＝Ｓ2＝０となり、図６において電圧指令Ｖ*に一定値のバイアス量Ｂを減算または加算したものがそのまま電圧指令ＶA *またはＶB *となり、これらの関係は数式３、数式４のように表される。
【００１６】
【数３】
ＶA *＝Ｖ*−Ｂ
【００１７】
【数４】
ＶB *＝Ｖ*＋Ｂ
【００１８】
一方、図７（１）のように変調率指令λ*の大きさが（Ｌmax−Ｂ）を超える領域では、電圧指令Ｖ*にバイアス量Ｂを加算または減算して得られた値は図７（２）の斜線部▲１▼，▲４▼で制限値を超えてしまう。このような場合は、斜線部▲１▼，▲４▼では電圧指令が制限値を超えないように大きさを制限する。しかし、このままでは必要な出力電圧が得られなくなるので、ＶB *の斜線部▲１▼をＶA *の斜線部▲２▼で不足分だけ補正（補正量：Ｓ1）し、電圧指令どおりの出力電圧を得るようにする。この時、ＶA *及びＶB *は数式５、数式６で表される。
【００１９】
【数５】
ＶA *＝Ｖ*−Ｂ＋Ｓ１
【００２０】
【数６】
ＶB *＝Ｌmax
【００２１】
また、数式５の補正量Ｓ１は、数式７により表される。
【００２２】
【数７】
Ｓ1＝Ｖ*−（Ｌmax−Ｂ）
【００２３】
ゆえに、電圧指令ＶA *は数式８のようになる。
【００２４】
【数８】
ＶA *＝２Ｖ*−Ｌmax
【００２５】
同様に、図７（１）において制限値を超えている図７（２）のＶA *の斜線部▲４▼は、電圧指令どおりの出力電圧が得られるようにＶB *の斜線部▲３▼について補正（補正量：Ｓ2）を加える。
このとき、電圧指令のＶA *，Ｖ*とＶB *の関係は、数式９、数式１０で示される。
【００２６】
【数９】
ＶA *＝−Ｌmax
【００２７】
【数１０】
ＶB *=Ｖ*＋Ｂ−Ｓ2
【００２８】
また、数式１０における補正量Ｓ2は数式１１により表される。
【００２９】
【数１１】
Ｓ2＝Ｖ*＋（Ｌmax−Ｂ）
【００３０】
ゆえに、電圧指令ＶB *は数式１２のようになる。
【００３１】
【数１２】
ＶB *＝２Ｖ*＋Ｌmax
【００３２】
なお、上記以外の電圧指令Ｖ*の大きさが（Ｌmax−Ｂ）を超えない領域では、補正量Ｓ1＝Ｓ2＝０となり、この時、電圧指令ＶA *，ＶB *はそれぞれ前述の数式３、数式４で表される。
ここで、図５に示した補償量演算回路３６，３７は、電圧指令の大きさにより数式１３または数式１４のように補正量Ｓ1，Ｓ2を演算する。
【００３３】
【数１３】
【数１４】
上述した従来技術では、出力電圧を零から最大値まで電圧指令に対し連続的に制御可能であるが、補正量Ｓ1，Ｓ2が大きくなると２個の電圧指令が重なり、２個の主回路素子（例えば、図４のＲ相ではＧＴＯサイリスタ８１と８２、及び８３と８４）を同時にオンオフするＰＷＭ信号が発生する。
また、補正量Ｓ1，Ｓ2が更に大きくなると、制限値に固定されている電圧指令をもう一方の補正を受けた電圧指令が超えてしまい、３レベルインバータでは禁止されているスイッチング状態（例えば図４のＲ相ではＧＴＯサイリスタ８１及び８４がオンする状態）となる。
【００３６】
【発明が解決しようとする課題】
前記文献１の従来技術では、ダイポーラ変調とユニポーラ変調において、それぞれが電圧指令と搬送波との比較方式が異なった方式を用いているので、前述の如く、２つの変調方式を切り替えるには電圧指令及び搬送波の厳密な位相管理が必要となり、制御方式が複雑になる。
【００３７】
また、前記文献２及び３の従来技術では、電圧指令と搬送波との比較方式は同一であるが、異なった２個の電圧指令を位相の異なる２個の搬送波と比較するため制御方式が複雑になるという問題がある。更に、変調方式間の移行時に電圧指令が搬送波の振幅（ピーク値）付近において発生するＰＷＭ信号のパルス幅について特に考慮されていないため、次のような別の問題がある。
【００３８】
すなわち、一般に、インバータ装置では主回路動作上の制約から、スイッチング素子をオン（またはオフ）するＰＷＭ信号のパルス幅最小値が決められている。このパルス幅最小値より狭い幅のパルスを素子に与えると、素子は十分にオン（またはオフ）できなくなり、素子破壊を招く恐れがある。
また、従来技術では述べられていないが、通常、上述したような素子破壊を防止するために、パルス幅最小値より狭い幅のパルスが発生するような領域では、素子破壊を防ぐために別の手段によりパルス幅を最小値に固定するか、あるいはパルスが発生しないようにパルス幅を零としている。しかし、このようにパルス幅を固定すると、電圧指令に対して必要なパルス幅を得ることができないために出力電圧を制御できなくなるという別の不都合を生じる。
【００３９】
更に、文献２に示された方法で１パルス変調を行うには、電圧指令と搬送波のそれぞれの位相を同期させるため、ここでも位相の厳密な管理が必要になるという問題もある。
【００４０】
前記文献４の従来技術では、出力電圧の全領域をダイポーラ変調により実現しているので、上述したように制御装置が複雑になる問題やパルス幅最小値による問題は発生しない。しかし、前述のように３レベルインバータにおいて禁止されているスイッチング状態となり、素子破壊を起こす危険がある。また、同文献の方式ではそのまま１パルス変調に移行できないため、直流電圧に対してインバータが出力できる電圧が制限されるという問題がある。
【００４１】
そこで本発明は、上述したような種々の問題点を解決し、制御方式の複雑化や出力電圧の制限等を招くことなく、安定して動作可能な３レベルインバータの制御装置を提供しようとするものである。
【００４２】
【課題を解決するための手段】
上記の課題を解決するために、本発明では単一の搬送波と２個の電圧指令を比較するＰＷＭ方式において、電圧指令に対して所定の制限値を設定する手段と、電圧指令やバイアス量を切り替える手段とを備えることで、３レベルインバータにおいて禁止されているスイッチング状態の発生を防止するとともに、変調方式間の移行をスムーズに行い、零電圧を含む低い出力電圧からインバータ出力電圧の最大値までを連続的かつ安定に出力させるものである。
【００４３】
すなわち、請求項１記載の発明は、直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４４】
請求項２記載の発明は、出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、インバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４５】
請求項３記載の発明は、上記請求項１及び請求項２の発明の構成要素を併せ持つものであり、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、を備えたものである。
【００４６】
請求項４記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００４７】
請求項５記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令をインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値をインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００４８】
請求項６記載の発明は、出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令及びインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする。
【００５０】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示す３レベルインバータの主回路１相分（図４のＲ相）の制御ブロック図であり、請求項１の実施形態に相当する。なお、図５と同一の構成要素には同一の参照符号を付してある。
【００５１】
図１において、１，２は第１の電圧指令Ｖ*の位相θ*と変調率指令λ*から２つの電圧指令の瞬時値を演算する電圧指令演算回路、３は変調率指令λ*の大きさにより電圧指令Ｖ*を切り替える電圧指令切替回路、４は変調率指令λ*からバイアス量Ｂを演算するバイアス量演算回路、３３は第１の電圧指令Ｖ*からバイアス量Ｂを減算して得られた値を搬送波Ｃの負側の振幅に制限する制限回路、３４は第１の電圧指令Ｖ*にバイアス量Ｂを加算して得られた値を搬送波Ｃの正側の振幅に制限する制限回路、５２は搬送波Ｃを発生する搬送波発振器、６１，６２は第２、第３の電圧指令ＶA *，ＶB *と搬送波Ｃとを比較し、ＧＴＯサイリスタ８１，８２のスイッチングを行なうＰＷＭ信号Ｐ1，Ｐ2を演算する比較器、７１，７２は比較器６１，６２の出力がオンのときはオフ（オフの時はオン）に反転してＧＴＯサイリスタ８３，８４のスイッチングを行うＰＷＭ信号Ｐ3，Ｐ4を演算する反転回路である。
【００５２】
次に、この実施形態の動作について述べる。電圧指令の位相θ*により波形発生回路から出力された信号に変調率指令λ*を掛け合わせたものを演算回路１，２により生成し、切替回路３を介して電圧指令Ｖ*とし、これに加算器６５，６６でバイアス量Ｂを減算または加算する。このようにして得た電圧指令ＶA *とＶB *をもとにしてＰＷＭ信号Ｐ1〜Ｐ4を発生する。
【００５３】
いま、図６（１）のように変調率指令λ*が（Ｌmax−Ｂ）を超えない場合は、電圧指令ＶA *及びＶB *は数式１５、数式１６で表される。ここでのバイアス量Ｂは搬送波Ｃの振幅を超えない任意の値であり、例えばＢ＝０．５とすれば良い。
【００５４】
【数１５】
ＶA *＝ Ｖ*−Ｂ
【００５５】
【数１６】
ＶB *＝ Ｖ*＋Ｂ
【００５６】
この時、電圧指令を正弦波とすれば、Ｖ*は数式１７となる。
【００５７】
【数１７】
Ｖ*＝ λ*・sinθ*
【００５８】
次に、変調率指令λ*が徐々に増加してそのままでは電圧指令Ｖ*が（Ｌmax−Ｂ）を超えるようになると、この付近で問題となるパルスを発生してしまう。そこで、このような場合は電圧指令切替回路３が動作し、電圧指令Ｖ*を図８（１）の様に切り替えると同時に、バイアス量演算回路４の出力も変化する。ここで、同図の電圧指令Ｖ*は振幅をＨとする矩形波であり、０°及び１８０°付近において零となる。また、零期間は変調率指令λ*の大きさにより決定される。
以上の関係を数式で表すと、数式１８となる。
【００５９】
【数１８】
数式１８において、Ｈは搬送波Ｃの振幅より大きい任意の一定値であればよいので、例えば数式１９で示すような値とすれば良い。
【００６１】
【数１９】
Ｈ＝１．１
【００６２】
また、Ｔは変調率指令λ*から、数式２０のように決定される値である。
【００６３】
【数２０】
Ｔ＝cos-1λ*
【００６４】
また、バイアス量演算回路４の出力であるバイアス量Ｂは、変調率指令λ*の大きさに応じて数式２１のように決定される。
【００６５】
【数２１】
次に、電圧指令Ｖ*に対して加算器６５，６６によりバイアス量Ｂを減算または加算したのちに制限回路３３，３４を経て得られたＶA *及びＶB *は、図８（２）のようになり、それぞれ数式２２、数式２３で表される。
【００６７】
【数２２】
【数２３】
次に、請求項２の実施形態に相当する本発明の第２実施形態を説明する。
図２は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図である。図２において、５はインバータ周波数ｆINVにより電圧指令Ｖ*を切り替える電圧指令切替回路、６はインバータ周波数ｆINVからバイアス量Ｂを演算するバイアス量演算回路である。他の部分は図１と同様の記号を付して説明を省略する。
【００７０】
一般に出力電圧及び出力周波数を可変するＶＶＶＦインバータでは、出力電圧が低く出力周波数が直流（周波数零）を含む低周波数領域から出力電圧が高く商用周波数を超える高周波数領域まで、インバータの出力電圧及び出力周波数を連続的に制御しなければならない。このためには、低周波数領域では搬送波の周波数を一定として電圧指令の周波数のみを変化させる非同期式ＰＷＭとし、高周波数領域では電圧指令の周波数と搬送波周波数との比率（変調比）を数式２４のように一定とする同期式ＰＷＭが採用される。
【００７１】
【数２４】
ｆC＝ＮＮ・ｆINV
【００７２】
上記数式２４において
ｆC：搬送波周波数
ｆINV：インバータ周波数
ＮＮ：インバータ周波数ｆINVと搬送波周波数ｆCとの比率（変調比）
【００７３】
ここで、非同期式ＰＷＭと同期式ＰＷＭとの切替周波数は、非同期時の搬送波周波数がインバータ周波数の１０倍を下回らない程度に設定されることが多い。これは、非同期式において搬送波周波数がインバータの出力周波数の１０倍以下になると、インバータの出力電流に含まれる有害な高調波の影響が大きくなり、装置を安定に運転できなくなるという別の問題が起こるためである。
このような問題を防ぐために、適当な周波数において非同期式ＰＷＭと同期式ＰＷＭとを切り替えることが行われるが、この場合は前述のように制御方法が複雑になるという問題を生じる。
【００７４】
以上の問題を解決するために、本実施形態では電圧指令切替回路５により、搬送波周波数ｆCがインバータ周波数ｆINVの１０倍以上である場合には電圧指令を数式１７で示す波形とし、搬送波周波数ｆCがインバータ周波数ｆINVの１０倍程度になる付近で電圧指令を数式１８で示す波形に切り替えることとした。ここで、数式１７の電圧指令をＶ1 *、数式１８の電圧指令をＶ2 *とすると、電圧指令切替回路５の出力は、インバータ周波数ｆINVに応じて数式２５に示すようになる。
【００７５】
【数２５】
また、電圧指令と同様にして、バイアス量演算回路６によりインバータ周波数ｆINVに応じてバイアス量Ｂを変更する。これらの関係を数式で示すと、数式２６のようになる。
【００７７】
【数２６】
数式２５、数式２６において、ｆasytosyは電圧指令及びバイアス量の切替周波数であり、搬送波周波数ｆCの１０分の１程度に設定すればよい。
【００７９】
次に、請求項３の実施形態に相当する本発明の第３実施形態を説明する。図３は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図である。
図３において、７は変調率指令λ*とインバータ周波数ｆINVとに基づいて電圧指令Ｖ*を切り替える電圧指令切替回路、８は変調率指令λ*とインバータ周波数ｆINVとからバイアス量Ｂを演算するバイアス量演算回路である。
他の部分は、図１、図２と同様の記号を付して説明を省略する。
【００８０】
この実施形態は、電圧指令Ｖ*及びバイアス量Ｂの演算方法として、図１の実施形態における変調率指令λ*から演算する方法と、図２の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１、図２の実施形態から容易に理解できるので、説明を省略する。
【００８１】
次いで、請求項４の前提となる実施形態に相当する本発明の第４実施形態を説明する。図１１は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１〜図３及び図５と同一の構成要素には同一符号を付してある。
【００８２】
以下、図１〜図３と異なる部分を中心に説明すると、図１１では、変調率指令λ*から搬送波の振幅を超えない制限値Ｌ1を演算する制限値演算回路９が設けられ、前記制限値Ｌ1は図５と同様に、電圧指令を制限する制限回路３１，３２と補正量演算回路３６，３７とに入力されている。
また、制限回路３１の出力と補正量演算回路３７から出力される補正量Ｓ2とは加算器６７により加算され、その出力は電圧指令を三角波の負側の振幅に制限する制限回路４０に入力され、その出力が電圧指令ＶA *として比較器６１に入力される。
更に、制限回路３２の出力と補正量演算回路３６から出力される補正量Ｓ1とは加算器６８により加算され、その出力は電圧指令を三角波の正側の振幅に制限する制限回路４１に入力され、その出力が電圧指令ＶB *として比較器６２に入力される。
以下の構成は図１〜図３の実施形態と同様である。
【００８３】
次に、本実施形態の動作について述べる。図１の実施形態で述べたように、図６（１）のように変調率指令λ*が（Ｌmax−Ｂ）を超えない場合、電圧指令ＶA *及びＶB *は前述の数式１５，１６で表される。
なお、制限値演算回路９の出力Ｌ1は、数式２７のようにＬmaxに固定しておく。
【００８４】
【数２７】
Ｌ1＝Ｌmax
【００８５】
変調率指令λ*の増加により電圧指令Ｖ*が（Ｌmax−Ｂ）を超える領域では、電圧指令Ｖ*にバイアス量Ｂを加算または減算して得られた値は図７（２）の斜線部▲１▼，▲４▼で制限値Ｌmaxを超えてしまう。このような場合は、斜線部▲１▼及び▲４▼の部分で電圧指令Ｖ*を制限値Ｌmaxに制限する。そして、不足した斜線部▲１▼をもう一方の電圧指令ＶA *で斜線部▲２▼のように補正（補正値Ｓ1）し、電圧指令通りの出力電圧を得る。この時、電圧指令ＶA *，ＶB *と補正量Ｓ1は以下の数式２８〜３０で表される。
【００８６】
【数２８】
ＶA *＝Ｖ*−Ｂ＋Ｓ1
【００８７】
【数２９】
ＶB *＝Ｌmax
【００８８】
【数３０】
Ｓ1＝Ｖ*＋Ｂ−Ｌmax
【００８９】
数式２８、数式３０から、電圧指令ＶA *は数式３１のように整理される。
【００９０】
【数３１】
ＶA *＝２Ｖ*−Ｌmax
【００９１】
同様に制限値Ｌmaxを超えている斜線部▲４▼は、電圧指令通りの出力電圧を得るために斜線部▲３▼で補正（補正量：Ｓ2）を加える。この時、電圧指令ＶA *，ＶB *と補正量Ｓ2は数式３２〜３４で表される。
【００９２】
【数３２】
ＶA *＝−Ｌmax
【００９３】
【数３３】
ＶB *＝Ｖ*＋Ｂ＋Ｓ2
【００９４】
【数３４】
Ｓ2＝Ｖ*−Ｂ＋Ｌmax
数式３３、数式３４から、電圧指令ＶB *は数式３５のように整理される。
【００９５】
【数３５】
ＶB *＝２Ｖ*＋Ｌmax
【００９６】
上述した動作では、変調率指令λ*が大きくなるとやがて２個の電圧指令ＶA *，ＶB *が両方ともＬmaxに近づき、やがては重なり合うことになる。このような場合は図１と同様に電圧指令切替回路３が動作して電圧指令Ｖ*を図８（１）のように切り替えると同時に、バイアス量演算回路４の出力も変化する。
電圧位相指令θ*の大きさに応じた電圧指令Ｖ*の大きさの関係は、数式１８に示したとおりである。
なお、図８、数式１８におけるＨは搬送波の正側と負側の振幅の合計より大きい任意の一定値であれば良く、例えば数式３６のような値にすれば良い。
【００９７】
【数３６】
Ｈ＝２．１
【００９８】
ここで、前述の数式１７の電圧指令をＶ1 *、数式１８の電圧指令をＶ2 *とすると、電圧指令切替回路３の出力は数式３７のようになる。
【００９９】
【数３７】
また、バイアス量演算回路４の出力であるバイアス量Ｂは、前述の数式２１のように決定されると共に、制限値演算回路９の出力Ｌ1は、変調率指令λ*の大きさから数式３８のように決定される。
【０１０１】
【数３８】
次に、電圧指令Ｖ*から加算器６５によりバイアス量Ｂを減算した後に制限回路３１、加算器６７、制限回路４０を経て得られた電圧指令はＶA *となり、電圧指令Ｖ*に加算器６６によりバイアス量Ｂを加算した後に制限回路３２、加算器６８、制限回路４１を経て得られた電圧指令はＶB *となる。これらの電圧指令ＶA *，ＶB *は、図８（２）に示した波形となる。また、補正量演算回路３６，３７の出力はＳ1＝Ｓ2＝０とする。この時、電圧指令ＶA *及びＶB *はそれぞれ前述の数式２２、数式２３に示したとおりである。
【０１０３】
次いで、請求項５の前提となる実施形態に相当する本発明の第５実施形態について説明する。図１２は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１と同一の構成要素には同一符号を付してある。
図１２において、５は図２と同様にインバータ周波数ｆINVから電圧指令Ｖ*を切り替える電圧指令切替回路、６はインバータ周波数ｆINVからバイアス量Ｂを演算するバイアス量演算回路、１０は変調率指令λ*から制限値Ｌ1を演算する制限回路である。他の部分の構成は図１１と同様であるため説明を省略する。
【０１０４】
この第５実施形態は、図２と同様に、インバータ周波数ｆINVに応じて電圧指令Ｖ*の波形を数式２５（言い換えれば数式１７、数式１８）により切り替え、また、インバータ周波数ｆINVに応じてバイアス量Ｂを数式２６により切り替えるとともに、制限値Ｌ1についてもインバータ周波数ｆINVに応じて数式３９により切り替えるものである。なお、数式３９におけるｆasytosyは数式２５、数式２６に示した切替周波数であり、非同期の搬送波周波数ｆCの１０分の１程度に設定すればよい。
【０１０５】
【数３９】
次に、請求項６の前提となる実施形態に相当する本発明の第６実施形態を説明する。図１３は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１、図１２と同一の構成要素には同一符号を付してある。
図１３において、７は図３と同様にインバータ周波数ｆINV及び変調率指令λ*から電圧指令Ｖ*を切り替える電圧指令切替回路、８はインバータ周波数ｆINV及び変調率指令λ*からバイアス量Ｂを演算するバイアス量演算回路、１１は同じくインバータ周波数ｆINV及び変調率指令λ*から制限値Ｌ1を演算する制限回路である。他の部分の構成は図１１、図１２と同様であるため説明を省略する。
【０１０７】
この実施形態は、電圧指令Ｖ*、バイアス量Ｂ及び制限値Ｌ1の演算方法として、図１１の実施形態における変調率指令λ*から演算する方法と、図１２の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１１、図１２の実施形態から容易に理解できるので、説明を省略する。
【０１０８】
次に、請求項４の実施形態に相当する本発明の第７実施形態を説明する。図１４は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１３と同一の構成要素には同一符号を付してある。
図１４において、２ａは電圧の位相指令θ*及び変調率指令λ*から電圧指令の瞬時値を演算する電圧指令演算回路、３ａは変調率指令λ*の大きさに応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１１と同一であり、図１１の実施形態における電圧指令切替回路３を図１４の３ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から変調率指令λ*の大きさに応じて１個の電圧指令を選択するように構成してある。
【０１０９】
一般にインバータにおいてパルスの切替を行なう場合は、スイッチング損失の低減を目的として出力電圧または出力周波数の上昇に従ってパルス数を少なくすることが望ましい。また、図６や図７に示したような出力電圧の１周期当りのパルス数が多い状態から、図８のような１パルスに直接切り替えると、出力電圧に含まれる高調波成分が急激に変化するために、切替直後の電流やトルクが大きく変動することがある。この問題に対しては、切替時に図１７に示すごとく１パルスよりもパルス数の多い状態を経由すれば、高調波成分による影響を低減することができる。
上記の理由により、ここでは電圧指令演算回路１，２，２ａの各出力がそれぞれ数式４０、数式４１、数式４２となるように設定して、図１４の動作を説明する。
【０１１０】
【数４０】
Ｖ1 *＝λ*・sinθ
【０１１１】
【数４１】
【数４２】
数式４０〜数式４２に示した電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *は、数式４３のように変調率指令λ*の大きさに応じて切り替えれば良い。また、数式４３におけるＬ3は、数式４４のような範囲の値とすれば良い。
【０１１４】
【数４３】
【数４４】
Ｌmax−０．５≦Ｌ3≦１．０
【０１１６】
また、バイアス量演算回路４と制限値演算回路９の動作は図１１と同様であり、それぞれ前述の数式２１、数式３８で表される。
【０１１７】
次に、請求項５の実施形態に相当する本発明の第８実施形態を説明する。図１５は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１４と同一の構成要素には同一符号を付してある。
図１５において、５ａはインバータ周波数ｆINVに応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１２と同一であり、図１２の実施形態における電圧指令切替回路５を図１５の５ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ周波数ｆINVに応じて１個の電圧指令を選択するように構成してある。
【０１１８】
電圧指令切替回路５ａに対する設定は前述の数式４０〜数式４２とすれば良く、これらの電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *は数式４５のようにインバータ周波数ｆINVに応じて切り替えれば良い。
【０１１９】
【数４５】
数式４５において、ｆmaxはインバータの最大周波数であり、ｆ2は数式４６のような範囲の値とすれば良い。
【０１２１】
【数４６】
ｆasytosy≦ｆ2≦ｆmax
【０１２２】
また、バイアス量演算回路６と制限値演算回路１０の動作は、図１２と同様にそれぞれ前記数式２６、数式３９で示される。
【０１２３】
最後に、請求項６の実施形態に相当する本発明の第９実施形態について説明する。図１６は３レベルインバータ主回路１相分（図４のＲ相）の制御ブロック図であり、図１１〜図１５と同一の構成要素には同一符号を付してある。
図１６において、７ａはインバータ周波数ｆINV及び変調率指令λ*に応じて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *から一つを選択する電圧指令切替回路である。他の構成は図１３と同一であり、図１３の実施形態における電圧指令切替回路７を図１６の７ａに置き換えて３個の電圧指令Ｖ1 *，Ｖ2 *，Ｖ3 *からインバータ周波数ｆINV及び変調率指令λ*に応じて１個の電圧指令を選択するように構成してある。
【０１２４】
この実施形態は、電圧指令Ｖ*、バイアス量Ｂ及び制限値Ｌ1の演算方法として、図１４の実施形態における変調率指令λ*から演算する方法と、図１５の実施形態におけるインバータ周波数ｆINVから演算する方法とを併せ持つものであり、その動作は図１４、図１５の実施形態から容易に理解できるので、説明を省略する。
【０１２５】
【発明の効果】
以上述べたように本発明によれば、単一の搬送波と２個の電圧指令とを比較するＰＷＭ方式において、搬送波周波数を一定とし、電圧指令とバイアス量、制限値を適宜切り替えることにより、ダイポーラ変調から１パルスへの移行を複雑な制御回路を必要とすることなく、安全かつ円滑に行うことができる。
これにより、３レベルインバータの出力電圧を広範囲に制御することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図２】本発明の第２実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図３】本発明の第３実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図４】３レベルインバータの主回路構成例を示す回路図である。
【図５】従来技術の３レベルインバータ１相分の主回路及び制御ブロック図である。
【図６】従来技術の電圧指令等の波形図である。
【図７】従来技術の電圧指令等の波形図である。
【図８】本発明の実施形態における電圧指令等の波形図である。
【図９】従来技術のダイポーラ変調ＰＷＭ方式の原理図である。
【図１０】従来技術のユニポーラ変調ＰＷＭ方式の原理図である。
【図１１】本発明の第４実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１２】本発明の第５実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１３】本発明の第６実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１４】本発明の第７実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１５】本発明の第８実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１６】本発明の第９実施形態を示す３レベルインバータ１相分の主回路及び制御ブロック図である。
【図１７】本発明の実施形態における電圧指令等の波形図である。
【符号の説明】
１，２，２ａ……電圧指令演算回路
３，５，７，３ａ，５ａ，７ａ……電圧指令切替回路
４，６，８……バイアス量演算回路
９，１０，１１……制限値演算回路
３１，３２，３３，３４，４０，４１……制限回路
３６，３７……補正量演算回路
５２……搬送波発振器
６１，６２……比較器
６５，６６，６７，６８……加算器
７１，７２……反転回路
８１〜９２……逆導通ＧＴＯサイリスタ
９３〜９８……ダイオード
１０１……正側コンデンサ
１０２……負側コンデンサ
１０３……電動機
１１０……直流電源
Claims (6)
- 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、
を備えたことを特徴とする３レベルインバータの制御装置。 - 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、インバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
を備えたことを特徴とする３レベルインバータの制御装置。 - 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づき、第１の電圧指令として、正弦波と、振幅 が前記搬送波の振幅より大きい任意の一定値である矩形波と、を演算する電圧指令演算手段と、
この電圧指令演算手段から出力される前記正弦波と矩形波とを、変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
を備えたことを特徴とする３レベルインバータの制御装置。 - 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする３レベルインバータの制御装置。 - 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令をインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量をインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値をインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする３レベルインバータの制御装置。 - 直流電源両端の正電位点及び負電位点とこれらの間の中性点との間に接続された直流入力コンデンサを有する直流電源回路を備え、第１〜第４の半導体スイッチング素子からなる３つの直列回路の両端が前記正電位点及び負電位点にそれぞれ接続されるとともに、第２及び第３の半導体スイッチング素子の相互接続点がインバータ出力端子にそれぞれ接続され、第１及び第２の半導体スイッチング素子の相互接続点と前記中性点との間に第１の結合ダイオードが接続され、第３及び第４の半導体スイッチング素子の相互接続点と前記中性点との間に第２の結合ダイオードが接続されてなる３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置において、
出力電圧の位相指令及び変調率指令に基づいて第１の電圧指令を複数演算する電圧指令演算手段と、
この電圧指令演算手段から出力される複数の第１の電圧指令を変調率指令及びインバータ周波数の大きさに応じて切り替える電圧指令切替手段と、
前記バイアス量を変調率指令及びインバータ周波数の大きさに応じて変化させるバイアス量演算手段と、
搬送波の振幅を越えない制限値を変調率指令及びインバータ周波数の大きさに応じて演算する制限値演算手段と、
第２、第３の電圧指令の一方が前記制限値を超えるときはその電圧指令を制限値に固定する制限手段と、
前記制限値を超えた一方の電圧指令から前記制限値を差し引いた値を補正量として他方の電圧指令に加算する手段と、
を備え、
前記第１の電圧指令が、１つの正弦波信号と、出力電圧の１周期当たりのパルス数が２よりも大きい互いに異なったパルス数を持つ２つの矩形波信号とからなる３つの電圧指令であることを特徴とする３レベルインバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13486599A JP4277360B2 (ja) | 1998-06-23 | 1999-05-14 | ３レベルインバータの制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17622098 | 1998-06-23 | ||
| JP10-176220 | 1998-06-23 | ||
| JP13486599A JP4277360B2 (ja) | 1998-06-23 | 1999-05-14 | ３レベルインバータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000083385A JP2000083385A (ja) | 2000-03-21 |
| JP4277360B2 true JP4277360B2 (ja) | 2009-06-10 |
Family
ID=26468848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13486599A Expired - Lifetime JP4277360B2 (ja) | 1998-06-23 | 1999-05-14 | ３レベルインバータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4277360B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2414491A1 (en) * | 2000-07-11 | 2002-01-17 | American Technology Corporation | Power amplification for parametric loudspeakers |
| JP6591374B2 (ja) * | 2016-09-08 | 2019-10-16 | 東芝三菱電機産業システム株式会社 | 励磁装置 |
-
1999
- 1999-05-14 JP JP13486599A patent/JP4277360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000083385A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rodriguez et al. | A new modulation method to reduce common-mode voltages in multilevel inverters | |
| EP0697763B1 (en) | Multi-coupled power converter and its controlling method | |
| US6411530B2 (en) | Drive and power supply with phase shifted carriers | |
| JP3178075B2 (ja) | 電力変換器の制御装置および電気車の制御装置 | |
| Kou et al. | Overdistention operation of cascaded multilevel inverters | |
| JPH05227796A (ja) | 電力変換器の制御装置 | |
| JP2007181253A (ja) | 電力変換装置 | |
| JP2004266884A (ja) | スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置 | |
| JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| US11646676B2 (en) | Method and apparatus for generating a three-phase voltage | |
| JP3755089B2 (ja) | 電気車の制御装置 | |
| Rojas et al. | Simple structure and control method for a neutral-point-clamped PWM inverter | |
| Majdoul et al. | A nine-switch nine-level voltage inverter new topology with optimal modulation technique | |
| Oh et al. | Dead-time compensation of a current controlled inverter using the space vector modulation method | |
| JP2923727B2 (ja) | 電力変換装置 | |
| JP2005348597A (ja) | 電気車の制御装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP3222489B2 (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JPH1052062A (ja) | ３レベルインバータの制御装置 | |
| JP2685606B2 (ja) | インバータ装置 | |
| JP3873221B2 (ja) | 電気車の制御装置 | |
| JP4096501B2 (ja) | 電力変換器の制御装置 | |
| JP2005176600A (ja) | 電気車の制御装置 | |
| JP2003180079A (ja) | 中性点クランプ式電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |