JP2008206392A - 電気駆動装置内のｐｗｍ電圧ひずみを低減させるための方法および装置 - Google Patents

Abstract

【課題】電気駆動装置内の低速動作時の電圧ひずみの影響を低減させるための方法および装置を提供すること。
【解決手段】方法は、最小達成可能デューティサイクルと最大達成可能デューティサイクルの間の範囲のデューティサイクルを有する第１の信号を受け取ること、そのデューティサイクルがひずみ範囲内にあり、かつ第１のクリッピング値未満である場合に、最小達成可能デューティサイクルに基づく第２のデューティサイクルを生成すること、そのデューティサイクルがひずみ範囲内にあり、かつ第１のクリッピング値と第２のクリッピング値の間にある場合に、最小パルス幅および最大パルス幅のうち近い方に基づく第２のデューティサイクルを生成すること、そのデューティサイクルがひずみ範囲内にあり、かつ第２のクリッピング値よりも大きい場合に、最大達成可能デューティサイクルに基づく第２のデューティサイクルを生成すること、および第２のデューティサイクルを有する第２の信号を、電圧源インバータに送出することを含む。
【選択図】図１

Description

本発明は一般に、電圧源インバータに関し、より詳細には、電動機内の電圧源インバータの出力電圧成分を制御するための装置および方法に関する。

インバータコントローラは、とりわけ車両けん引駆動装置を制御するために使用することができる。そのような場合には、電圧源インバータの基本波出力電圧成分を制御するために、不連続パルス幅変調（ＤＰＷＭ）法が一般に使用される。例えば、ＤＰＷＭ法は、三相電圧源インバータのスイッチング動作を制御するために使用することができる。こうした三相電圧源インバータは、電気駆動装置内の三相交流（ＡＣ）電動機の相電流を制御するために使用することができる。

理想的には、三相電圧源インバータの各相脚（ｐｈａｓｅ ｌｅｇ）内のスイッチ対がそれぞれ、一方のスイッチが常に「オン」であり、他方のスイッチが常に「オフ」であるような相補的な形で動作する。しかし、実際には、これらのスイッチは理想的ではなく、ブランキング時間、すなわち不動作時間が一般に、電圧源インバータのスイッチング状態の各遷移間に挿入される。不動作時間は、その間に両スイッチがゲート「オフ」される短い間隔である。これが、電圧源インバータを短絡させる恐れがある、電圧源インバータの相脚内の両スイッチが同時に「オン」になる状態を防止する。

さらに、ゲート駆動回路が、電圧源インバータ内のスイッチに対して指令（例えば、制御モジュール、プロセッサなどによって指示）される最小「オン」持続時間に対する制限を有することがあり、またはスイッチがその制限を課すことがある。最小パルス幅制限と不動作時間制限が合わさって、コントローラ（例えばＤＰＷＭ変調器）から指令することができるデューティサイクルの有限の最小（例えば０でない）値および最大（例えば１でない）値がもたらされる。

従来のＤＰＷＭ法は一般に、任意の所与のスイッチング周期中に、インバータの２つの相をスイッチし、残りの相が、１つのスイッチを連続的に「オン」にさせるものである。電気駆動装置の低速動作中など、制御される出力電圧が小さいとき、スイッチングしている２つの相はしばしば、非常に小さな、または非常に大きな出力デューティサイクルを生成することが要求される。結果として、最大および最小の達成可能な出力デューティサイクルがあることが、出力電圧の精度に影響を及ぼす。

したがって、出力電圧の精度を向上させる電圧源インバータコントローラを提供することが望ましい。さらに、電圧源インバータの出力電圧の精度を向上させる電圧源インバータの制御方法を提供することが望ましい。さらに、本発明の他の望ましい特徴および特性が、添付の図面ならびに前述の技術分野および背景と併せて、後続の詳細な説明および添付の特許請求の範囲から明らかとなるであろう。

電気駆動装置内の電圧ひずみの影響を低減させる電圧源インバータを制御するための方法および装置が提供される。一例示的実施形態では、電圧源インバータを制御する方法が提供される。電圧源インバータは、最小パルス幅および最大パルス幅（例えば、ｄ_ｍｉｎおよびｄ_ｍａｘ）と、最小パルス幅および最大パルス幅の外側の出力電圧ひずみ範囲とを有する。方法は、デューティサイクルを有する第１の信号を受け取ること、第１の信号のデューティサイクルが、出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値（例えばｄ_{ｃｌｉｐＬｏｗｅｒ}）未満である場合に、第２の信号を生成すること、第１の信号のデューティサイクルが、出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値以上および第２のクリッピング値（例えば、ｄ_{ｃｌｉｐＵｐｐｅｒ}）以下の一方である場合に、第３の信号を生成すること、第１の信号のデューティサイクルが出力電圧ひずみ範囲内にあり、かつ第２のクリッピング値よりも大きい場合に、第４の信号を生成すること、ならびに第２、第３、および第４の信号のうち１つを、電圧源インバータに送出することを含む。デューティサイクルは、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有する。第２の信号は、最小達成可能デューティサイクルを有し、第３の信号は、最小パルス幅および最大パルス幅のうち、第１の信号のデューティサイクルに近い方を有し、第４の信号は、最大達成可能デューティサイクルを有する。第２のクリッピング値は、第１のクリッピング値よりも大きい。

別の例示的実施形態では、最小パルス幅および最大パルス幅、最小パルス幅未満の第１のひずみ範囲、ならびに最大パルス幅よりも大きな第２のひずみ範囲を有する電圧源インバータを制御する方法が提供される。方法は、デューティサイクルを有する第１の信号を受け取ること、第１の信号のデューティサイクルが第１のひずみ範囲内にある場合に、第１のひずみ範囲内で第１の平均出力電圧を維持するように構成された、第１の修正されたデューティサイクルを生成すること、第１の信号のデューティサイクルが第２のひずみ範囲内にある場合に、第２のひずみ範囲内で第２の平均出力電圧を維持するように構成された、第２の修正されたデューティサイクルを生成すること、ならびに第１および第２の修正されたデューティサイクルの一方を有する第２の信号を、電圧源インバータに供給することを含む。

別の例示的実施形態では、交流（ＡＣ）電動機を制御するための電圧源インバータが提供される。電圧源インバータはひずみ範囲を有し、入力端および出力端を有するコントローラと、コントローラの出力端に結合された入力端、および出力端を有する変調器と、変調器の出力端に結合された入力端、およびＡＣ電動機に結合するように構成された出力端を有するスイッチネットワークとを備える。コントローラは、第１のデューティサイクルを有する第１の信号を生成するように構成される。変調器は、第１のデューティサイクルがひずみ範囲内にある場合に、電圧源インバータの平均出力電圧を維持するように構成された第２のデューティサイクルを生成するように、また第２のデューティサイクルを有する第２の信号を生成するように構成される。スイッチネットワークは、第２の信号に応答して、ＡＣ電動機に対して出力電圧を発生するように構成される。

本発明を以下に、同様の数字は同様の要素を示す添付の図面と併せて説明する。

以下の詳細な説明は、本質的に例にすぎず、本発明、または本発明の適用分野および使用法を限定するものではない。さらに、先の技術分野、背景、概要または以下の詳細な説明において提示された、任意の明示的または黙示的な理論によって束縛されるものではない。

図１を参照すると、本発明の一例示的実施形態による電圧源インバータシステム１０が示してある。電圧源インバータシステム１０は、コントローラ３２、コントローラ３２の出力端に結合された入力端を有する変調器３１、変調器３１の出力端に結合された入力端を有するインバータ回路３０、およびインバータ回路３０の出力端に結合された交流（ＡＣ）電動機１２を備える。コントローラ３２および変調器３１は、電圧源インバータシステム１０の別々の構成要素として示し、説明されるが、コントローラ３２および変調器３１を組み合わせて、単一のユニットにすることができる（例えば、変調器３１は、コントローラ３２内の下位回路でよく、逆も同様である）。

一般に、コントローラ３２は、インバータ回路３０のスイッチング動作を制御するためのパルス幅変調（ＰＷＭ）信号を生成する。コントローラ３２は、信号（例えば、別のＰＷＭ信号）を受け取って、そこからインバータ回路３０を制御するようにその信号を生成することもできる。好ましい一実施形態では、コントローラ３２は、デューティサイクルを有する不連続ＰＷＭ（ＤＰＷＭ）信号を生成する。デューティサイクルは、最小達成可能デューティサイクル（例えば離散的０）から最大達成可能デューティサイクル（例えば離散的１）まで、すなわちレールからレールまで（ｒａｉｌ−ｔｏ−ｒａｉｌ）の範囲を有する。この実施形態では、変調器３１は、コントローラ３２からの信号を、信号のデューティサイクルが出力電圧ひずみ範囲内にある場合に修正する。この修正の結果、特に低速動作時のＡＣ電動機１２に対するひずみの影響が低減される。

コントローラからのＰＷＭ信号は、ハードウェア制限および（例えば、インバータ回路３０の短絡を回避するための）不動作時間制限のため、最小パルス幅制限および最大パルス幅制限を有する。最小パルス幅および最大パルス幅の外側が、出力電圧ひずみ範囲である。低速時には、ＤＰＷＭ法を使用すると、インバータ回路３０のスイッチングしている相が、ハードウェア制限のため通常は達成することができない非常に小さな、または非常に大きなデューティサイクルを生成しつつあり、したがって、小さなまたは大きなパルスの欠落により、指令された出力電圧（例えば、小さなパルスに関連する低い方の出力電圧ひずみ範囲、および大きなパルスに関連する高い方の出力電圧ひずみ範囲）がひずむ。これらのひずみの影響を低減するために、デューティサイクルが変調器３１によって修正される。

一実施形態では、これらのひずみの影響が、ひずみ範囲内で平均出力電圧を維持することによって低減される。低い方の出力電圧ひずみ範囲（例えば、最小達成可能デューティサイクルと最小パルス幅の間）内で平均出力電圧を維持するためには、低い方の出力電圧ひずみ範囲の半分の間に最小パルス幅に関連する出力電圧が発生されるように、デューティサイクルを修正することができる。同様に、高い方の出力電圧ひずみ範囲（例えば、最大パルス幅と最大達成可能デューティサイクルの間）内で平均出力電圧を維持するためには、高い方の出力電圧ひずみ範囲の半分の間に最大パルス幅に関連する出力電圧が発生されるように、デューティサイクルを修正することができる。

高い方および低い方のクリッピング値を使用して、デューティサイクルをいつ修正するか、またいつデューティサイクルが出力電圧ひずみ範囲内にあるかを示すことができる。例えば、一実施形態では、デューティサイクルは、低い方のクリッピング値未満である場合に、最小達成可能デューティサイクル（離散的０）に修正され、低い方のクリッピング値以上である場合に、最小パルス幅に修正され、最大パルス幅よりも大きい場合に、最大パルス幅に修正され、高い方のクリッピング値よりも大きい場合に、最大達成可能デューティサイクルに修正される。一実施形態では、低い方および高い方のクリッピング値が、それぞれに対応するひずみ範囲（例えば、低い方および高い方の出力電圧ひずみ範囲）の中間点として選択されるが、これらのクリッピング値は、それぞれに対応するひずみ範囲間のどの点でも選択することができる。例えば、低い方のクリッピング値が、最小達成可能デューティサイクルと最小パルス幅の間の中間点として選択され、高い方のクリッピング値が、最大パルス幅と最大達成可能デューティサイクルの間の中間点として選択される。デューティサイクルがひずみ範囲の外側にある場合、デューティサイクルは、ひずみの影響を低減させるために修正されずに、インバータ回路３０に供給される信号内に維持される。

インバータ回路３０は、変調器３１から信号を受け取り、その信号を、ＡＣ電動機１２を動作させるための変調電圧波形に変換する。ＡＣ電動機１２は、自動車両において、多数の車両システムまたはサブシステムで一般に使用されるどんな従来型のＡＣ電動機でもよい。本明細書に記載する本発明の諸実施形態は、１つまたは複数の従来型のプロセッサと、１つまたは複数のプロセッサが、いくつかの非プロセッサ回路（例えば、スイッチング回路）と共に、本明細書に記載の、インバータ回路３０に供給される信号を制御／修正するための機能の一部、大多数、または全部を実施するように制御する、蓄積プログラム命令とを備えることができることが理解されよう。したがって、それらの機能を、電圧源インバータを制御する方法の諸ステップと解釈することができる。別法として、一部または全部の機能を蓄積プログラム命令のないステートマシンによって実施することもでき、あるいは各機能または機能のいくつかの何らかの組合せがカスタム論理回路として実装される、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）において実施することもできる。さらに、この２手法の組合せを使用することもできる。

図２は、図１に示すインバータ回路の回路図である。インバータ回路３０は、ＡＣ電動機１２に結合される三相回路である。より具体的には、インバータ回路３０は、電圧源１４、１６と、電圧源１４、１６に結合された第１の入力端、およびＡＣ電動機１２に結合されるように構成された出力端を有するスイッチネットワークとを備える。電圧源１４、１６は、２つの直列電圧源（例えば、第１の直列電圧源１４および第２の直列電圧源１６）を備えた分散型直流（ＤＣ）リンクとして示されているが、単一の電圧源を使用してもよい。

スイッチネットワークは、各相に対応する、逆並列ダイオード（すなわち、各スイッチに逆並列の）付きの３対の直列スイッチを備える。直列スイッチの各対は、電圧源１４、１６の正の電極に結合された第１の端子を有する第１のスイッチ１８、２２および２６と、電圧源１４、１６の負の電極に結合された第１の端子、ならびに第１のスイッチ１８、２２および２６の第２の端子にそれぞれ結合された第２の端子を有する、第２のスイッチ２０、２４および２８とを備える。図示されていないが、変調器３１（図１）は、（例えば、更なる変調技法のために）インバータ回路３０のスイッチング周期および出力電圧を監視することもできる。

図３は、図１に示す電圧源インバータシステムの理解に役立つ、相のデューティサイクルとパルス幅との関係を示す波形４２である。理想的なデューティサイクル４０、および一実施形態に従って修正されたデューティサイクル４２が示してある。最小パルス幅および最大パルス幅（ｄ_ｍｉｎ、ｄ_ｍａｘ）が、出力電圧ひずみ範囲の境界を定める。例えば、出力電圧ひずみ範囲は、最小パルス幅（ｄ_ｍｉｎ）より下および最大パルス幅（ｄ_ｍａｘ）より上であり、それぞれ、最小達成可能デューティサイクル（例えば離散的０）および最大達成可能デューティサイクル（例えば離散的１）によって制限される。この実施形態では、低い方のクリッピング値（ｄ_{ｃｌｉｐＬｏｗｅｒ}）が、最小達成可能デューティサイクル（離散的０（０））と最小パルス幅（ｄ_ｍｉｎ）との間の中間点であり、高い方のクリッピング値（ｄ_{ｃｌｉｐＵｐｐｅｒ}）が、最大パルス幅（ｄ_ｍａｘ）と最大達成可能デューティサイクル（離散的１（１））との間の中間点である。

図４は、本発明の一例示的実施形態による電圧源インバータを制御する方法１００の流れ図である。図１および４を参照すると、電圧源インバータは、出力電圧ひずみ範囲を有する。例えば、出力電圧ひずみ範囲は、最小達成可能デューティサイクル（例えば離散的０）と最小パルス幅（例えばｄ_ｍｉｎ）との間、および最大パルス幅（例えばｄ_ｍａｘ）と最大達成可能デューティサイクル（例えば離散的１）との間である。ステップ１０５に示すように、デューティサイクルを有する第１の信号が受け取られる。例えば、変調器３１が、コントローラ３２からＰＷＭ信号を受け取る。デューティサイクルは、最小達成可能デューティサイクル（例えば離散的０）から最大達成可能デューティサイクル（例えば離散的１）までの範囲を有する。

ステップ１１０に示すように、デューティサイクルは、出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値（例えば、ｄ_{ｃｌｉｐＬｏｗｅｒ}）未満である場合に、最小達成可能デューティサイクル（例えば離散的０）に修正される。ステップ１１５に示すように、デューティサイクルは、出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値以上第２のクリッピング値以下である場合に、最小パルス幅および最大パルス幅のうち近い方に修正される。第２のクリッピング値（例えば、ｄ_{ｃｌｉｐＵｐｐｅｒ}）は、第１のクリッピング値（例えば、ｄ_{ｃｌｉｐＬｏｗｅｒ}）よりも大きい。一実施形態では、デューティサイクルは、出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値以上である場合に、最小パルス幅に修正され、出力電圧ひずみ範囲内にあり、かつ第２のクリッピング値以下である場合に、最大パルス幅に修正される。第１のクリッピング値は、最小達成可能デューティサイクルと最小パルス幅の間のほぼ中間点になるように選択することができ、第２のクリッピング値は、最大達成可能デューティサイクルと最大パルス幅の間のほぼ中間点になるように選択することができる。

ステップ１２０に示すように、デューティサイクルは、出力電圧ひずみ範囲内にあり、かつ第２のクリッピング値よりも大きい場合に、最大達成可能デューティサイクルに修正される。ステップ１２５に示すように、第２の信号が、（例えば変調器３１によって）電圧源インバータに送出される。第２の信号は、（例えば、先行するステップに基づき修正されたまたは無修正の）デューティサイクルを有する。例えば、デューティサイクルが出力電圧ひずみ範囲の外側である場合、第１の信号のデューティサイクルが第２の信号内に維持される。一実施形態では、第１の信号および第２の信号が、インバータ回路３０のスイッチネットワークを制御するためのＤＰＷＭ信号である。

電圧源インバータは、出力電圧ひずみ範囲（例えば、最小達成可能デューティサイクルと最小パルス幅の間）に関連する第１の平均出力電圧を有する。さらに、電圧源インバータは、出力電圧ひずみ範囲（例えば、最大パルス幅と最大達成可能デューティサイクルの間）に関連する第２の平均出力電圧を有する。この実施形態では、デューティサイクルが、最小達成可能デューティサイクル以上であり、かつ最小パルス幅未満である場合、第１の平均出力電圧が維持される。さらに、デューティサイクルが最大パルス幅よりも大きく、かつ最大達成可能デューティサイクル以下である場合、第２の平均出力電圧が維持される。電圧源インバータは、スイッチング回路（例えば、インバータ回路３０のスイッチネットワーク）を備えることができ、最小パルス幅および最大パルス幅は、そのスイッチング回路の短絡防止に基づくものである。

図５は、本発明の別の例示的実施形態による電圧源インバータを制御する方法２００の流れ図である。図１および５を参照すると、ステップ２０５に示すように、デューティサイクルを有する第１の信号が（例えば変調器３１で）受け取られる。デューティサイクルは、最小達成可能デューティサイクル（例えば離散的０）から最大達成可能デューティサイクル（例えば離散的１）までの範囲を有する。ステップ２１０に示すように、デューティサイクルは、第１のひずみ範囲内にある場合、第１のひずみ範囲内で第１の平均出力電圧を維持するために修正される。一実施形態では、デューティサイクルは、第１のひずみ範囲内にあり、かつ第１のひずみ範囲内のクリッピング値（例えばｄ_{ｃｌｉｐＬｏｗｅｒ}）未満である場合、最小達成可能デューティサイクルに修正され、第１のひずみ範囲内にあり、かつクリッピング値以上である場合、最小デューティサイクルに修正される。クリッピング値（例えばｄ_{ｃｌｉｐＬｏｗｅｒ}）は、最小達成可能デューティサイクルと最小パルス幅の間のほぼ中間点になるように選択することができる。別の実施形態では、デューティサイクルは、最小達成可能デューティサイクル以上であり、かつクリッピング値未満である場合、最小達成可能デューティサイクルに修正され、クリッピング値以上であり、かつ最小パルス幅未満である場合、最小パルス幅に修正される。

ステップ２１５に示すように、デューティサイクルは、第２のひずみ範囲内にある場合、第２のひずみ範囲内で第２の平均出力電圧を維持するために修正される。一実施形態では、デューティサイクルは、第２のひずみ範囲内にあり、かつ第２のひずみ範囲内のクリッピング値（例えば、ｄ_{ｃｌｉｐＵｐｐｅｒ}）以下である場合、最大パルス幅に修正され、第２のひずみ範囲内にあり、かつクリッピング値よりも大きい場合、最大達成可能デューティサイクルに修正される。別の実施形態では、デューティサイクルは、最大パルス幅よりも大きく、かつクリッピング値未満である場合、最大パルス幅に修正され、クリッピング値よりも大きく、かつ最大達成可能デューティサイクル以下である場合、最大達成可能デューティサイクルに修正される。

ステップ２２０に示すように、第２の信号が電圧源インバータに供給される。第２の信号は、デューティサイクルを有する。例えば、デューティサイクルが第１のひずみ範囲の外側かつ第２のひずみ範囲の外側（例えば、ｄ_ｍｉｎとｄ_ｍａｘの間）にある場合、第１の信号のデューティサイクルが第２の信号内に維持される。

以上、前述の詳細な説明において、少なくとも１つの例示的実施形態を提示してきたが、多数の変形形態が存在することを理解されたい。１つまたは複数の例示的実施形態は例に他ならず、本発明の範囲、適用範囲、または構成を、いかなる形であれ限定するものではないことも理解されたい。そうではなく、前述の詳細な説明は、当業者に１つまたは複数の例示的実施形態を実施するための好都合な指針を提供するものである。諸要素の機能および構成に、添付の特許請求の範囲に記載の本発明の範囲、およびその法的な等価物から逸脱することなく、さまざまな変更を行うことができることを理解されたい。

本発明の一例示的実施形態による電圧源インバータシステムのブロック図である。 図１に示すインバータ回路の回路図である。 図１に示す電圧源インバータシステムの理解に役立つ、相のデューティサイクルとパルス幅の関係を示す波形図である。 本発明の一例示的実施形態による電圧源インバータを制御する方法の流れ図である。 本発明の別の例示的実施形態による電圧源インバータを制御する方法の流れ図である。

符号の説明

１０ 電圧源インバータシステム
１２ 交流（ＡＣ）電動機
１４ 電圧源
１６ 電圧源
１８ 第１のスイッチ
２０ 第２のスイッチ
２２ 第１のスイッチ
２４ 第２のスイッチ
２６ 第１のスイッチ
２８ 第２のスイッチ
３０ インバータ回路
３１ 変調器
３２ コントローラ
４０ 理想的なデューティサイクル
４２ 波形、修正されたデューティサイクル

Claims (20)

1. 最小および最大パルス幅と、前記最小および最大パルス幅の外側の出力電圧ひずみ範囲とを有する電圧源インバータを制御する方法であって、
   最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有するデューティサイクルを有する第１の信号を受け取るステップと、
   前記第１の信号の前記デューティサイクルが、前記出力電圧ひずみ範囲内にあり、かつ第１のクリッピング値未満である場合に、前記最小達成可能デューティサイクルを有する第２の信号を生成するステップと、
   前記第１の信号の前記デューティサイクルが、前記出力電圧ひずみ範囲内にあり、かつ、前記第１のクリッピング値以上、または前記第１のクリッピング値よりも大きな第２のクリッピング値以下の一方である場合に、前記最小および最大パルス幅のうち、前記第１の信号の前記デューティサイクルに近い方を有する第３の信号を生成するステップと、
   前記第１の信号の前記デューティサイクルが、前記出力電圧ひずみ範囲内にあり、かつ前記第２のクリッピング値よりも大きい場合に、前記最大達成可能デューティサイクルを有する第４の信号を生成するステップと、
   前記第２、第３、および第４の信号のうち１つを、前記電圧源インバータに送出するステップと
   を含む方法。
2. 前記第３の信号を生成する前記ステップが、
   前記第１の信号の前記デューティサイクルが、前記出力電圧ひずみ範囲内にあり、かつ前記第１のクリッピング値以上である場合に、前記第１の信号の前記デューティサイクルを前記最小パルス幅に修正するステップと、
   前記第１の信号の前記デューティサイクルが、前記出力電圧ひずみ範囲内にあり、かつ前記第２のクリッピング値以下である場合に、前記第１の信号の前記デューティサイクルを前記最大パルス幅に修正するステップと
   を含む、請求項１に記載の方法。
3. 前記第１の信号の前記デューティサイクルが前記出力電圧ひずみ範囲の外側にある場合、前記デューティサイクルを維持するステップをさらに含む、請求項１に記載の方法。
4. 前記第１のクリッピング値を、前記最小達成可能デューティサイクルと前記最小パルス幅の間のほぼ中間点になるように選択するステップと、
   前記第２のクリッピング値を、前記最大達成可能デューティサイクルと前記最大パルス幅の間のほぼ中間点になるように選択するステップと
   をさらに含む、請求項１に記載の方法。
5. 前記第１、第２、第３、および第４の信号が、不連続パルス幅変調（ＤＰＷＭ）信号である、請求項１に記載の方法。
6. 前記電圧源インバータが、前記最小達成可能デューティサイクルと前記最小パルス幅の間の前記出力電圧ひずみ範囲に関連する第１の平均出力電圧を有し、また前記最大パルス幅と前記最大達成可能デューティサイクルの間の前記出力電圧ひずみ範囲に関連する第２の平均出力電圧を有し、前記方法が、
   前記第１の信号の前記デューティサイクルが、前記最小達成可能デューティサイクル以上であり、かつ前記最小パルス幅未満である場合に、前記第１の平均出力電圧を維持するステップと、
   前記第１の信号の前記デューティサイクルが、前記最大パルス幅よりも大きく、かつ前記最大達成可能デューティサイクル以下である場合に、前記第２の平均出力電圧を維持するステップと
   をさらに含む、請求項１に記載の方法。
7. 前記電圧源インバータがスイッチング回路を備え、前記最小および最大パルス幅が、前記スイッチング回路の短絡防止に基づくものである、請求項１に記載の方法。
8. 最小および最大パルス幅と、前記最小パルス幅未満の第１のひずみ範囲と、前記最大パルス幅よりも大きな第２のひずみ範囲とを有する電圧源インバータを制御する方法であって、
   デューティサイクルを有する第１の信号を受け取るステップと、
   前記第１の信号の前記デューティサイクルが前記第１のひずみ範囲内にある場合に、前記第１のひずみ範囲内で第１の平均出力電圧を維持するように構成された、第１の修正されたデューティサイクルを生成するステップと、
   前記第１の信号の前記デューティサイクルが前記第２のひずみ範囲内にある場合に、前記第２のひずみ範囲内で第２の平均出力電圧を維持するように構成された、第２の修正されたデューティサイクルを生成するステップと、
   前記第１および第２のデューティサイクルの一方を有する第２の信号を、前記電圧源インバータに供給するステップと
   を含む方法。
9. 前記デューティサイクルが、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有し、前記第１の修正されたデューティサイクルを生成する前記ステップが、
   前記第１の信号の前記デューティサイクルが、前記第１のひずみ範囲内にあり、かつ前記第１のひずみ範囲内のクリッピング値未満である場合に、前記最小達成可能デューティサイクルに基づく前記第１の修正されたデューティサイクルを生成するステップと、
   前記第１の信号の前記デューティサイクルが、前記第１のひずみ範囲内にあり、かつ前記クリッピング値以上である場合に、前記最小パルス幅に基づく前記第１の修正されたデューティサイクルを生成するステップと
   を含む、請求項８に記載の方法。
10. 前記第１の信号の前記デューティサイクルが、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有し、前記第２の修正されたデューティサイクルを生成する前記ステップが、
    前記第１の信号の前記デューティサイクルが、前記第２のひずみ範囲内にあり、かつ前記第２のひずみ範囲内のクリッピング値以下である場合、前記最大パルス幅に基づく前記第２の修正されたデューティサイクルを生成するステップと、
    前記デューティサイクルが、前記第２のひずみ範囲内にあり、かつ前記クリッピング値よりも大きい場合に、前記最大達成可能デューティサイクルに基づく前記第２の修正されたデューティサイクルを生成するステップと
    を含む、請求項８に記載の方法。
11. 前記クリッピング値を、前記最小達成可能デューティサイクルと前記最小パルス幅の間のほぼ中間点になるように選択するステップをさらに含む、請求項１０に記載の方法。
12. 前記第１の信号の前記デューティサイクルが、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有し、前記第１の修正されたデューティサイクルを生成する前記ステップが、
    前記第１の信号の前記デューティサイクルが、前記最小達成可能デューティサイクル以上であり、かつ前記第１のひずみ範囲内にあるクリッピング値未満である場合に、前記最小達成可能デューティサイクルに基づく前記第１の修正されたデューティサイクルを生成するステップと、
    前記第１の信号の前記デューティサイクルが、前記クリッピング値以上であり、かつ前記最小パルス幅未満である場合に、前記最小パルス幅に基づく前記第１の修正されたデューティサイクルを生成するステップと
    を含む、請求項８に記載の方法。
13. 前記クリッピング値を、前記最大パルス幅と前記最大達成可能デューティサイクルの間のほぼ中間点になるように選択するステップをさらに含む、請求項１２に記載の方法。
14. 前記第１の信号の前記デューティサイクルが、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有し、前記第２の修正されたデューティサイクルを生成する前記ステップが、
    前記第１の信号の前記デューティサイクルが、前記最大パルス幅よりも大きく、かつ前記第２のひずみ範囲内にあるクリッピング値未満である場合に、前記最大パルス幅に基づく前記第２の修正されたデューティサイクルを生成するステップと、
    前記第１の信号の前記デューティサイクルが、前記クリッピング値よりも大きく、かつ前記最大達成可能デューティサイクル以下である場合に、前記最大達成可能デューティサイクルに基づく前記第２の修正されたデューティサイクルを生成するステップと
    を含む、請求項８に記載の方法。
15. 前記第１の信号の前記デューティサイクルが前記第１および第２のひずみ範囲の外側にある場合に、前記デューティサイクルを前記第２の信号内に維持するステップをさらに含む、請求項８に記載の方法。
16. 前記第１および第２の信号が、不連続パルス幅変調（ＤＰＷＭ）信号である、請求項８に記載の方法。
17. 交流（ＡＣ）電動機を制御するための電圧源インバータであって、ひずみ範囲を有し、
    入力端および出力端を有するコントローラであって、第１のデューティサイクルを有する第１の信号を生成するように構成されたコントローラと、
    前記コントローラの前記出力端に結合された入力端、および出力端を有する変調器であって、
    前記第１のデューティサイクルが前記ひずみ範囲内にある場合に、前記電圧源インバータの平均出力電圧を維持するように構成された、第２のデューティサイクルを生成するように、また
    前記第２のデューティサイクルを有する第２の信号を生成するように
    構成された変調器と、
    前記変調器の前記出力端に結合された入力端、および前記ＡＣ電動機に結合されるように構成された出力端を有するスイッチネットワークであって、前記第２の信号に応答して、前記ＡＣ電動機に対して出力電圧を発生するように構成されたスイッチネットワークと
    を備える、電圧源インバータ。
18. 前記第１のデューティサイクルが、最小達成可能デューティサイクルから最大達成可能デューティサイクルまでの範囲を有し、前記電圧源インバータが、最小および最大パルス幅を有し、前記変調器が、
    前記第１のデューティサイクルが、前記最小達成可能デューティサイクル以上であり、かつ前記ひずみ範囲内にある第１のクリッピング値未満である場合に、前記最小達成可能デューティサイクルに基づく前記第２のデューティサイクルを生成するように、
    前記第１のデューティサイクルが、前記第１のクリッピング値以上であり、かつ前記最小パルス幅未満である場合に、前記最小パルス幅に基づく前記第２のデューティサイクルを生成するように、
    前記第１のデューティサイクルが前記最大パルス幅よりも大きく、かつ前記第１のデューティサイクルが、前記第１のクリッピング値よりも大きな、前記ひずみ範囲内にある第２のクリッピング値以下である場合に、前記最大パルス幅に基づく前記第２のデューティサイクルを生成するように、また
    前記第１のデューティサイクルが、前記第２のクリッピング値よりも大きく、かつ前記最大達成可能デューティサイクル以下である場合に、前記最大達成可能デューティサイクルに基づく前記第２のデューティサイクルを生成するように
    さらに構成される、請求項１７に記載の電圧源インバータ。
19. 前記第１のクリッピング値が、前記最小達成可能デューティサイクルと前記最小パルス幅の間のほぼ中間点であり、前記第２のクリッピング値が、前記最大パルス幅と前記最大達成可能デューティサイクルの間のほぼ中間点である、請求項１７に記載の電圧源インバータ。
20. 前記第１および第２の信号が、不連続パルス幅変調信号である、請求項１７に記載の電圧源インバータ。

Images