JPH0984388A - 交流モータの制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロプロセッサの暴走時でも確実に出力
電圧を制限する。 【解決手段】 マイコンチップ内のＰＷＭパルス作成回
路が電圧指令に基づきシングルエッジ変調でＰＷＭパル
スを出力する。Ｄフリップフロップ４１、ＡＮＤゲート
４２でパルスの立ち上がりを検出し、アップカウンタ３
１をＰＷＭ周期ごとにリセットする。一致回路３２、３
３が最小、最大パルス幅に対応するカウントで出力を発
し、ＯＲゲートで下限を最小幅に制限されたパルスを出
力し、ＡＮＤゲートからさらに上限を最大幅に制限され
たパルスが出力される。一致回路３４からは１ＰＷＭ周
期の信号がＮＯＲゲート４２を経てアップカウンタ３１
をリセットするから、電圧指令が飽和して１ＰＷＭ周期
内に立ち上がりエッジが存在しない場合でも確実に１Ｐ
ＷＭ周期毎にＰＷＭパルスが所定幅内に制限される。チ
ップ外でパルス幅制限を行なうから、パルス幅が確実に
制限される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＰＷＭインバータ
を備える交流モータの制御装置に係り、とくにモータに
印加する電圧の最大値を制限する交流モータの制御装置
に関する。

【０００２】

【従来の技術】図９は誘導モータなど交流モータの駆動
に用いられる基本的な駆動システムを示す。モータ１８
に対してインバータ１７が設けられる。ベクトル制御演
算器１１が、外部から与えられるトルク指令に対応し
て、励磁電流指令値ｉγｓ＊、トルク電流指令値ｉδｓ
＊、すべり周波数ωseを演算する。回転数検出器１９に
よるモータの実回転数ωreとベクトル制御演算器１１か
らのすべり周波数ωseとから、電源周波数ωが求めら
れ、これを積分器２０に通して電源位相角θが演算され
る。また、座標変換器１２で電源位相角θを参照して３
相モータ電流を座標変換し、電流値ｉγｓ、ｉδｓを求
める。

【０００３】励磁電流指令値ｉγｓ＊とトルク電流指令
値ｉδｓ＊に対して、電流制御器１３が設けられる。こ
こでは、座標変換器１２からのフィードバックにより各
電流指令値ｉγｓ＊、ｉδｓ＊を実現する電圧指令値ｖ
γｓ＊、ｖδｓ＊を演算する。電圧指令値ｖγｓ＊とｖ
δｓ＊は２相／３相座標変換器１４に入力され、その変
換出力ｖｕ＊、ｖｖ＊、ｖｗ＊がＰＷＭパルス作成回路
１０５に送られる。そして、ＰＷＭパルス作成回路１０
５の出力ｖｕ＊ｐ、ｖｖ＊ｐ、ｖｗ＊ｐがインバータ１
７への制御指令となる。

【０００４】インバータ１７は、パルス電圧の幅を変化
させることにより等価的に出力電圧を制御する。ここで
は、ＰＷＭパルス作成回路１０５で、モータ１８に印加
する等価的電圧の指令値ｖｕ＊、ｖｖ＊、ｖｗ＊を、例
えば三角波比較方式により変調し、ＰＷＭパルスの制御
指令ｖｕ＊ｐ、ｖｖ＊ｐ、ｖｗ＊ｐを出力する。 とく
に一般的な用途では、電圧指令値からＰＷＭパルスを作
成する変調方式として高調波成分の少ないダブルエッジ
変調方式を用いる場合が多い。そしてインバータ１７
が、これらの制御指令に従って直流電源電圧ＶｄｃをＰ
ＷＭパルス電圧に変換する。

【０００５】このような交流モータの駆動システムで
は、インバータの直流電源電圧で決まる出力可能な最大
正弦波電圧以下に出力電圧を抑える機能が付加される。
またこれ以外にも、出力電圧の制限は、電流が必要以上
に大きいときに電流を制限したり、最大出力を抑制した
りするためにも行なわれる。このような出力電圧の制限
のため、従来、図１０に示すように、３相固定座標系で
ＰＷＭパルス作成回路１０５の前段に最大出力電圧制限
器１０６を設けて、電圧指令値の大きさを所定値以下に
制限したｖｕ＊Ｌ、ｖｖ＊Ｌ、ｖｗ＊ＬをＰＷＭパルス
作成回路１０５に入力することにより、ＰＷＭパルスの
パルス幅を所定幅に制限するものがある。あるいはま
た、図１１に示すように、モータに印加される電圧と同
期して回転する回転座標系（γーδ座標系）で最大出力
電圧制限器１０７を設けて、２相／３相座標変換器１４
への指令を所定値以下に制限した電圧指令値ｖγｓ＊Ｌ
とｖδｓ＊Ｌとすることにより、ＰＷＭパルス作成回路
１０５への電圧指令値の大きさを所定値以下に制限する
ものがある。この種の回路が例えば特開平６−１９７５
８４にも開示されている。

【０００６】そのほか、とくに図示しないが、電圧指令
値を空間電圧ベクトルや空間磁束ベクトル成分に変換し
て出力電圧を制御するシステムでは、例えば特開平５−
５６６５５号公報に示されるように、空間電圧ベクトル
や空間磁束ベクトルの大きさを所定値以下に制限するこ
とも行なわれる。

【０００７】

【発明が解決しようとする課題】このような従来の交流
モータ駆動システムにおいては、いずれもＰＷＭパルス
作成を行なう前に、電圧指令値や磁束指令値の大きさを
制限するようにしている。また、図９に示したもので
は、電流制御系がアナログ回路で構成されているが、近
年、高速なマイクロプロセッサの登場により、電流制御
をもマイクロプロセッサによる演算で処理する制御装置
が登場するようになってきており、図１０や図１１に示
されるように、電力交換を行なうインバータを除き、全
ブロックの機能の演算がマイクロプロセッサで演算処理
されるようになっている。そこで、ＰＷＭパルスの演算
がマイクロプロセッサで行なわれる場合、マイクロプロ
セッサが暴走するとＰＷＭ演算も正しく行われず、上記
の出力電圧の制御が確保されないことになる。

【０００８】しかし、ダブルエッジ変調方式をとる従来
装置では、図１２の（ａ）に示すように、搬送波の周期
をＴｓとするとき、１周期Ｔｓの中間の時間Ｔｓ／２を
中心にして対称な波形となり、ＰＷＭパルスの立ち上が
りエッジ（立ち下がりエッジ）の時間間隔が、（１／
２）・Ｔｓ〜（３／２）・Ｔｓの範囲で変化する。パル
スの処理を行なうには基準とする状態の変化が必要であ
るが、ダブルエッジ変調ではＰＷＭ周期が始まってから
最初の状態変化が発生するまでの時間が０からＴｓ／２
まで変化する。したがって、十分なパルス幅の制限が不
可能である。

【０００９】また、ダブルエッジ変調では上述のように
ＰＷＭパルスの立ち上がり（立ち下がり）と次の立ち上
がり（立ち下がり）間の時間は最小Ｔｓ／２から３Ｔｓ
／２まで変化する。そこで、電圧指令が飽和した場合、
すなわち１ＰＷＭ周期より長い時間に渡ってＨあるいは
Ｌ状態が連続した場合には、１ＰＷＭ周期内において立
ち上がり（立ち下がり）が存在しないことになるため、
マイクロプロセッサからのタイミング信号などの情報を
使用することなしにはＰＷＭパルスの幅を制限すること
が困難となる。したがって、本発明は、マイクロプロセ
ッサからの信号を使用しないで、出力電圧の大きさを制
限することができ、マイクロプロセッサの暴走があって
も確実に出力電圧を所定範囲に制御することができる交
流モータの制御装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】ところで、ダブルエッジ
変調方式に対して、シングルエッジ変調では高調波成分
は多いが、図１２の（ｂ）に示すように、１周期Ｔｓの
始まりにパルスがＬからＨへ（またはＨからＬへ）とな
るという特徴を有している。すなわち、シングルエッジ
変調では、立ち上がり（立ち下がり）エッジ間の時間が
常にＰＷＭ周期のＴｓであるから、電圧指令が飽和した
場合でも立ち上がりエッジに同期した周期Ｔｓの信号を
作成することができ、したがって電圧指令飽和時でも、
ＰＷＭパルスの幅を制限することが可能になる。したが
って、このエッジをタイミング信号として使用すること
でマイクロプロセッサからの信号を使用しなくともＰＷ
Ｍパルス幅を制限することが可能となる。

【００１１】このことに着目して、請求項１に記載の本
発明は、電圧指令値をパルス幅変調するＰＷＭパルス作
成回路を備える制御回路と、そのＰＷＭパルス作成回路
の出力に基づき直流電圧をパルス電圧に変換するインバ
ータを有する交流モータの制御装置において、ＰＷＭパ
ルス作成回路はシングルエッジ変調によりＰＷＭパルス
を作成するものとし、ＰＷＭパルス作成回路とインバー
タの間に、上記ＰＷＭパルスを所定幅内に制限するパル
ス幅制限回路を有して、交流モータに印加されるパルス
の等価電圧の上限を制限するものとした。

【００１２】上記のパルス幅制限回路は、ＰＷＭパルス
作成回路からのＰＷＭパルスの立ち上がり（または立ち
下がり）に同期し、かつ１ＰＷＭ周期毎にＰＷＭ同期信
号を発生するＰＷＭ同期信号発生部と、ＰＷＭパルスと
ＰＷＭ同期信号を入力し、１ＰＷＭ周期毎にＰＷＭパル
スを所定幅内に制限するパルス幅制限部とからなるもの
とすることができる。

【００１３】請求項３記載の発明は、ＰＷＭパルス作成
回路をシングルエッジ変調によりＰＷＭパルスを作成す
る方式と、ダブルエッジ変調によりＰＷＭパルスを作成
する方式との間で変調方式を切り換え可能のものとする
とともに、インバータの直流電源の直流電圧を検出する
直流電圧検出器と、直流電圧検出器の検出値に基づい
て、上記変調方式を切り換える切り換え手段と、直流電
圧検出器の検出値に基づいて、パルス幅制限回路におけ
る前記所定幅の設定値を変更するパルス幅制限値変更回
路とを有して、直流電圧の大きさが所定値以上の場合に
はシングルエッジ変調とするとともにＰＷＭパルスの幅
を制限して交流モータに印加されるパルスの等価電圧の
上限を制限し、直流電圧の大きさが所定値未満の場合に
はダブルエッジ変調とするとともにＰＷＭパルスの幅の
制限を行わないように構成されたものとした。

【００１４】さらに請求項４記載の発明は、それぞれの
ＰＷＭパルス作成回路がシングルエッジ変調によりＰＷ
Ｍパルスを作成する方式と、ダブルエッジ変調によりＰ
ＷＭパルスを作成する方式との間で変調方式を切り換え
可能の第１の制御回路と第２の制御回路を備え、第１お
よび第２の制御回路の動作状態を監視し、その動作状態
に応じてＰＷＭパルス作成回路の変調方式の切り換え指
令を発する動作状態監視回路と、動作状態監視回路から
の指令により第１および第２の制御回路のＰＷＭパルス
作成回路から出力されるＰＷＭパルスを切り換え選択す
るＰＷＭパルス切り換え回路と、ＰＷＭパルス切り換え
回路とインバータの間に設けられ、動作状態監視回路か
らの指令に応じてＰＷＭパルスを所定幅内に制限するパ
ルス幅制限回路とを有し、通常はＰＷＭパルス作成回路
をダブルエッジ変調とした第１および第２の制御回路の
いずれかが選択されるとともに、パルス幅制限回路でパ
ルス幅の制限を行なわず、また、第１および第２の制御
回路の一方が予め定めた所定の動作状態から逸脱した場
合には、他方のＰＷＭパルス作成回路の変調方式をシン
グルエッジ変調として、その出力をＰＷＭパルス切り換
え回路で選択させ、パルス幅制限回路でパルス幅の制限
を行なうように構成されたものとした。

【００１５】

【作用】請求項１のものでは、電圧指令に基づいてＰＷ
Ｍパルス作成回路からシングルエッジ変調方式により作
成されたＰＷＭパルスが出力され、パルス幅制限回路で
はこのＰＷＭパルスを所定幅内に制限することにより、
交流モータに印加されるパルスの等価電圧の上限が制限
される。ＰＷＭパルス作成回路より後段でパルス幅制限
を行なうから、電圧指令に基づいてＰＷＭパルスの演算
を行なうマイクロプロセッサが暴走した場合にも、イン
バータへの出力ＰＷＭパルスの幅が確実に制限される。
また、パルス幅制限回路に１ＰＷＭ周期毎にＰＷＭ同期
信号を発生するＰＷＭ同期信号発生部を設けることによ
り、このＰＷＭ同期信号を用いて、電圧指令が飽和する
などして１ＰＷＭ周期内に立ち上がりエッジが存在しな
い場合でも確実に１ＰＷＭ周期毎にＰＷＭパルスを所定
幅内に制限することができる。

【００１６】請求項３のものでは、直流電圧検出器で検
出された直流電圧の大きさが所定値以上の場合には切り
換え手段がＰＷＭパルス作成回路の変調方式をシングル
エッジ変調とするとともに、パルス幅制限回路において
ＰＷＭパルスの幅が制限される。また、直流電圧の大き
さが所定値未満の場合には、切り換え手段がＰＷＭパル
ス作成回路の変調方式をダブルエッジ変調とする。そし
て、パルス幅制限値変更回路がパルス幅制限回路におけ
るパルス幅設定値を変更することによって、ＰＷＭパル
スの幅の制限が行わないものとなる。

【００１７】請求項４のものでは、第１および第２の制
御回路の各ＰＷＭパルス作成回路、そしてＰＷＭパルス
切り換え回路およびパルス幅制限回路が動作状態監視回
路の指令によって制御される。通常の駆動状態では、い
ずれかのＰＷＭパルス作成回路をダブルエッジ変調とし
てＰＷＭパルス切り換え回路にこれを選択させるととも
に、パルス幅制限回路でのパルス幅の制限を行なわせな
いようにする。一方、第１および第２の制御回路の一方
が所定の動作状態から逸脱したときには、他方のＰＷＭ
パルス作成回路の変調方式をシングルエッジ変調とし
て、その出力をＰＷＭパルス切り換え回路で選択させる
とともに、パルス幅制限回路でパルス幅の制限を行なわ
せる。

【００１８】

【発明の実施の形態】本発明の実施の形態について、以
下、実施例により説明する。図１は誘導モータの駆動シ
ステムに適用した第１の実施例の全体構成を示すブロッ
ク図である。ここでは、シングルエッジ変調を行なうも
のとしたＰＷＭパルス作成回路１５とインバータ１７の
間に、パルス幅制限回路１６が設けられている。その他
の構成は、図９に示した従来の構成と同じである。シン
グルエッジ変調のＰＷＭパルス作成回路１５は、電圧指
令値ｖｕ＊、ｖｖ＊、ｖｗ＊とのこぎり波等の搬送波信
号とからＰＷＭパルスｖｕ＊ｐ、ｖｖ＊ｐ、ｖｗ＊ｐを
作成する。

【００１９】パルス幅制限回路１６は、ＰＷＭ同期信号
発生部２１とパルス幅制限部２２を備える。ＰＷＭ同期
信号発生部２１は、ＰＷＭパルスの立ち上がり（立ち下
がり）に同期して状態が変化するＰＷＭ同期信号を作成
する。そして、パルス幅制限部２２は、ＰＷＭパルスと
ＰＷＭパルス同期信号とを入力し、ＰＷＭパルスがＨで
ある状態の時間幅を所定の上限値と下限値の範囲内に制
限したパルスｖｕ＊ｐＬ、ｖｖ＊ｐＬ、ｖｗ＊ｐＬを作
成する。ＰＷＭパルス作成回路１５を含んでこれより破
線で囲んだ前段はワンチップマイコンとして構成するこ
とができる。

【００２０】図２は、パルス幅制限回路１６の詳細を示
す。まずアップカウンタ３１に一致回路３２、３３、３
４が接続されている。アップカウンタ３１は外部からク
ロック信号を受けてこれをカウントアップするようにな
っており、リセット端子を備える。一致回路３２、３
３、３４は、それぞれそのＡ端子にアップカウンタ３１
の出力が入力され、Ｂ端子にそれぞれ設定値ｎｍｉｎ、
ｎｍａｘ、ｎＴｓが入力されて、両入力端子のデータが
一致した時に出力がＨとなる。ここで、ｎｍｉｎはパル
ス幅の下限値に相当する値、ｎｍａｘはパルス幅の上限
値に相当する値、そしてｎＴｓはＰＷＭ周期に相当する
値に設定されている。

【００２１】一致回路３２、３３、３４にはそれぞれＲ
Ｓフリップフロップ３５、３６、３７が接続されてい
る。一致回路３２、３３の出力はＲＳフリップフロップ
３５、３６の各リセット端子Ｒに入力され、一致回路３
４の出力はＲＳフリップフロップ３７のセット端子Ｓに
入力される。アップカウンタ３１と同じくクロック信号
を受けるＤフリップフロップ４１のＤ端子に、ＰＷＭパ
ルス作成回路１５からのＰＷＭパルスＶｉｎが入力さ
れ、Ｄフリップフロップ４１の出力が上記ＰＷＭパルス
とともにＡＮＤゲート４２に入力されて、ＰＷＭパルス
の立ち上がりエッジを検出するようになっている。

【００２２】ＡＮＤゲート４２の出力はＮＯＲゲート４
３に入力され、ＰＷＭパルスの立ち上がりを検出した場
合にＬとなり、ＰＷＭ周期の始まりを検出する。また、
ＲＳフリップフロップ３７の出力もＮＯＲゲート４３に
入力され、ＰＷＭパルスが立ち上がった後の経過時間が
ＰＷＭ周期Ｔｓとなった場合にも、ＮＯＲゲート４３の
出力がＬとなる。ＮＯＲゲート４３の出力はアップカウ
ンタ３１に反転入力されて、アップカウンタ３１をリセ
ットする。また、ＮＯＲゲート４３の出力はＲＳフリッ
プフロップ３５、３６のセット端子に入力されてこれら
をセットし、ＲＳフリップフロップ３７のリセット端子
に入力されてこれをリセットする。

【００２３】ＰＷＭパルスとフリップフロップ３５の出
力を入力とするＯＲゲート４５が設けられ、さらに、こ
のＯＲゲート４５の出力とフリップフロップ３６の出力
を入力とするＡＮＤゲート４６が設けられて、ＡＮＤゲ
ート４６からパルス幅制限回路の出力としてのＰＷＭパ
ルスＶｏｕｔが送出される。これにより、ＲＳフリップ
フロップ３５の出力は、立ち上がりエッジがＰＷＭパル
スＶｉｎに同期し、パルス幅が下限値であるパルスとな
る。ＯＲゲート４５がＰＷＭパルスとフリップフロップ
３５の出力を入力して、ＰＷＭパルスの最小パルス幅を
制限したパルスを作成する。

【００２４】ＲＳフリップフロップ３６の出力は、立ち
上がりエッジがＰＷＭパルスＶｉｎに同期し、パルス幅
が上限値であるパルスとなる。この結果、ＯＲゲート４
５の出力とフリップフロップ３６の出力を入力するＡＮ
Ｄゲート４６は、最小パルス幅と最大パルス幅を制限し
たＰＷＭパルス（Ｖｏｕｔ）を出力することになる。一
致回路３２、３３およびＲＳフリップフロップ３５、３
６、ＯＲゲート４５、ＡＮＤゲート４６がパルス幅制限
部２２を構成し、残部がＰＷＭ同期信号発生部２１を構
成している。図２にはシングルエッジ変調のＰＷＭパル
ス作成回路１５からの１相のＰＷＭパルスＶｉｎに対応
した部分を示したが、同じ構成が各相のＰＷＭパルスに
対応させて設けられている。

【００２５】以上の構成における作用を、電圧指令が飽
和したときを含めて、図３のタイムチャートに示す。Ｐ
ＷＭパルス作成回路１５から（ａ）に示すようなシング
ルエッジ変調のパルスＶｉｎが出力されたとする。この
パルスは、シングルエッジ変調で作成されたパルスであ
るから、通常は立ち上がりエッジの間隔がＰＷＭ周期に
等しいパルスである。しかし、ＰＷＭパルス作成回路に
入力される電圧指令が飽和している場合には、この図の
時刻２Ｔｓ、５Ｔｓのように１ＰＷＭ周期内で立ち上が
りエッジが存在しなくなる。

【００２６】そこで本実施例では、まず時刻０において
ＰＷＭパルスＶｉｎがＬからＨになったとすると、図２
のＤフリップフロップ４１とＡＮＤゲート４２で構成さ
れる立ち上がりエッジ検出回路で、パルスの立ち上がり
が検出されアップカウンタ３１がリセットされ、カウン
トアップを開始する。このとき、ＲＳフリップフロップ
３５、３６の出力Ｖ１、Ｖ２は（ｂ）、（ｃ）に示すよ
うにＨとなる。その後、最小パルス幅相当の時間ｔ１が
経過すると、一致回路３２の出力がＨとなり、ＲＳフリ
ップフロップ３５がリセットされてＶ１はＬとなる。次
に、最大パルス幅相当の時間ｔ２が経過すると、一致回
路３３の出力がＨとなり、ＲＳフリップフロップ３６が
リセットされてＶ２がＬとなる。以上のように、Ｖ１は
パルス幅が下限値であるパルスとなり、Ｖ２はパルス幅
が上限値であるパルスとなる。

【００２７】一方、時刻２Ｔｓや、５Ｔｓの場合のよう
に、ＰＷＭパルスＶｉｎの立ち上がりエッジが存在しな
い場合には、一致回路３４の出力が時間２Ｔｓ、時間５
ＴＳとなった時にＨとなる。これにより、（ｄ）のよう
にＲＳフリップフロップ３７の出力Ｖ３がＬ→Ｈ→Ｌと
変化してアップカウンタ３１がリセットされる。したが
って、このような場合にも、ＲＳフリップフロップ３
５、３６からは立ち上がりエッジがＰＷＭ周期に同期し
た最小幅パルス、最大幅パルスのＶ１、Ｖ２がそれぞれ
出力される。つまり、ＰＷＭパルスＶｉｎがどのような
ものであっても、Ｖ１、Ｖ２にはそれぞれ最小幅パル
ス、最大幅パルスが作成される。

【００２８】最小幅パルス、最大幅パルスが作成できれ
ば、ＯＲゲート４５により（ｅ）に示すように最小幅が
制限されたＰＷＭパルスＶ４が作成され、さらにＡＮＤ
ゲート４６による処理により、（ｆ）に示すように最大
幅が制限されたＰＷＭパルスＶｏｕｔが得られる。以上
のように、マイクロプロセッサから出力されたＰＷＭパ
ルスのパルス幅が上下限値を越えている場合に、この上
下限値以内に幅を制限されたパルスが作成される。つま
り、等価電圧の振幅が所定値以下に制限されることにな
る。等価電圧の振幅が０である場合はＰＷＭパルスのデ
ューティが５０％であり、そのデューティが５０％より
大きくなるに従って等価電圧の値が正側に大きくなり、
５０％より小さくなるに従って負側に大きくなる。従っ
て、パルス幅の最小値と最大値を制限すれば等価交流電
圧の正負の振幅を制限したことになる。

【００２９】本実施例は以上のように構成され、ＰＷＭ
パルスをシングルエッジ変調により作成し、このＰＷＭ
パルスに立ち上がりエッジを同期させた信号を作成した
うえ、この信号を基準にしてＰＷＭパルスの幅を制限す
るようにしているので、電圧指令が飽和した場合におい
ても等価電圧の振幅を所定の範囲内に制限できる。そし
て、ＰＷＭパルスの演算を行なうマイクロプロセッサが
暴走した場合にも、一致回路３４、フリップフロップ３
７、ＮＯＲゲート４３によりＰＷＭ周期毎にアップカウ
ンタ３１がリセットされ、出力ＰＷＭパルスの幅が確実
に制限されるという効果を有する。

【００３０】図４は本発明の第２の実施例を示す。ＰＷ
Ｍパルス作成回路１５に接続されるパルス幅制限回路１
６Ａは、まず、前実施例と同様に、Ｄフリップフロップ
４１とＡＮＤゲート４２で構成される立ち上がりエッジ
検出回路が設けられる。そして、一致回路、ＲＳフリッ
プフロップ等のかわりに、ワンショットマルチバイブレ
ータが設けられる。すなわち、ＡＮＤゲート４２の出力
は、ＯＲゲート５１を経て、第１のワンショットマルチ
バイブレータ５２に入力される。第１のワンショットマ
ルチバイブレータ５２は、入力パルスがＬからＨへ変化
した時に出力がＨとなりＰＷＭ周期Ｔｓより短い時間Ｔ
ａ経過後にＬとなるように設定されている。この第１の
ワンショットマルチバイブレータ５２の出力は、つぎに
入力パルスがＨからＬへ変化した時に出力がＨとなりＴ
ｓ−Ｔａ時間経過後にＬとなるように設定された第２の
ワンショットマルチバイブレータ５３に入力されてい
る。

【００３１】第２のワンショットマルチバイブレータ５
３の出力は、Ｄフリップフロップ５４のＤ端子に入力さ
れ、Ｄフリップフロップ５４の出力と第２のワンショッ
トマルチバイブレータ５３の出力とがＯＲゲート５５に
入力されて、Ｄフリップフロップ５３とＯＲゲート５５
とで立ち下がりエッジを検出する回路が構成されてい
る。上記Ｄフリップフロップ４１、５４、ＡＮＤゲート
４２、ワンショットマルチバイブレータ５２、５３、Ｏ
Ｒゲート５１、５５により、ＰＷＭパルスＶｉｎの立ち
上がりに同期したパルスＶ３が形成される。

【００３２】ＯＲゲート５５の出力は、Ｈの時間が最小
パルス幅Ｔｍｉｎに設定されているワンショットマルチ
バイブレータ５６、およびＨの時間が最大パルス幅Ｔｍ
ａｘに設定されているワンショットマルチバイブレータ
５７に入力される。ワンショットマルチバイブレータ５
６の出力Ｖ１は、シングルエッジ変調のＰＷＭパルス作
成回路１５からのＰＷＭパルスＶｉｎとともにＯＲゲー
ト４５に入力される。そして、ＯＲゲート４５の出力Ｖ
４とワンショットマルチバイブレータ５７の出力Ｖ２を
入力とするＡＮＤゲート４６からパルス幅制限回路の出
力としてのＰＷＭパルスＶｏｕｔが送出される。ワンシ
ョットマルチバイブレータ５６、５７、ＯＲゲート４
５、ＡＮＤゲート４６がパルス幅制限部２２Ａを構成
し、残部がＰＷＭ同期信号発生部２１Ａを構成してい
る。

【００３３】本実施例における入力ＰＷＭパルスＶｉｎ
に対する各出力Ｖ１〜Ｖ４、Ｖｏｕｔの変化は、前実施
例の図３におけるタイムチャートと同じである。電圧指
令が飽和するなどして１ＰＷＭ周期内に立ち上がりエッ
ジが存在しない場合でも、ＯＲゲート５１、第１、第２
のワンショットマルチバイブレータ５２、５３〜ＯＲゲ
ート５５のループにより、ＰＷＭ周期の始まりのタイミ
ングでパルスＶ３が出力される。 そして、ワンショッ
トマルチバイブレータ５６はこのＶ３を入力してこれに
同期した最小パルス幅ＴｍｉｎのパルスＶ１を出力し、
またワンショットマルチバイブレータ５７は最大パルス
幅ＴｍａｘのパルスＶ２を出力する。前実施例と同じ
く、ＯＲゲート４５により最小幅が制限されたＰＷＭパ
ルスＶ４が作成され、さらにＡＮＤゲート４６による処
理により、最大幅が制限されたＰＷＭパルスＶｏｕｔが
得られる。

【００３４】以上のように、本実施例によっても、ＰＷ
Ｍパルスの演算を行なうマイクロプロセッサが暴走した
場合にも、出力ＰＷＭパルスの幅が確実に制限されると
いう効果を有し、電圧指令が飽和した場合においても等
価電圧の振幅を所定の範囲内に制限できる。

【００３５】次に図５は、第３の実施例を示す。これ
は、インバータの電源電圧低下時に効率良くモータを駆
動することを可能としたものである。この実施例におけ
るパルス幅制限回路１６Ｂは、パルス幅の制限値を変更
可能としてある。図中、破線で囲まれた部分は第１の実
施例と同じである。ＰＷＭパルス作成回路１５Ａは、シ
ングルエッジ変調とダブルエッジ変調の両方式を切り替
え可能となっている。インバータ１７の直流電源Ｖｄｃ
には直流電圧検出器６１が付設され、この直流電圧検出
器６１とＰＷＭパルス作成回路１５Ａの間に変調方式判
断回路６２が設けられている。直流電圧検出器６１には
さらにパルス幅制限値変更回路６３が接続され、直流電
圧検出器６１の出力に基づいてＰＷＭパルスの最大幅お
よび最小幅を演算するようになっている。演算された最
小パルス幅はｎｍｉｎとして一致回路３２のＢ端子に、
最大パルス幅はｎｍａｘとして一致回路３３のＢ端子に
それぞれ入力される。

【００３６】この実施例においては、直流電圧検出器６
１で検出されたインバータの直流電源Ｖｄｃの電圧が高
い場合は、変調方式判断回路６２がシングルエッジ変調
が適切だと判断し、その判断出力を受けてＰＷＭパルス
作成回路１５Ａではシングルエッジ変調によるＰＷＭが
行われる。このときには、パルス幅制限値変更回路６３
で適切なＰＷＭパルスの最大幅、最小幅が演算されて、
一致回路３２、３３の基準値とされ、図５の点線で囲ま
れた部分によりＰＷＭパルスの幅が制限される。

【００３７】一方、インバータの直流電源Ｖｄｃの電圧
が、所定レベルまで低下した場合には、変調方式判断回
路６２がダブルエッジ変調が適切だと判断し、その判断
出力を受けてＰＷＭパルス作成回路１５Ａではダブルエ
ッジ変調によるＰＷＭが行われる。このときには、パル
ス幅制限値変更回路６３では、最小パルス幅を０（ｎｍ
ｉｎ＝０）、最大パルス幅をＴｓ（ｎｍａｘ＝ｎＴｓ）
に設定して、パルス幅を制限しないものとする。これに
より、ダブルエッジ変調されたＰＷＭパルスはその幅を
制限されずに出力される。

【００３８】本実施例は以上のように構成されているか
ら、インバータ１７の直流電源Ｖｄｃとしてバッテリー
を使用しているシステムにおいて、その電源電圧が低下
した場合に有効である。すなわち、同じ幅のＰＷＭパル
スであっても、インバータ１７の直流電圧が高い場合は
等価電圧が高く、低い場合は等価電圧も低くなるので、
直流電圧が低い場合にはパルス幅の制限を行う必要がな
くなってくる。また一方で電源電圧が低下するのはバッ
テリーの残存エネルギーが低下した場合であるから、こ
のときには可能な限り効率良くモータ１８を駆動するの
が望ましい。したがって、バッテリ電圧が低下した場合
には、電圧の振幅の制限を中止するとともに、シングル
エッジ変調からダブルエッジ変調に変更することによっ
て、高調波が少なく効率の良い状態でモータを駆動する
ことができる。

【００３９】なお、この実施例では、直流電圧検出器６
１による検出電圧信号に基づいてパルス幅の制限値およ
び変調方式を切り換えるものとしたが、このほか、例え
ばマイクロプロセッサのウォッチドッグ回路からの信号
に基づいて切り換えるようにしてもよい。また、パルス
幅の制限値をバッテリ電圧に反比例するように設定する
ことにより、等価電圧の大きさの上限値を一定にするこ
ともできる。

【００４０】上記各実施例ではデジタル回路を用いた例
を説明したが、つぎに、第４の実施例として、一部アナ
ログ回路を使用したパルス幅制限回路１６Ｃを図６に示
す。シングルエッジ変調のＰＷＭパルス作成回路１５か
らのＰＷＭパルスＶｉｎが抵抗７１およびコンデンサ７
２からなる第１のＣＲ時定数回路に入力され、その出力
が反転ゲート７３を経てＡＮＤゲート７４に入力される
ようになっている。抵抗７１にはコンデンサ７２側から
ＰＷＭパルス入力側へを順方向とするダイオード７５が
並列に設けられている。また、ＰＷＭパルス作成回路１
５からのＰＷＭパルスがＡＮＤゲート７４に入力され
る。

【００４１】図７のタイムチャートの（ｂ）に示すよう
に、第１のＣＲ時定数回路の時定数は最大パルス幅相当
に設定され、反転ゲート７３のしきい値により最大幅パ
ルスを発生させる。これにより、ＡＮＤゲート７４から
はタイムチャートの（ｃ）に示すように入力ＰＷＭパル
スの上限値が制限されたパルスＶ６が出力される。ＡＮ
Ｄゲート７４の出力端には抵抗７６およびコンデンサ７
７からなる第２のＣＲ時定数回路が接続され、その抵抗
７６にはＡＮＤゲート７４側からコンデンサ７７側へを
順方向とするダイオード７８が並列に設けられている。
第２のＣＲ時定数回路の時定数はパルスＶ６の幅を広げ
るように設定され、バッファ７９を経て、タイムチャー
トの（ｄ）に示すようなパルスＶ７が次段へ出力され
る。

【００４２】パルスＶ６は抵抗８１およびコンデンサ８
２からなる第３のＣＲ時定数回路に入力され、その出力
が反転ゲート８３を経てＡＮＤゲート８５に入力されて
いる。その抵抗にはコンデンサ８２側からバッファ７９
側へを順方向とするダイオード８４が並列に設けられて
いる。ＡＮＤゲート８５にはまたパルスＶ７も入力され
る。タイムチャートの（ｅ）に示すように、第３のＣＲ
時定数回路の時定数は最小パルス幅相当に設定され、反
転ゲート８３のしきい値により最小幅パルスを発生させ
る。これにより、ＡＮＤゲート８５からはタイムチャー
トの（ｆ）に示すように入力ＰＷＭパルスの下限値が制
限されたＶ４’が出力される。

【００４３】先のパルスＶ６と上記パルスＶ４’とを入
力とするＯＲゲート８６が設けられ、これから、タイム
チャートの（ｇ）に示すようにパルス幅の上下限値を制
限したパルスＶｏｕｔが出力される。本実施例によれ
ば、より簡単な構成で、ＰＷＭパルスの演算を行なうマ
イクロプロセッサが暴走した場合にも、出力ＰＷＭパル
スの幅が確実に制限されるという効果を発揮することが
できる。

【００４４】図８には、本発明の第５の実施例を示す。
この実施例では、外部より与えられるトルク指令からモ
ータに印加する電圧の指令値を演算し、これをパルス幅
変調する第１および第２の制御回路が設けられる。第１
および第２の制御回路９１、９２は、それぞれＰＷＭパ
ルス作成回路１５Ｂ、１５Ｃを含み、図１に示した第１
の実施例の破線で囲まれたワンチップマイコンとして構
成される部分に相当する。各ＰＷＭパルス作成回路１５
Ｂ、１５Ｃはシングルエッジ変調およびダブルエッジ変
調の両方式を切り換え可能とされている。第１および第
２の制御回路９１、９２の各ＰＷＭパルス作成回路１５
Ｂ、１５ＣはそれぞれＰＷＭパルス信号切り換え回路９
３に接続され、これに、パルス幅制限回路１６Ｄ、イン
バータ１７、モータ１８が順次接続されている。

【００４５】第１および第２の制御回路９１、９２の動
作状態を監視する動作状態監視回路９４が設けられ、第
１の制御回路、第２の制御回路それぞれの動作状態が所
定の範囲から逸脱したか否かを監視し、それぞれの動作
状態に基づいて、ＰＷＭパルス作成回路１５Ｂ、１５Ｃ
にその変調方式を指令する信号を出力する。動作状態監
視回路９４はまた、ＰＷＭパルス切り換え回路９３への
切り換え信号を出力する。ＰＷＭパルス切り換え回路９
３はこの切り換え信号に基づいてＰＷＭパルス作成回路
１５ＢからのＰＷＭパルスとＰＷＭパルス作成回路１５
ＣからのＰＷＭパルスのいずれかをｖｕ＊ｐ、ｖｖ＊
ｐ、ｖｗ＊ｐとしてパルス幅制限回路１６Ｄへ出力す
る。

【００４６】動作状態監視回路９４はさらにパルス幅制
限回路１６Ｄにパルス幅を制限するか否かの制限変更指
令を出力する。パルス幅制限回路１６Ｄは、第３の実施
例の図５の構成から直流電圧検出器６１および変調方式
判断回路６２を除いたものと同様で、とくに図示しない
が、パルス幅制限値変更回路６３が上記の動作状態監視
回路９４からの制限変更指令を受ける。

【００４７】この実施例は次のように作動する。動作状
態監視回路で監視した動作状態が、第１および第２の制
御回路９１、９２のいずれも所定の範囲内である場合
は、ＰＷＭパルス作成回路１５Ｂ、１５Ｃのいずれもダ
ブルエッジ変調によりパルス幅変調を行なわせる。そし
て、ＰＷＭパルス切り換え回路９３は、いずれかの制御
回路からの信号を適宜選択するとともに、パルス幅制限
回路１６Ｄにはパルス幅の制限を行わせないものとす
る。すなわち、パルス幅制限回路１６Ｄではパルス幅制
限値変更回路６３（図５参照）が最小パルス幅を０（ｎ
ｍｉｎ＝０）、最大パルス幅をＴｓ（ｎｍａｘ＝ｎＴ
ｓ）に設定する。

【００４８】次に、動作状態監視回路９４で監視した制
御回路のいずれか、例えば第１の制御回路９１の動作状
態が所定の範囲を逸脱している場合には、動作状態が所
定の範囲内にある第２の制御回路９２のＰＷＭパルス作
成回路１５Ｃの変調方式をシングルエッジ変調方式に切
り換えさせる。このとき、ＰＷＭパルス信号切り換え回
路９３は、第２の制御回路のＰＷＭパルス作成回路１５
ＣからのＰＷＭパルスを選択して、パルス幅制限回路１
６Ｄへ送出する。そして、パルス幅制限回路１６Ｄでは
パルス幅制限値変更回路６３がｎｍｉｎおよびｎｍａｘ
をそれぞれ所定の値に設定して出力電圧を制限する。

【００４９】本実施例は以上のように構成され、通常
は、出力電圧が制限されないためトルク指令に追従した
出力トルクが得られ、また、ダブルエッジ変調を行うた
め効率よくモータが駆動される。また、一方の制御回路
の動作状態が所定の範囲を逸脱した場合には、他方の制
御回路によりシングルエッジ変調を行い、ＰＷＭパルス
幅を制限することで出力電圧を制限する。したがって、
いずれかの制御回路の動作状態が所定の範囲を逸脱した
場合にのみシングルエッジ変調で駆動するので、モータ
の運転全体を通じての効率の悪化を最低限に抑さえなが
ら出力電圧を制限することができるという効果を有す
る。

【００５０】なお、本実施例では、パルス幅制限回路１
６Ｄにパルス幅制限値変更回路６３を備えるものを用
い、ダブルエッジ変調時に最小パルス幅を０、最大パル
ス幅をＰＷＭパルス周期Ｔｓになるように設定するもの
としたが、これに限らず、前述した各実施例のパルス幅
制限回路１６、１６Ａ、１６Ｃその他を用いて、ダブル
エッジ変調時にはそのパルス幅制限回路を不能にし、あ
るいはバイパスするよう構成することもできる。

【００５１】

【発明の効果】以上のとおり、本発明は、電圧指令値を
パルス幅変調するＰＷＭパルス作成回路を備える制御回
路の出力に基づいてインバータを駆動する交流モータの
制御装置において、ＰＷＭパルス作成回路がシングルエ
ッジ変調するものとし、そのＰＷＭパルスをパルス幅制
限回路で所定幅内に制限するものとしたので、ＰＷＭパ
ルスの演算を行なうマイクロプロセッサが暴走した場合
にも、インバータへの出力ＰＷＭパルスの幅が確実に制
限され、交流モータに印加されるパルスの等価電圧の上
限を制限することができるという効果を有する。また、
パルス幅制限回路に１ＰＷＭ周期毎にＰＷＭ同期信号を
発生するＰＷＭ同期信号発生部を設けることにより、電
圧指令が飽和するなどして１ＰＷＭ周期内に立ち上がり
エッジが存在しない場合でも、このＰＷＭ同期信号を用
いて、確実に１ＰＷＭ周期毎にＰＷＭパルスを所定幅内
に制限することができる。

【００５２】また、ＰＷＭパルス作成回路をシングルエ
ッジ変調のほかダブルエッジ変調にも切り換え可能と
し、インバータの電源の直流電圧を検出してその大きさ
により上記変調方式を切り換え、パルス幅制限回路のパ
ルス幅設定値を変更するパルス幅制限値変更回路を設け
て、直流電圧が所定値以上の場合にはシングルエッジ変
調とするとともにＰＷＭパルスの幅を制限し、直流電圧
の大きさが所定値未満の場合には、ダブルエッジ変調と
するとともにＰＷＭパルスの幅の制限を止めるように構
成することにより、出力電圧の制限が不要の間効率の良
い状態でモータを駆動することができるという効果が得
られる。

【００５３】さらに、制御回路を第１および第２の２系
統設け、その動作状態を監視する動作状態監視回路の指
令によりＰＷＭパルス作成回路の変調方式の切り換えお
よびパルス幅制限回路の作動を制御するものとし、通常
はＰＷＭパルス作成回路をダブルエッジ変調としたいず
れかの制御回路を選択するとともにパルス幅の制限を行
なわず、制御回路の一方が所定の動作状態から逸脱した
場合には、他方のＰＷＭパルス作成回路をシングルエッ
ジ変調として、その出力についてパルス幅制限回路でパ
ルス幅の制限を行なうように構成することにより、モー
タの運転全体を通じての効率の悪化を最低限に抑さえな
がら出力電圧を制限することができるという効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の全体構成を示すブロッ
ク図である。

【図２】パルス幅制限回路部の詳細を示すブロック図で
ある。

【図３】実施例における作動を示すタイムチャートであ
る。

【図４】第２の実施例を示すパルス幅制限回路部のブロ
ック図である。

【図５】第３の実施例を示すパルス幅制限回路部のブロ
ック図である。

【図６】第４の実施例を示すパルス幅制限回路部のブロ
ック図である。

【図７】第４の実施例における作動を示すタイムチャー
トである。

【図８】第５の実施例の全体構成を示すブロック図であ
る。

【図９】従来例を示すシステム系統図である。

【図１０】他の従来例を示す図である。

【図１１】他の従来例を示す図である。

【図１２】変調方式ごとのパルス列を示す図である。

【符号の説明】

１１ ベクトル制御演算器 １２ 座標変換器 １３ 電流制御器 １４ ２相／３相座標変換器 １５、１５Ａ、１５Ｂ、１５Ｃ ＰＷＭパルス作成
回路 １６、１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ パルス幅
制限回路 １７ インバータ １８ モータ １９ 回転数検出器 ２０ 積分器 ２１、２１Ａ ＰＷＭ同期信号発生部 ２２、２２Ａ パルス幅制限部 ３１ アップカウンタ ３２、３３、３４ 一致回路 ３５、３６、３７ ＲＳフリップフロップ ４１、５４ Ｄフリップフロップ ４２、４６ ＡＮＤゲート ４３ ＮＯＲゲート ４５、５１、５５ ＯＲゲート ５２ 第１のワンショットマルチバイブレータ ５３ 第２のワンショットマルチバイブレータ ５６、５７ ワンショットマルチバイブレータ ６１ 直流電圧検出器 ６２ 変調方式判断回路 ６３ パルス幅制限値変更回路 ７１、７６、８１ 抵抗 ７２、７７、８２ コンデンサ ７３、８３ 反転ゲート ７４、８５ ＡＮＤゲート ７５、７８、８４ ダイオード ７９ バッファ ８６ ＯＲゲート ９１、９２ 制御回路 ９３ ＰＷＭパルス切り換え回路 ９４ 動作状態監視回路 １０５ ＰＷＭパルス作成回路 Ｖｄｃ 直流電源電圧

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧指令値をパルス幅変調するＰＷＭパ
   ルス作成回路を備える制御回路と、そのＰＷＭパルス作
   成回路の出力に基づき直流電圧をパルス電圧に変換する
   インバータを有する交流モータの制御装置において、前
   記ＰＷＭパルス作成回路はシングルエッジ変調によりＰ
   ＷＭパルスを作成するものとし、前記ＰＷＭパルス作成
   回路とインバータの間に、前記ＰＷＭパルスを所定幅内
   に制限するパルス幅制限回路を有して、交流モータに印
   加されるパルスの等価電圧の上限を制限することを特徴
   とする交流モータの制御装置。
2. 【請求項２】 前記パルス幅制限回路は、前記ＰＷＭパ
   ルス作成回路からのＰＷＭパルスの立ち上がり（または
   立ち下がり）に同期し、かつ１ＰＷＭ周期毎にＰＷＭ同
   期信号を発生するＰＷＭ同期信号発生部と、前記ＰＷＭ
   パルスとＰＷＭ同期信号を入力し、１ＰＷＭ周期毎に前
   記ＰＷＭパルスを所定幅内に制限するパルス幅制限部と
   からなることを特徴とする請求項１記載の交流モータの
   制御装置。
3. 【請求項３】 電圧指令値をパルス幅変調するＰＷＭパ
   ルス作成回路を備える制御回路と、そのＰＷＭパルス作
   成回路の出力に基づき直流電圧をパルス電圧に変換する
   インバータを有する交流モータの制御装置において、前
   記ＰＷＭパルス作成回路は、シングルエッジ変調により
   ＰＷＭパルスを作成する方式と、ダブルエッジ変調によ
   りＰＷＭパルスを作成する方式との間で変調方式を切り
   換え可能とされ、前記ＰＷＭパルス作成回路とインバー
   タの間に設けられ、前記ＰＷＭパルスを所定幅内に制限
   するパルス幅制限回路と、インバータの直流電源の直流
   電圧を検出する直流電圧検出器と、該直流電圧検出器の
   検出値に基づいて、前記変調方式を切り換える切り換え
   手段と、直流電圧検出器の検出値に基づいて、パルス幅
   制限回路における前記所定幅の設定値を変更するパルス
   幅制限値変更回路とを有して、前記直流電圧の大きさが
   所定値以上の場合にはシングルエッジ変調とするととも
   に前記ＰＷＭパルスの幅を制限して交流モータに印加さ
   れるパルスの等価電圧の上限を制限し、直流電圧の大き
   さが所定値未満の場合にはダブルエッジ変調とするとと
   もにＰＷＭパルスの幅の制限を行わないようにしたこと
   を特徴とする交流モータの制御装置。
4. 【請求項４】 電圧指令値をパルス幅変調するＰＷＭパ
   ルス作成回路を備える制御回路と、そのＰＷＭパルス作
   成回路の出力に基づき直流電圧をパルス電圧に変換する
   インバータを有する交流モータの制御装置において、前
   記制御回路が第１の制御回路と第２の制御回路の２系統
   からなり、それぞれのＰＷＭパルス作成回路は、シング
   ルエッジ変調によりＰＷＭパルスを作成する方式と、ダ
   ブルエッジ変調によりＰＷＭパルスを作成する方式との
   間で変調方式を切り換え可能とされ、前記第１および第
   ２の制御回路の動作状態を監視し、その動作状態に応じ
   てＰＷＭパルス作成回路の変調方式の切り換え指令を発
   する動作状態監視回路と、該動作状態監視回路からの指
   令により前記第１および第２の制御回路のＰＷＭパルス
   作成回路から出力されるＰＷＭパルスを切り換え選択す
   るＰＷＭパルス切り換え回路と、該ＰＷＭパルス切り換
   え回路とインバータの間に設けられ、動作状態監視回路
   からの指令に応じて前記ＰＷＭパルスを所定幅内に制限
   するパルス幅制限回路とを有し、通常はＰＷＭパルス作
   成回路をダブルエッジ変調とした第１および第２の制御
   回路のいずれかが選択されるとともに、パルス幅制限回
   路でパルス幅の制限を行なわず、前記第１および第２の
   制御回路の一方が予め定めた所定の動作状態から逸脱し
   た場合には、他方のＰＷＭパルス作成回路の変調方式を
   シングルエッジ変調として、その出力をＰＷＭパルス切
   り換え回路で選択させ、パルス幅制限回路でパルス幅の
   制限を行なうようにしたことを特徴とする交流モータの
   制御システム。