JP5433658B2 - モータ制御装置 - Google Patents

Description

本発明の実施形態は、インバータ回路の直流部に配置される電流検出素子によって相電流を検出するモータ制御装置に関する。

モータを制御するためにＵ，Ｖ，Ｗ各相の電流を検出する場合、インバータ回路の直流部に挿入した１つのシャント抵抗を用いて電流検出を行う技術がある。この方式で３相の全ての電流を検出するには、ＰＷＭ（Pulse Width Modulation，パルス幅変調）キャリア（搬送波）の１周期内において、２相以上の電流を検出できるように３相のＰＷＭ信号パターンを発生させる必要がある。例えば図１３に示すように（キャリアを鋸歯状波としている）、Ｕ，Ｖ相のデューティが等しい場合、Ｕ＋（「＋」はインバータ回路の上アーム側スイッチング素子を示す），Ｖ＋がオン、Ｗ＋がオフ時にＷ相の電流は検出できるが、他の相電流は検出できない。このため、図１４に示すように、ある相（この場合Ｗ相）のＰＷＭ信号の位相をシフトさせることで、常に２相以上の電流を検出可能とすることが考えられる。

特許第３４４７３６６号公報

しかしながら、電流検出のために各相のＰＷＭ信号を順次シフトさせると、図１５に示すように、ある相のＰＷＭ信号をシフトしているパターンから他の相のＰＷＭ信号をシフトさせるパターンに移行するタイミングで、モータ電流がステップ状に変化する。図１５（ｂ）は、（ａ）の一部を拡大して示しているが、Ｕ相電流の変化がキャリア周期毎に増加，減少を交互に繰り返している場合に、上記の移行タイミングでは減小が２回連続しており、その結果（ａ）に示すステップ状の変化が生じている。この時の電流変化がトルクの変動を引き起こすため、モータの駆動時に発生する騒音のレベルが増大するという問題が生じる。

この問題を解決するには、２相の電流検出タイミングを固定できるように、ＰＷＭ信号におけるデューティパルスの位相をシフトさせることが考えられる。しかし、そのようにパルスの位相をシフトさせると、インバータ回路がスイッチング動作することで直流電源部に発生するリップルの振幅が大きくなる。そのリップルの周波数が数ｋＨｚ程度の可聴域になると、それがまた騒音の発生原因となる場合がある。

そこで、単一の電流検出素子によりモータに供給される各相の電流を、リップルの発生に基づく騒音を抑制しつつ検出できるモータ制御装置を提供する。

実施形態によれば、３相ブリッジ接続された複数のスイッチング素子を所定のＰＷＭ信号パターンに従いオンオフ制御することで、直流を３相交流に変換するインバータ回路を介してモータを駆動するモータ制御装置において、電流検出素子をインバータ回路の直流側に接続して電流値に対応する信号を発生させ、ＰＷＭ信号生成手段は、モータの相電流に基づいてロータ位置を決定すると、そのロータ位置に追従するように３相のＰＷＭ信号パターンを生成する。そして、電流検出手段が、電流検出素子に発生した信号とＰＷＭ信号パターンとに基づいて、モータの相電流を検出する場合に、ＰＷＭ信号生成手段は、電流検出手段がＰＷＭ信号の搬送波周期内で固定された２点のタイミングで２相の電流を検出可能となるように、３相のＰＷＭ信号パターンを生成する。
そして、電流判定手段は、検出された３相電流の大小関係を判定し、２相の電流が検出可能な２点のタイミングの最小間隔を最小電流検出間隔とし、検出された３相電流のうち、電流値が最小を示す相の通電期間を最小通電期間とすると、ＰＷＭ信号生成手段は、各相のＰＷＭ信号パルスより最小通電期間を減じると共に、最小電流検出間隔の２倍を加えて補正する。
また、ＰＷＭ信号生成手段は、３相のＰＷＭ信号のうち１相については、搬送波周期の任意の位相を基準として遅れ側，進み側の双方向にデューティを増減させ、他の１相については、搬送波周期の任意の位相を基準として遅れ側，進み側の一方向にデューティを増減させ、残りの１相については、搬送波周期の任意の位相を基準として前記方向とは逆方向にデューティを増減させる。

また、実施形態によれば、ＰＷＭ信号生成手段は、検出された３相電流のうち、電流値が最大を示す相の通電期間を最大通電期間とすると、各相のＰＷＭ信号パルスより最大通電期間を減じると共に、ＰＷＭ制御周期と前記最小電流検出間隔の２倍との差を加えて補正する。

第１実施形態であり、モータ制御装置の構成を示す機能ブロック図 ＰＷＭ信号生成部の内部構成を示す機能ブロック図 （ａ）〜（ｃ）は各相のＰＷＭキャリアとデューティ指令、（ｄ）は各相ＰＷＭ号パルスの生成状態を示すタイミングチャート Ｖ相キャリアが最大を示す位相を基準とした場合の図３（ｄ）相当図 （ａ）はＤＵＴＹ補正部において行われる補正処理を示すフローチャート、（ｂ），（ｃ）は補正の具体数値例を示す図 デューティパルスの補正及び位相調整を説明する図 従来技術と本実施形態の方式について、電流リップルの発生状態を比較した図 所定の制御条件におけるＵ，Ｗ相デューティと電流Ｉｖ等を示す図 図８と同じ条件で制御した場合に測定された音声波形を示す図 同音声スペクトルを示す図 第２実施形態を示す図５相当図 図６相当図 従来技術を示す図（その１） 従来技術を示す図（その２） Ｕ相電流を実測した波形を示す図

（第１実施形態）
以下、第１実施形態について、図１ないし図１１を参照して説明する。図１は、モータ制御装置の構成を示す機能ブロック図である。直流電源部１は、直流電源のシンボルで示しているが、商用交流電源から直流電源を生成している場合には、整流回路や平滑コンデンサ等を含んでいる。直流電源部１には、正側母線２ａ，負側母線２ｂを介してインバータ回路（直流交流変換器）３が接続されているが、負側母線２ｂ側には電流検出素子であるシャント抵抗４が挿入されている。インバータ回路３は、例えばＮチャネル型のパワーＭＯＳＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋，Ｕ−，Ｖ−，Ｗ−）を３相ブリッジ接続して構成されており、各相の出力端子は、例えばブラシレスＤＣモータからなるモータ６の各相巻線にそれぞれ接続されている。

シャント抵抗４の端子電圧（電流値に対応した信号）は電流検出部７により検出され、電流検出部（電流検出手段）７は、前記端子電圧とインバータ回路３に出力される３相のＰＷＭ信号パターンとに基づいてＵ，Ｖ，Ｗ各相の電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流検出部７が検出した各相電流は、ＤＵＴＹ生成部８に与えられＡ／Ｄ変換されて読み込まれると、モータ６の制御条件等に基づいて演算が行われる。その結果、各相のＰＷＭ信号を生成するためのデューティＵ＿ＤＵＴＹ，Ｖ＿ＤＵＴＹ，Ｗ＿ＤＵＴＹが決定される。

例えばベクトル制御を行う場合であれば、ＤＵＴＹ生成部８には、制御条件を設定するマイクロコンピュータ等からモータ６の回転速度指令ωrefが与えられると、推定したモータ６の実際の回転速度との差分に基づいてトルク電流指令Ｉqrefが生成される。モータ６の各相電流Ｉｕ，Ｉｖ，Ｉｗからはモータ６のロータ位置θが決定されると、そのロータ位置θを用いるベクトル制御演算によりトルク電流Ｉｑ，励磁電流Ｉｄが算出される。トルク電流指令Ｉqrefとトルク電流Ｉｑとの差分に対して例えばＰＩ制御演算が行われ、電圧指令Ｖｑが生成される。励磁電流Ｉｄ側についても同様に処理されて電圧指令Ｖｄが生成され、電圧指令Ｖｑ，Ｖｄが上記ロータ位置θを用いて三相電圧Ｖｕ，Ｖｖ，Ｖｗに変換される。そして、これらの三相電圧Ｖｕ，Ｖｖ，Ｖｗに基づいて、各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹが決定される。

各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹは、ＰＷＭ信号生成部（ＰＷＭ信号生成手段）９に与えられ、搬送波とのレベルが比較されることで３相ＰＷＭ信号が生成される。また、３相ＰＷＭ信号を反転させた下アーム側の信号も生成されて、必要に応じてデッドタイムが付加された後、それらが駆動回路１０に出力される。駆動回路１０は、与えられたＰＷＭ信号に従い、インバータ回路３を構成する６つのパワーＭＯＳＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋，Ｕ−，Ｖ−，Ｗ−）の各ゲートに、ゲート信号を出力する（上アーム側については、必要なレベルだけ昇圧した電位で出力する）。

次に、ＰＷＭ信号生成部９が３相ＰＷＭ信号を生成する方式について説明する。インバータ回路３がＰＷＭ変調された３相交流を出力する際には、前述したように、上アーム側のＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋）に対する通電パターンに応じて特定の相の電流を検出できる。以下は、各相上アーム側のゲート信号について述べるが、例えばＵ相のみがＨレベルとなり、Ｖ相及びＷ相が何れもＬレベルとなる通電パターンの期間では、シャント抵抗４の両端に発生する電圧はＵ相電流に対応する。また、Ｕ相及びＶ相の両方がＨレベルであり、Ｗ相がＬレベルとなる区間では、シャント抵抗４の両端電圧の符号を反転したものがＷ相電流に対応する。

このように、ＰＷＭ信号の通電パターンに応じて２相分の電流を順次検出して記憶すれば、時分割的ではあるが３相分の電流を検出できる。この場合、各相電流を同時に検出してはいないので実際には誤差を生じるが、特別な厳密さが要求されなければ実用上問題はなく、３相分の電流検出値を用いて回路方程式を解くことで、次の周期の通電パターンを算出できる。

また、ＦＥＴ５のオン，オフ状態が変化した直後は電流波形が安定しないので、シャント抵抗４に発生した電圧信号を安定した状態で読み込むために最小待機時間（安定時間）τが必要である。この待機時間τが例えば３μsecであるとすると、一つの相の電流を読み込むためには特定の通電状態（ＰＷＭ信号パターン）を３μsec以上継続させる必要がある。換言すれば、同一の通電状態での継続時間が３μsecよりも短い場合は電流の読み込みが正常に行われず、その時に更新されるべき相の電流値を更新できない。つまり、全てのＰＷＭ信号パターンによる通電状態を最小待機時間τ以上継続することができれば、どのようなケースでも相電流を検出できる。

そこで、本実施形態では、各相のＰＷＭ信号パルスの出力位相を、従来とは異なる方式でシフトさせる。インバータ回路３を介してモータ６に印加する電圧は、各相のパルス間のデューティ差が一定であれば、パルスの立ち上がり位置，立下がり位置を同じ時間だけシフトさせても変わらない。

図２は、ＰＷＭ信号生成部９の内部構成を示すもので、図３は、ＰＷＭ信号生成部９の内部で上アーム側の３相ＰＷＭ信号（Ｕ＋，Ｖ＋，Ｗ＋）のパルスが生成される状態を示すタイミングチャートである。ＤＵＴＹ生成部８より入力された各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹに対しては、ＤＵＹＴ補正部１１によって出力される補正値が、加算器１２Ｕ，１２Ｖ，１２Ｗを介して加算されることで（但し、補正値の符号は正負の何れか）デューティが補正される。そして、加算器１２Ｕ，１２Ｖ，１２Ｗの出力信号は、パルス生成部１３に入力され、Ｕ，Ｖ，Ｗ各相のキャリア（搬送波）とのレベルが比較された結果、各相のＰＷＭ信号Ｕ±，Ｖ±，Ｗ±が生成される。

すなわち、本実施形態では、各相毎に異なる波形のキャリアを使用する。図３（ａ）〜（ｃ）に示すように、Ｕ相キャリアは鋸歯状波であり、Ｖ相キャリアは三角波，Ｗ相キャリアはＵ相に対して逆相となる鋸歯状波である。そして、これらの位相は、Ｕ相キャリアの振幅レベルが最大となり、Ｖ，Ｗ相キャリアの振幅レベルが最小となる位相が一致するように出力される。これらのキャリアは、互いに同期してカウント動作を行う３つのカウンタで生成でき、Ｕ相はダウンカウンタ，Ｖ相はアップダウンカウンタ，Ｗ相はアップカウンタとなる。但し、アップダウンカウンタがカウント動作を行う周波数は、その他のカウンタの２倍となる。キャリア周期は、例えば５０μsecとする。

そして、パルス生成部１３では、各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹと各相キャリアとのレベルをそれぞれ比較して、（デューティ）＞（キャリア）となる期間にハイレベルパルスを出力する。その結果、図３（ｄ）に示すように、Ｖ相キャリアの振幅最小位相（三角波の谷）を基準位相とすると、Ｕ相のＰＷＭ信号パルスＵ＋は、基準位相から遅れ方向側（図中左側）に増減するようにパルス幅が変化し、Ｗ相のＰＷＭ信号パルスＷ＋は、基準位相から進み方向側（図中右側）に増減するようにパルス幅が変化し、Ｖ相のＰＷＭ信号パルスＶ＋は、基準位相から遅れ，進みの両方向側に増減するようにパルス幅が変化する。

電流検出部７には、ＰＷＭ信号生成部９から電流検出タイミング信号（例えばＶ相キャリア）が与えられており、電流検出タイミング信号に従い、２相の電流を検出するタイミングを決定する。例えば、Ｖ相キャリアの振幅最小位相を基準位相とする。すなわち、基準位相を検出タイミングＡとすると、そこから待機時間τ以上が経過した時点を検出タイミングＢとする。このように検出タイミングを設定することで、タイミングＡではＷ相電流（−）Ｉｗを検出でき、タイミングＢではＵ相電流（−）Ｉｕを検出できる。尚、電流検出部７が電流検出タイミングを決定するために参照するキャリアは、Ｖ相に限らず、Ｕ，Ｗ相であっても良い。

ここで、図３（ｄ）では、Ｕ相のＰＷＭ信号パルスの振幅が基準位相で丁度ゼロとなるように図示されているが、実際には各種の応答遅れがあるので、基準位相の検出タイミングＡでもＦＥＴ５Ｕ＋はオンしているため、Ｗ相電流Ｉｗを問題なく検出できる。そして、Ｖ相電流Ｉｖは、３相電流の総和がゼロであることからＵ，Ｗ相電流Ｉｗに基づいて求められる。

また、図４は、Ｖ相キャリアが最大を示す位相（三角波の山）を基準とした場合であり、Ｕ，Ｗ相キャリアについては図示しないが、上記基準にＵ相キャリアが最大を示す位相，Ｗ相キャリアが最小を示す位相を一致させ、Ｖ相については、Ｖ相キャリアがデューティＶ＿ＤＵＴＹのレベルを上回る期間にＰＷＭ信号パルスを出力させれば良い。また、Ｕ，Ｖ，Ｗの各相は、入れ替えても良い（どの波形のキャリアを、何れの相に割り当てるかは任意である）。

以上のようにして各相デューティパルスの位相が調整されるが、この位相調整に先立って、ＤＵＴＹ補正部１１において各相デューティが補正される。次に、このＤＵＴＹ補正部１１の作用について、図５及び図６を参照して説明する。図５（ａ）は、ＤＵＴＹ補正部１１において行われる補正処理を示すフローチャートである。ＤＵＴＹ生成部８より各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹが入力されると（Ｓ１）、ＤＵＹＴ補正部１１は、それらの大小関係を比較して最小のデューティをＭｉｎ＿ｕｖｗに格納する（Ｓ２）。そして、補正デューティ；Ｒｄｕｔｙを、最小電流検出期間Ｉｄｅｔ＿ｔｉｍｅの２倍に設定する（Ｓ３，この処理は初期設定で１回のみ行っても良い）。

ここで、最小電流検出期間Ｉｄｅｔ＿ｔｉｍｅとは、電流値を確実に検出するために必要なデューティパルスの最小値として規定されるものである。そして、各相デューティの補正値ＤＵＴＹ’を、次式で補正する（Ｓ４）。
ＤＵＴＹ’＝ＤＵＴＹ−Ｍｉｎ＿ｕｖｗ＋Ｒｄｕｔｙ …（１）
すなわち、右辺第２項及び第３項が補正値として、加算器１２に出力される。

図５（ｂ），（ｃ）は具体数値例を示す。ここでは、Ｉｄｅｔ＿ｔｉｍｅ＝５［％］であり、Ｒｄｕｔｙ＝１０となる。図５（ｂ）では３相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹの各値は６０，５０，３０［％］であるから、Ｍｉｎ＿ｕｖｗ＝３０であり、補正値は「−２０」となる。したがって、補正されたデューティＵ，Ｖ，Ｗ＿ＤＵＴＹ’の各値は、４０，３０，１０となる。
また、図５（ｃ）では３相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹの各値は８，４，２であり、何れもＲｄｕｔｙよりも小さくなっている。この場合、Ｍｉｎ＿ｕｖｗ＝２であるから、補正値は「＋８」となる。したがって、補正されたデューティＵ，Ｖ，Ｗ＿ＤＵＴＹ’の各値は、１６，１２，１０となる。

図６は、デューティパルスの補正及び位相調整をイメージで説明するもので、（ａ）はＵ，Ｖ＿ＤＵＴＹが何れも約８０％の同じ値であり、Ｗ＿ＤＵＴＹが約３０％となるケースである。（１）従来のように、何れもＰＷＭ周期の中心位相を基準として各相デューティを発生させると、電流は１相（−Ｉｗ）しか検出できないが、（２）パルスの位相を調整すると、２相の電流（−Ｉｗ，−Ｉｕ）が検出可能となる。（３）更に、各相デューティを補正することで、最小相であるＷ相のデューティはＲｄｕｔｙに等しくなり、３相デューティパターンに全てオフの期間が発生する。これにより、２相の電流を検出するタイミングを確保すると共に、ＰＷＭ周波数に基づく騒音の発生が抑制される。

また、図６（ｂ）は、Ｕ，Ｖ，Ｗ＿ＤＵＴＹが何れも約５０％の同じ値の場合で、（１）では電流を１相も検出できないが、（２）パルスの位相を調整すると、２相の電流（−Ｉｗ，−Ｉｕ）が検出可能となる。（３）更に、各相デューティを補正すると、各相のデューティがＲｄｕｔｙに等しくなり、３相デューティパターンに全てオフの期間がより長く発生する。したがって、（ａ）と同様に２相の電流を検出するタイミングが確保され、且つＰＷＭ周波数に基づく騒音の発生が抑制される。

図７は、従来技術の方式と本実施形態の方式について、電流リップルの発生状態を比較したものである。尚、ＰＷＭ周期は１６ｋＨｚの６２．５μｓであり、制御周期は８ｋＨｚの１２５μｓであり、３相のＰＷＭパルスとＵ相電流Ｉｕとを測定している。（ａ）に示す従来方式において３相全てがオフする期間は３１．４μｓであり、（ｂ）に示すようにデューティパルスの位相調整のみを行うと３相オフ期間は６．２μｓに減少し、それに伴いＰＷＭ周期の電流リップルが大きく発生している。そして、（ｃ）に示すようにデューティパルスを補正すると、３相オフ期間が４４．４μsに増加してＵ相電流Ｉｕのリップルが低減されている。

また、図８は、ＰＷＭ周期を８ｋＨｚの１２５μｓに、制御周期を４ｋＨｚの２５０μｓに設定した場合のＵ，Ｗ相デューティとＶ相電流Ｉｖ，及びＶ相電流ＩｖをＡ／Ｄ変換したＩｖＡＤを示す。（ａ）に示す従来手法ではＶ相電流Ｉｖを検出できないが、（ｂ）に示すようにデューティパルスの位相調整のみを行うとＶ相電流Ｉｖが検出可能となり、Ｕ，Ｗ相デューティのハイレベル期間が重複する検出可能期間は３２μｓとなる。そして、（ｃ）に示すようにデューティパルスを補正すると、検出可能期間は７．５μｓまで短縮されている。

更に、図９及び図１０は、図８と同じ条件で制御した場合の音声波形と音声スペクトルを示す。図９は、騒音レベルの大きさ（音声波形による空気振動の振幅）を示しており、振幅が大きいほど騒音が大きくなることを示す。デューティパルスの位相調整のみを行った状態からデューティパルスの補正を加えると、騒音の振幅が２８％まで低減されている。また図１０に示す音声スペクトル（色が濃いほどノイズレベルが高い）では、従来手法に対してデューティパルスの位相調整のみを行うと、８ｋＨｚ，１６ｋＨｚのノイズレベルがより高くなっているが、デューティパルスの補正を加えると、特に８ｋＨｚのノイズレベルが低減していることが分かる。

以上のように本実施形態によれば、インバータ回路３を構成するＭＯＳＦＥＴ５Ｕ±，Ｖ±，Ｗ±を所定のＰＷＭ信号パターンに従いオンオフ制御する際に、インバータ回路３の直流母線２ｂ側にシャント抵抗４を接続し、ＰＷＭ信号生成部９が、モータ６の相電流に基づいてロータ位置θを決定し、そのロータ位置θに追従するように３相のＰＷＭ信号パターンを生成する。そして、電流検出部７が、シャント抵抗４に発生した信号とＰＷＭ信号パターンとに基づいて、モータの相電流を検出する場合、ＰＷＭ信号生成部９は、電流検出部７が、キャリア周期内で固定された２点のタイミングで２相の電流を検出可能となるように３相のＰＷＭ信号パターンを生成する。

したがって、従来とは異なり、相電流がステップ状に変化することに基づく、モータ６のトルク変動や駆動時の騒音が抑制され、３相の電流Ｉｕ，Ｉｖ，Ｉｗを、モータ印加電圧が低い状態から高い状態まで検出できる。加えて、ＰＷＭ信号生成部９は、（１）式により各相デューティパルスを補正するので、ＰＷＭ制御におけるキャリア周波数に基づく騒音の発生を抑制することができる。

また、ＰＷＭ信号生成部９は、３相のＰＷＭ信号のうち１相（第１相）については、キャリア周期の任意の位相を基準として遅れ側，進み側の双方向にデューティを増減させ、他の１相（第２相）については、キャリア周期の任意の位相を基準として遅れ側，進み側の一方向にデューティを増減させ、残りの１相（第３相）については、前記キャリア周期の任意の位相を基準として前記方向とは逆方向にデューティを増減させる。
したがって、電流検出部７が電流を検出する場合には、第１相と第２相のスイッチング素子が同時にオンしている第１期間と、第１相と第３相のスイッチング素子が同時にオンしている第２期間とに係るように検出タイミングを固定すれば、第１期間では第３相の電流を検出でき、第２期間では第２相の電流を検出することができる。そして、ＰＷＭ信号生成部９は、各相の基準を、キャリアの振幅が最大又は最小となる位相に基づいて設定するので、電流検出部７による電流検出のタイミングも、上記位相に基づいて容易に設定することができる。

更に、ＰＷＭ信号生成部９は、３相のＰＷＭ信号のうちＶ相については三角波をキャリアとして使用し、Ｕ相については、前記三角波の振幅が最大又は最小を示す位相に、振幅が最大を示す位相が一致する鋸歯状波をキャリアとして使用し、Ｗ相については、前記鋸歯状波に対して逆相となる鋸歯状波をキャリアとして使用し、前記各相の基準を、各キャリア振幅の最大値又は最小値が全て一致する位相に基づいて設定するようにした。したがって、各相毎に異なる波形のキャリアを使用することで、各相ＰＷＭ信号のデューティを増減させる位相方向を変化させることができる。

（第２実施形態）
図１１及び図１２は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施形態では、第１実施形態とは異なる方式でデューティパルスを補正する。図１２（ａ）は、Ｕ，Ｗ＿ＤＵＴＹが何れも約８０％であり、Ｖ＿ＤＵＴＹが約３０％となるケースである。このように、ＰＷＭ周期の中心位相から両方向にパルスが伸びるＶ相と他のＵ，Ｗ相とのデューティ差が比較的大きい場合について第１実施形態の方式で補正を行うと、（３）に示すように３相全てがオン又はオフする期間が確保できなくなるケースがある。

そこで、第２実施形態では図１１に示すように補正する。ＤＵＹＴ補正部１１は、入力された３相デューティの大小関係を比較して最大のデューティをＭａｘ＿ｕｖｗに格納する（Ｓ５）。そして、補正デューティ；Ｒｄｕｔｙを、ＰＷＭ周期に相当する１００％（ＰＷＭ）より、最小電流検出期間Ｉｄｅｔ＿ｔｉｍｅの２倍を減じた値に設定する（Ｓ６）と、各相デューティの補正値ＤＵＴＹ’を、次式で補正する（Ｓ７）。
ＤＵＴＹ’＝ＤＵＴＹ−Ｍａｘ＿ｕｖｗ＋Ｒｄｕｔｙ …（２）

第１実施形態と同じ条件の場合、補正値は「＋１０」となるので、補正されたデューティＵ，Ｖ，Ｗ＿ＤＵＴＹ’の各値は、９０，４０，９０となる。すると、補正されたパターンは、図１２（ｂ）の（３）に示すようになり、３相デューティパターンに全てオフの期間が発生するようになる。
以上のように第２実施形態によれば、ＰＷＭ信号生成部９は、（２）式により各相デューティパルスを補正するので、第１実施形態と同様にＰＷＭ制御におけるキャリア周波数に基づく騒音の発生を抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
電流検出部７が、キャリア周期内で２相の電流を検出するタイミングは、必ずしもキャリアのレベルが最小又は最大を示す位相を基準とする必要はなく、２相の電流を検出可能な範囲でキャリアの任意の位相に基づいて設定すれば良い。

また、電流を検出するタイミングは、ＰＷＭキャリアの周期に一致させる必要はなく、例えばキャリア周期の２倍や４倍の周期で検出を行っても良い。したがって、電流検出部７に入力する電流検出タイミング信号は、キャリアそのものである必要はなく、例えばキャリアに同期して所定の周期を有するパルス信号であっても良い。
ＰＷＭ信号生成部９においてＰＷＭデューティパルスをシフトさせる方式は、上述したものに限らず、異なる波形の組み合わせでも良い。また、例えば三角波等の単一のキャリアを用いて、各相のデューティ指令値を変換した上で、振幅が増加する期間と異なる期間とでキャリアと指令値との比較論理を変える等の方式を用いても良い。

シャント抵抗４を、正側母線２ａに配置しても良い。また、電流検出素子はシャント抵抗４に限ることなく、例えばＣＴ（Current Transformer）等を設けても良い。
スイッチング素子はＮチャネル型のＭＯＳＦＥＴに限ることなく、Ｐチャネル型のＭＯＳＦＥＴや、ＩＧＢＴ，パワートランジスタ等を使用しても良い。

図面中、３はインバータ回路、４はシャント抵抗（電流検出素子）、５はパワーＭＯＳＦＥＴ（スイッチング素子）、６はモータ、７は電流検出部（電流検出手段）、９はＰＷＭ信号生成部（ＰＷＭ信号生成手段）、１１はＤＵＴＹ補正部、１３はパルス生成部を示す。

Claims (4)

1. ３相ブリッジ接続された複数のスイッチング素子を所定のＰＷＭ信号パターンに従いオンオフ制御することで、直流を３相交流に変換するインバータ回路を介してモータを駆動するモータ制御装置において、
   前記インバータ回路の直流側に接続され、電流値に対応する信号を発生する電流検出素子と、
   前記モータの相電流に基づいてロータ位置を決定し、前記ロータ位置に追従するように３相のＰＷＭ信号パターンを生成するＰＷＭ信号生成手段と、
   前記電流検出素子に発生した信号と前記ＰＷＭ信号パターンとに基づいて、前記モータの相電流を検出する電流検出手段と、
   検出された３相電流の大小関係を判定する電流判定手段とを備え、
   前記ＰＷＭ信号生成手段は、前記電流検出手段が、前記ＰＷＭ信号の搬送波周期内で固定された２点のタイミングで２相の電流を検出可能となるように３相のＰＷＭ信号パターンを生成し、前記２相の電流が検出可能な前記２点のタイミングの最小間隔を最小電流検出間隔とし、前記検出された３相電流のうち、電流値が最小を示す相の通電期間を最小通電期間とすると、前記各相のＰＷＭ信号パルスより、前記最小通電期間を減じると共に、前記最小電流検出間隔の２倍を加えて補正し、
   ３相のＰＷＭ信号のうち１相については、前記搬送波周期の任意の位相を基準として遅れ側，進み側の双方向にデューティを増減させ、
   他の１相については、前記搬送波周期の任意の位相を基準として遅れ側，進み側の一方向にデューティを増減させ、
   残りの１相については、前記搬送波周期の任意の位相を基準として前記方向とは逆方向にデューティを増減させることを特徴とするモータ制御装置。
2. ３相ブリッジ接続された複数のスイッチング素子を所定のＰＷＭ信号パターンに従いオンオフ制御することで、直流を３相交流に変換するインバータ回路を介してモータを駆動するモータ制御装置において、
   前記インバータ回路の直流側に接続され、電流値に対応する信号を発生する電流検出素子と、
   前記モータの相電流に基づいてロータ位置を決定し、前記ロータ位置に追従するように３相のＰＷＭ信号パターンを生成するＰＷＭ信号生成手段と、
   前記電流検出素子に発生した信号と前記ＰＷＭ信号パターンとに基づいて、前記モータの相電流を検出する電流検出手段と、
   検出された３相電流の大小関係を判定する電流判定手段とを備え、
   前記ＰＷＭ信号生成手段は、前記電流検出手段が、前記ＰＷＭ信号の搬送波周期内で固定された２点のタイミングで２相の電流を検出可能となるように３相のＰＷＭ信号パターンを生成し、前記２相の電流が検出可能な前記２点のタイミングの最小間隔を最小電流検出間隔とし、前記検出された３相電流のうち、電流値が最大を示す相の通電期間を最大通電期間とすると、前記各相のＰＷＭ信号パルスより、前記最大通電期間を減じると共に、ＰＷＭ制御周期と前記最小電流検出間隔の２倍との差を加えて補正することを特徴とするモータ制御装置。
3. 前記ＰＷＭ信号生成手段は、３相のＰＷＭ信号のうち１相については、前記搬送波周期の任意の位相を基準として遅れ側，進み側の双方向にデューティを増減させ、
   他の１相については、前記搬送波周期の任意の位相を基準として遅れ側，進み側の一方向にデューティを増減させ、
   残りの１相については、前記搬送波周期の任意の位相を基準として前記方向とは逆方向にデューティを増減させることを特徴とする請求項２記載のモータ制御装置。
4. 前記ＰＷＭ信号生成手段は、前記各相の基準を、搬送波の振幅が最大又は最小となる位相に基づいて設定することを特徴とする請求項１又は３記載のモータ制御装置。

Images