KR100617960B1

KR100617960B1 - 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법

Info

Publication number: KR100617960B1
Application number: KR1020050015340A
Authority: KR
Inventors: 양정길; 이종행
Original assignee: 삼성전자주식회사
Priority date: 2005-02-24
Filing date: 2005-02-24
Publication date: 2006-08-30
Also published as: US7323919B2; US20060197570A1; KR20060094291A; DE102006009419A1

Abstract

자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조방법이 개시되어 있다. 펄스 폭 변조회로는 적분기, 비교부, 구동회로, 스위칭 회로, 및 피드백 회로를 구비한다. 적분기는 피드백 신호와 입력신호를 수신하여 적분하고 적분 신호를 발생시킨다. 비교부는 적분 신호를 제 1 기준전압 및 제 2 기준전압과 비교하여 비교기 출력신호들을 발생시킨다. 구동회로는 비교기 출력신호를 수신하여 버퍼링하고 구동신호들을 발생시킨다. 스위칭 회로는 구동신호들에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 펄스 폭 변조신호를 발생시킨다. 피드백 회로는 펄스 폭 변조신호에 응답하여 피드백 신호를 발생시킨다. 따라서, 펄스 폭 변조회로는 램프신호 발생기가 없이도 입력신호의 변화에 따라 펄스 폭 변조신호의 듀티비를 보다 정밀하게 제어할 수 있다.

Description

자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법{SELF-OSCILLATION TYPE PULSE-WIDTH MODULATION CIRCUIT, AND METHOD OF PULSE-WIDTH MODULATION}

도 1은 종래 기술에 따른 펄스 폭 변조회로를 구비한 D 급 오디오 증폭기를 나타내는 회로도이다.

도 2는 도 1에 도시된 종래의 D 급 오디오 증폭기의 주요 부분의 파형을 나타내는 타이밍도이다.

도 3은 본 발명의 실시예에 따른 펄스 폭 변조회로를 나타내는 블록도이다.

도 4는 도 3의 펄스 폭 변조회로를 구성하는 적분기를 나타내는 회로도이다.

도 5는 도 3의 펄스 폭 변조회로를 구성하는 비교부를 나타내는 회로도이다.

도 6은 도 3의 펄스 폭 변조회로를 구성하는 래치회로를 나타내는 회로도이다.

도 7은 도 3의 펄스 폭 변조회로에 입력신호를 인가하지 않았을 때 주요 부분의 파형을 나타내는 도면이다.

도 8은 도 3의 펄스 폭 변조회로에 정의 입력신호를 인가했을 때 주요 부분의 파형을 나타내는 도면이다.

도 9는 도 3의 펄스 폭 변조회로에 부의 입력신호를 인가했을 때 주요 부분의 파형을 나타내는 도면이다.

도 10은 본 발명의 실시예에 따른 펄스 폭 변조회로를 구비한 D 급 오디오 증폭기를 나타내는 블록도이다.

* 도면의 주요부분에 대한 부호의 설명 *

100 : PWM 기본회로

110 : 적분기

120 : 비교부

130 : 래치회로

140 : 구동회로

150 : 스위칭 회로

200 : 피드백 회로

1000 : 펄스 폭 변조회로

2000 : 로우패스 필터

3000 : 스피커

본 발명은 펄스 폭 변조회로 및 펄스 폭 변조방법에 관한 것으로, 특히 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조방법에 관한 것이다.

D 급 증폭기는 아날로그 증폭기에 비해 성능이 우수하기 때문에 DVD(Digital Versatile Disk) 등의 전자제품에 사용되고 있으며, 최근에는 D 급 증폭기의 코어 에 해당하는 펄스 폭 변조(Pulse Width Modulation; PWM) 방법에 대해 많은 연구가 진행되고 있다.

종래의 펄스 폭 변조회로는 오디오 신호를 삼각파 또는 톱니파와 비교하여 펄스를 발생시켰다. 따라서, 종래의 D 급 증폭기는 펄스 폭 변조를 위해 램프 신호(ramp signal) 발생기가 필요했다. 그런데, 200 kHz ~ 500 kHz의 램프신호를 발생시키는 램프신호 발생기를 반도체 집적회로 내에 집적했을 때 많은 면적을 차지한다. 따라서, 램프신호 발생기가 없이도 펄스 폭 변조신호를 발생시킬 수 있는 펄스 폭 변조회로가 요구된다.

도 1은 미국등록특허 4,531,096호에 개시되어 있는 자가 발진형(self-oscillation type) 펄스 폭 변조회로를 구비한 D 급 오디오 증폭기를 나타낸다. 도 2는 도 1에 도시된 종래의 D 급 오디오 증폭기의 주요 부분의 파형을 나타내는 타이밍도이다.

도 1을 참조하면, D 급 오디오 증폭기는 연산증폭기(11), 커패시터들(12a, 12b), 및 저항들(13, 21)로 구성된 적분기에 의해 입력신호와 피드백 신호가 적분된다. 피드백 신호는 펄스 폭 변조회로의 출력인 펄스 폭 변조신호(VO)가 저항(18)을 통해 연산증폭기(11)의 반전 입력단자에 인가되고, 입력신호는 연산증폭기(11)의 비반전 입력단자에 인가된다. 도 2를 참조하면, 적분기의 출력 전압(V1)은 삼각파의 형태를 갖는 신호이고, 인버터(14a)의 출력신호(V2)는 펄스 형태의 신호이다. 또한, 온-오프 타이밍 제어회로(20)의 출력신호(V5)와 펄스 증폭기(33)의 출력신호(V6)는 데드 타임을 갖는 펄스 형태의 신호를 갖는다. PMOS 트랜지스터(22a)와 NMOS 트랜지스터(22b)로 구성된 스위칭 회로의 출력신호인 펄스 폭 변조신호(VO)의 듀티 비(duty factor)는 입력신호의 전압 변화에 따라 선형적으로 변화한다. 펄스 폭 변조 출력신호(VO)는 저역통과 필터(34)에 의해 복조되어 스피커(35)에 제공된다. 따라서, 도 1에 도시된 종래의 D 급 오디오 증폭기를 구성하는 펄스 폭 변조회로는 램프신호 발생기가 없이도 입력신호의 변화에 따라 듀티비가 변화되는 펄스 폭 변조신호를 발생시킬 수 있다.

본 발명에서는 램프신호 발생기가 없이도 펄스 폭 변조신호를 발생시킬 수 있는 다른 방법이 개시된다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 램프신호 발생기가 없이도 입력신호의 변화에 따라 펄스 폭 변조신호의 듀티비를 보다 정밀하게 제어할 수 있는 펄스 폭 변조회로를 제공하는 것이다.

본 발명의 다른 목적은 반도체 집적회로에서 차지하는 면적이 작은 펄스 폭 변조회로를 제공하는 것이다.

본 발명의 또 다른 목적은 램프신호 발생기가 없이도 입력신호의 변화에 따라 펄스 폭 변조신호의 듀티비를 보다 정밀하게 제어할 수 있는 펄스 폭 변조회로를 구비한 D 급 오디오 증폭기를 제공하는 것이다.

본 발명의 또 다른 목적은 램프신호 발생기가 없이도 입력신호의 변화에 따라 펄스 폭 변조신호의 듀티비를 보다 정밀하게 제어할 수 있는 펄스 폭 변조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 펄스 폭 변조회로는 적분기, 비교부, 구동회로, 스위칭 회로, 및 피드백 회로를 구비한다.

적분기는 피드백 신호와 입력신호를 수신하여 적분하고 적분 신호를 발생시킨다. 비교부는 상기 적분 신호를 제 1 기준전압과 비교하여 제 1 비교기 출력신호를 발생시키고, 상기 적분 신호를 제 2 기준전압과 비교하여 제 2 비교기 출력신호를 발생시킨다. 구동회로는 상기 제 1 및 제 2 비교기 출력신호를 수신하여 버퍼링하고 제 1 및 제 2 구동신호를 발생시킨다. 스위칭 회로는 상기 제 1 및 제 2 구동신호에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 펄스 폭 변조신호를 발생시킨다. 피드백 회로는 상기 펄스 폭 변조신호에 응답하여 상기 피드백 신호를 발생시킨다.

상기 펄스 폭 변조회로는 상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하고 상기 제 1 비교기 출력신호에 대응하는 제 1 래치 출력신호와 상기 제 2 비교기 출력신호에 대응하는 제 2 래치 출력신호를 발생시키는 래치회로를 더 구비할 수 있다.

상기 적분기는 저항, 연산증폭기, 및 커패시터를 구비한다.

저항은 상기 입력신호를 수신하는 제 1 단자와 제 1 노드에 연결된 제 2 단자를 갖는다. 연산증폭기는 상기 제 1 노드에 연결되고 상기 피드백 신호를 수신하는 제 1 입력단자와 접지에 연결된 제 2 입력단자와 출력단자를 갖고 상기 제 1 입력단자의 전압을 증폭한다. 커패시터는 상기 제 1 노드와 상기 연산증폭기의 상기 출력단자 사이에 연결되어 있다.

상기 비교부는 제 1 비교기, 및 제 2 비교기를 구비한다.

제 1 비교기는 상기 적분신호를 상기 제 1 기준전압과 비교하고, 상기 적분신호가 상기 제 1 기준전압보다 커지면 제 1 로직 상태의 펄스 신호를 출력한다. 제 2 비교기는 상기 적분신호를 상기 제 2 기준전압과 비교하고, 상기 적분신호가 상기 제 2 기준전압보다 작아지면 상기 제 1 로직 상태의 펄스 신호를 출력한다.

본 발명의 하나의 실시형태에 따른 D급 오디오 증폭기는 펄스 폭 변조회로, 및 저역통과 필터를 구비한다.

펄스 폭 변조회로는 펄스 폭 변조신호가 피드백된 피드백 신호 및 입력신호를 적분하고, 상기 적분 신호를 상부 제한전압 및 하부 제한전압과 비교하여 구동신호들을 발생시키고, 상기 구동신호들에 응답하여 상기 펄스 폭 변조신호를 발생시킨다.

저역통과 필터는 상기 펄스 폭 변조신호에 대해 저역통과 필터링을 수행한다.

본 발명의 하나의 실시형태에 따른 펄스 폭 변조방법은 피드백 신호와 입력신호를 수신하여 적분하고 적분 신호를 발생시키는 단계, 상기 적분 신호를 제 1 기준전압과 비교하여 제 1 비교기 출력신호를 발생시키는 단계, 상기 적분 신호를 제 2 기준전압과 비교하여 제 2 비교기 출력신호를 발생시키는 단계, 상기 제 1 및 제 2 비교기 출력신호를 수신하여 버퍼링하고 제 1 및 제 2 구동신호를 발생시키는 단계, 상기 제 1 및 제 2 구동신호에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 펄스 폭 변조신호를 발생시키는 단계, 및 상기 펄스 폭 변조신호에 응답하여 상기 피드백 신호를 발생시키는 단계를 포함한다.

상기 펄스 폭 변조방법은 상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하고 상기 제 1 비교기 출력신호에 대응하는 제 1 래치 출력신호와 상기 제 2 비교기 출력신호에 대응하는 제 2 래치 출력신호를 발생시키는 단계를 더 포함할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 3은 본 발명의 실시예에 따른 펄스 폭 변조회로를 나타내는 블록도이다. 도 3을 참조하면, 펄스 폭 변조회로(1000)는 PWM 기본회로(100)와 피드백 회로(200)를 구비한다. PWM 기본회로(100)는 적분기(110), 비교부(120), 래치회로(130), 구동회로(140), 스위칭 회로(150), 및 피드백 회로(200)를 구비한다. 피드백 회로(200)는 저항(Rf)으로 구성될 수 있다. 구동회로(140)는 인버터들(142, 144)로 구성되고, 스위칭 회로(150)는 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터(MP1)와 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터(MN1)로 구성될 수 있다.

PWM 기본회로(100)는 피드백 신호(Vf), 입력신호(VI), 제 1 기준전압(REFT), 및 제 2 기준전압(REFB)에 응답하여 펄스 폭 변조신호(VO)를 발생시킨다.

피드백 회로(200)는 펄스 폭 변조신호(VO)에 응답하여 피드백 전류(If)를 발생시킨다.

적분기(110)는 피드백 전류(If)와 입력전압(VI)을 수신하여 적분하고 적분 신호(VX)를 발생시킨다.

비교부(120)는 적분 신호(VX)를 제 1 기준전압(REFT)과 비교하여 제 1 비교기 출력신호(COMO1)를 발생시키고, 적분 신호(VX)를 제 2 기준전압(REFB)과 비교하여 제 2 비교기 출력신호(COMO2)를 발생시킨다.

래치회로(130)는 제 1 비교기 출력신호(COMO1)와 제 2 비교기 출력신호(COMO2)를 래치하고, 제 1 래치 출력신호(LATO)와 제 2 래치 출력신호(LATOB)를 발생시킨다. 제 1 래치 출력신호(LATO)와 제 2 래치 출력신호(LATOB)는 서로 반대의 위상을 가진다.

구동회로(140)는 제 1 래치 출력신호(LATO)와 제 2 래치 출력신호(LATOB)를 수신하여 버퍼링한다.

스위칭 회로(150)는 구동회로(140)의 출력신호들에 응답하여 출력노드를 고 전원전압(+V) 또는 저 전원전압(-V)에 연결하고, +V 또는 -V의 전압레벨을 갖는 펄스 폭 변조신호(VO)를 발생시킨다.

도 3의 예에서, 비례계수가 a일 때, 제 1 기준전압(REFT)은 스위칭 회로(150)의 고 전원전압(+V)에 비례하는 전압으로서 a·V의 값을 가지고, 제 2 기준전압(REFB)은 스위칭 회로(150)의 저 전원전압(-V)에 비례하는 전압으로서 -a·V의 값을 가진다.

도 4는 도 3의 펄스 폭 변조회로를 구성하는 적분기(110)를 나타내는 회로도 이다. 도 3을 참조하면, 적분기(110)는 저항(R1), 연산증폭기(112), 및 커패시터(C1)를 구비한다.

저항(R1)은 입력신호(VI)를 수신하여 입력전류(Ii)를 발생시키고 연산증폭기(120)의 반전 입력단자에 제공한다. 연산증폭기(112)는 입력신호(VI)에 대응하는 입력전류(Ii)와 피드백 전류(If)를 수신하는 반전 입력단자, 접지에 연결된 비반전 입력단자, 및 출력단자를 갖는다. 커패시터(C1)는 연산증폭기(112)의 반전 입력단자와 출력단자 사이에 연결된다.

이하, 도 4에 도시되어 있는 적분기(110)의 동작을 설명한다.

피드백 전류(If)가 정(+)의 값을 가질 때, 즉 펄스 폭 변조신호(VO)가 로직 "하이" 상태일 때, 연산증폭기(112)의 출력전압인 적분전압(VX)은 선형적으로 감소하고, 피드백 전류(If)가 부(-)의 값을 가질 때, 즉 펄스 폭 변조신호(VO)가 로직 "로우" 상태일 때, 연산증폭기(112)의 출력전압인 적분신호(VX)는 선형적으로 증가한다. 결국, 적분신호(VX)는 도 7에 도시된 바와 같이 삼각파 형태의 파형을 갖는다. 입력신호(VI)가 정(+)의 전압을 가질 때, 도 8에 도시된 바와 같이, 적분신호(VX)가 하강할 때 적분신호(VX)의 기울기가 증가하고, 적분신호(VX)가 상승할 때 적분신호(VX)의 기울기가 감소한다. 입력신호(VI)가 부(-)의 전압을 가질 때, 도 9에 도시된 바와 같이, 적분신호(VX)가 하강할 때 적분신호(VX)의 기울기가 감소하고, 적분신호(VX)가 상승할 때 적분신호(VX)의 기울기가 증가한다.

도 5는 도 3의 펄스 폭 변조회로를 구성하는 비교부를 나타내는 회로도이다. 도 5를 참조하면, 비교부(120)는 제 1 비교기(122) 및 제 2 비교기(124)를 구비한 다.

제 1 비교기(122)는 적분신호(VX)를 제 1 기준전압(REFT)과 비교하고, 적분신호(VX)가 제 1 기준전압(REFT)보다 커지면 로직 "로우" 상태의 펄스 형태의 출력신호(COMO1)를 출력한다. 제 2 비교기(124)는 적분신호(VX)를 제 2 기준전압(REFB)과 비교하고, 적분신호(VX)가 제 2 기준전압(REFB)보다 작아지면 로직 "로우" 상태의 펄스 형태의 출력신호(COMO2)를 출력한다.

즉, 제 1 비교기(122)의 출력신호(COMO1)는 적분신호(VX)가 a·V 보다 커지면, "로우" 상태의 펄스신호를 출력하고, 제 2 비교기(124)의 출력신호(COMO2)는 적분신호(VX)가 -a·V 보다 작아지면, "로우" 상태의 펄스신호를 출력한다.

도 6은 도 3의 펄스 폭 변조회로를 구성하는 래치회로(130)를 나타내는 회로도이다. 도 6을 참조하면, 래치회로(130)는 RS 래치회로(RS LATCH)로 구성되어 있으며, 제 1 비교기 출력신호(COMO1)와 제 2 비교기 출력신호(COMO2)를 래치하고 제 1 래치 출력신호(LATO)와 제 2 래치 출력신호(LATOB)를 발생시킨다.

도 6의 RS 래치회로(RS LATCH)는 제 1 비교기 출력신호(COMO1)가 로직 "로우" 상태이고 제 2 비교기 출력신호(COMO2)가 로직 "하이" 상태일 때, 제 1 래치 출력신호(LATO)는 인에이블 되고 제 2 래치 출력신호(LATOB)는 디스에이블 된다. 이와 반대로, 제 1 비교기 출력신호(COMO1)가 로직 "하이" 상태이고 제 2 비교기 출력신호(COMO2)가 로직 "로우" 상태일 때, 제 1 래치 출력신호(LATO)는 디스에이블 되고 제 2 래치 출력신호(LATOB)는 인에이블 된다. 여기서, 제 1 래치 출력신호(LATO)와 제 2 래치 출력신호(LATOB)는 서로 위상이 반대인 신호들이다.

도 7 내지 도 9는 도 3의 펄스 폭 변조회로의 주요 부분의 파형을 나타내는 도면이다.

도 7은 도 3의 펄스 폭 변조회로(1000)에 입력신호를 인가하지 않았을 때 주요 부분의 파형을 나타내는 도면이다. 도 8은 도 3의 펄스 폭 변조회로에 정(+)의 입력신호(VI)를 인가했을 때 주요 부분의 파형을 나타내는 도면이다. 도 9는 도 3의 펄스 폭 변조회로에 부(-)의 입력신호(VI)를 인가했을 때 주요 부분의 파형을 나타내는 도면이다.

도 7 을 참조하면, 적분신호(VX)는 AC 접지(AC GROUND)를 중심으로 제 1 기준전압(aV)과 제 2 기준전압(-aV)사이에서 발진하는 삼각파 형태의 신호이다. 적분신호(VX)는 제 2 기준전압(-aV)의 레벨에서 증가하다가 제 1 기준전압(aV)의 레벨에 이르면, 로직 "로우"의 펄스인 제 1 비교기 출력신호(COMO1)를 발생시키고, 감소하기 시작한다. 또한, 적분신호(VX)는 제 1 기준전압(aV)의 레벨에서 감소하기 시작하다가 제 2 기준전압(-aV)의 레벨에 이르면, 로직 "로우"의 펄스인 제 2 비교기 출력신호(COMO2)를 발생시키고, 다시 증가하기 시작한다.

펄스 폭 변조회로(1000)에 입력신호를 인가하지 않았을 때는 도 7에 도시된 바와 같이, 적분신호(VX)의 상승시간과 하강시간이 동일하고, 펄스 폭 변조신호(VO)의 듀티는 1/2이 됨을 알 수 있다.

도 8을 참조하면, 정(+)의 입력신호(VI)가 펄스 폭 변조회로(1000)에 인가되었을 때, 적분신호(VX)의 상승시간과 하강시간이 달라짐을 알 수 있다. 즉, 적분신호(VX)의 하강시간은 감소하고, 상승시간은 증가한다. 펄스 폭 변조신호(VO)는 로 직 "하이" 레벨 유지 시간보다 로직 "로우" 레벨 유지 시간이 길며 듀티는 1/2보다 작다. 도 4를 참조하면, 정(+)의 입력신호(VI)가 적분기(110)에 인가되면 VI/R1의 크기를 갖는 입력전류(Ii)가 발생된다. 펄스 폭 변조신호(VO)가 로직 "하이" 상태를 유지할 때 입력전류(If)는 정(+)의 값을 가지며 피드백 저항(Rf)을 통해 적분기(110)로 흐른다. 펄스 폭 변조신호(VO)가 로직 "로우" 상태를 유지할 때 입력전류(If)는 부(-)의 값을 가지며 피드백 저항(Rf)을 통해 펄스 폭 변조회로(1000)의 출력노드로 흐른다. 이 입력전류(Ii)가 적분신호(VX)의 하강시간을 감소시키고, 상승시간을 증가시킨다.

도 9를 참조하면, 정(-)의 입력신호(VI)가 펄스 폭 변조회로(1000)에 인가되었을 때, 적분신호(VX)의 상승시간과 하강시간이 달라짐을 알 수 있다. 즉, 적분신호(VX)의 하강시간은 증가하고, 상승시간은 감소한다. 펄스 폭 변조신호(VO)는 로직 "로우" 레벨 유지 시간보다 로직 "하이" 레벨 유지 시간이 길며 듀티는 1/2보다 크다. 도 4를 참조하면, 부(-)의 입력신호(VI)가 적분기(110)에 인가되면 VI/R1의 크기를 갖는 입력전류(Ii)가 발생되며, 이 입력전류(Ii)는 저항(R1)을 통해 입력단자로 흐른다. 따라서, 이 입력전류(Ii)가 적분신호(VX)의 하강시간을 증가시키고 상승시간을 감소시킨다.

이하, 도 3내지 도 9를 참조하여 본 발명의 실시예에 따른 펄스 폭 변조회로의 동작을 설명한다.

제 1 기준전압(REFT)은 적분신호(VX)가 가질 수 있는 최대전압을 결정하는 상부 제한전압이고, 제 2 기준전압(REFB)은 적분신호(VX)가 가질 수 있는 최소전압 을 결정하는 하부 제한전압일 수 있다. 도 3의 예에서, 제 1 기준전압(REFT)은 스위칭 회로(150)의 고 전원전압(+V)에 비례하는 값(aV)으로 설정하고, 제 2 기준전압(REFB)은 스위칭 회로(150)의 저 전원전압(-V)에 비례하는 값(-aV)으로 설정한다.

일반적으로 커패시턴스(C)를 갖는 커패시터의 전압(V), 전류(I), 및 충전/방전 시간(T)은 수학식 1과 같은 관계가 있다.

T = (C ·V)/I

펄스 폭 변조신호(VO) 입력전압(VI)이 인가되지 않을 때, 적분신호(VX)의 상승시간(rising time; Tr), 하강시간(falling time; Tf), 및 주기(Ts)는 다음과 같이 계산된다.

펄스 폭 변조 신호(VO)가 스위칭 회로(150)의 고 전원전압(+V)과 같은 값을 갖고 피드백 저항이 Rf일 때, 피드백 전류(If)는 If = V/Rf로 나타낼 수 있다. 또한, 적분신호(VX)가 변화할 수 있는 전압 범위는 a·V - (-a·V) = 2a·V 이다.

입력신호(VI)가 인가되지 않을 때, 적분신호(VX)의 하강시간(Tf)과 상승시간(Tr)은 동일하게 수학식 2와 같이 나타낼 수 있다.

Tf, Tr = 2a ·Rf ·C1

정(+)의 값을 갖는 입력신호(VI)가 인가될 때, 적분신호(VX)의 하강시간(Tf)은 수학식 3과 같이 나타낼 수 있고, 적분신호(VX)의 상승시간(Tr)은 수학식 4와 같이 나타낼 수 있다.

정(+)의 값을 갖는 입력신호(VI)가 인가될 때, 적분신호(VX)의 주기(Ts)는 수학식 5와 같이 나타낼 수 있다.

수학식 5를 재정리하면, 수학식 6과 같이 나타낼 수 있다.

정(+)의 값을 갖는 입력신호(VI)가 인가될 때, 적분신호(VX)의 주파수(fs)는 수학식 7과 같이 나타낼 수 있다.

수학식 3과 수학식 4를 이용하면, 정(+)의 값을 갖는 입력신호(VI)가 인가될 때, 연산증폭기(112)의 출력전압인 적분신호(VX)의 듀티 비(duty ratio), 즉 펄스 폭 변조신호(VO)의 듀티비를 구할 수 있으며, 수학식 8과 같이 나타낼 수 있다.

상술한 바와 같은 방법으로, 부(-)의 값을 갖는 입력신호(VI)가 인가될 때, 펄스 폭 변조신호(VO)의 듀티비를 구할 수 있으며, 수학식 9와 같이 나타낼 수 있다.

수학식 8과 수학식 9를 참조하면, 펄스 폭 변조신호(VO)의 듀티비는 입력신호(VI)에 선형적으로 비례함을 알 수 있다.

피드백 전류(If)가 정(+)의 값을 가질 때, 즉 펄스 폭 변조신호(VO)가 로직 "하이" 상태일 때, 연산증폭기(112)의 출력전압인 적분신호(VX)는 선형적으로 감소하고, 피드백 전류(If)가 부(-)의 값을 가질 때, 즉 펄스 폭 변조신호(VO)가 로직 "로우" 상태일 때, 연산증폭기(112)의 출력전압인 적분신호(VX)는 선형적으로 증가한다. 결국, 적분신호(VX)는 도 7에 도시된 바와 같이 삼각파 형태의 파형을 갖는다. 도 8에 도시된 바와 같이, 입력신호(VI)가 정(+)의 전압을 가질 때는 적분신호(VX)가 하강할 때 그 기울기가 증가하고 적분신호(VX)가 상승할 때 그 기울기가 감소한다. 도 9에 도시된 바와 같이, 입력신호(VI)가 부(-)의 전압을 가질 때는 적분신호(VX)가 하강할 때 그 기울기가 감소하고, 적분신호(VX)가 상승할 때 그 기울기 가 증가한다.

도 10은 본 발명의 실시예에 따른 펄스 폭 변조회로를 구비한 D 급 오디오 증폭기를 나타내는 블록도이다. 도 10을 참조하면, D 급 오디오 증폭기는 펄스 폭 변조회로(1000), 로우 패스 필터(2000), 및 스피커(3000)를 구비한다. 펄스 폭 변조회로(1000)는 PWM 기본회로(100) 및 피드백 회로(200)를 구비하고, 도 3에 도시된 본 발명의 실시예에 따른 펄스 폭 변조회로(1000)와 동일하다. 로우 패스 필터(2000)는 인덕터(L1)와 커패시터(C2)를 구비한다.

펄스 폭 변조회로(1000)는 펄스 폭 변조신호(VO)가 피드백된 피드백 신호(Vf) 및 입력신호(VI)를 적분하고, 적분된 신호를 제 1 기준전압(REFT) 및 제 2 기준전압(REFB)과 비교하여 구동신호들을 발생시키고, 이 구동신호들에 응답하여 펄스 폭 변조신호(VO)를 발생시킨다. 여기서, 제 1 기준전압(REFT)은 적분신호(VX)가 가질 수 있는 최대값을 나타내는 상부 제한전압일 수 있고, 제 2 기준전압(REFB)은 적분신호(VX)가 가질 수 있는 최소값을 나타내는 하부 제한전압일 수 있다. PWM 기본회로(100)는 피드백 신호(Vf), 입력신호(VI), 제 1 기준전압(REFT), 및 제 2 기준전압(REFB)에 응답하여 펄스 폭 변조신호(VO)를 발생시킨다.

피드백 회로(200)는 펄스 폭 변조신호(VO)에 응답하여 피드백 신호(Vf)를 발생시킨다. 로우 패스 필터(2000)는 펄스 폭 변조신호(VO)에 대해 저역통과 필터링을 수행한다. 로우 패스 필터(2000)를 통해 복조된 오디오 신호는 스피커(3000)에 제공된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이, 본 발명에 따른 펄스 폭 변조회로는 램프신호 발생기가 없이도 입력신호의 변화에 따라 펄스 폭 변조신호의 듀티비를 보다 정밀하게 제어할 수 있다. 또한, 본 발명에 따른 펄스 폭 변조회로는 램프신호 발생기를 필요로 하지 않으므로 반도체 집적회로에서 차지하는 면적이 작고, 본 발명에 따른 펄스 폭 변조회로를 구비한 오디오 시스템은 하드웨어적으로 간단하다. 또한, 본 발명에 따른 펄스 폭 변조회로는 입력신호의 변화에 따라 스위칭 주파수가 변화되므로, 스위칭 주파수에 의한 전자파 간섭(Electro-Magnetic Interference; EMI)을 줄일 수 있다.

Claims

피드백 신호와 입력신호를 수신하여 적분하고 적분 신호를 발생시키는 적분기;

상기 적분 신호를 제 1 기준전압과 비교하여 제 1 비교기 출력신호를 발생시키고, 상기 적분 신호를 제 2 기준전압과 비교하여 제 2 비교기 출력신호를 발생시키는 비교부;

상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하고 상기 제 1 비교기 출력신호에 대응하는 제 1 래치 출력신호와 상기 제 2 비교기 출력신호에 대응하는 제 2 래치 출력신호를 발생시키는 래치회로;

상기 제 1 및 제 2 래치 출력신호를 수신하여 버퍼링하고 제 1 및 제 2 구동신호를 발생시키는 구동회로;

상기 제 1 및 제 2 구동신호에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 펄스 폭 변조신호를 발생시키는 스위칭 회로; 및

상기 펄스 폭 변조신호에 응답하여 상기 피드백 신호를 발생시키는 피드백 회로를 포함하는 펄스 폭 변조회로.
삭제
제 2 항에 있어서, 상기 적분기는

상기 입력신호를 수신하는 제 1 단자와 제 1 노드에 연결된 제 2 단자를 갖는 저항;

상기 제 1 노드에 연결되고 상기 피드백 신호를 수신하는 제 1 입력단자와 접지에 연결된 제 2 입력단자와 출력단자를 갖고 상기 제 1 입력단자의 전압을 증폭하는 연산증폭기; 및

상기 제 1 노드와 상기 연산증폭기의 상기 출력단자 사이에 연결되어 있는 커패시터를 구비하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 비교부는

상기 적분신호를 상기 제 1 기준전압과 비교하고, 상기 적분신호가 상기 제 1 기준전압보다 커지면 제 1 로직 상태의 펄스 신호를 출력하는 제 1 비교기; 및

상기 적분신호를 상기 제 2 기준전압과 비교하고, 상기 적분신호가 상기 제 2 기준전압보다 작아지면 상기 제 1 로직 상태의 펄스 신호를 출력하는 제 2 비교기를 구비하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 래치회로는

상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하는 RS 래치회로로 구성된 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 구동회로는

상기 제 1 래치 출력신호를 반전시키고 버퍼링하는 제 1 인버터; 및

상기 제 2 래치 출력신호를 반전시키고 버퍼링하는 제 2 인버터를 구비하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 스위칭 회로는

상기 제 1 구동신호에 응답하여 상기 출력 노드를 상기 제 1 전원전압에 연결하는 PMOS 트랜지스터; 및

상기 제 2 구동신호에 응답하여 상기 출력 노드를 상기 제 2 전원전압에 연결하는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 피드백 회로는

저항으로 구성된 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 제 1 기준전압은

상기 적분신호의 상부 제한전압이고, 상기 제 2 기준전압은 상기 적분신호의 하부 제한전압인 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 적분신호는

상기 입력신호가 정의 전압을 가질 때는 상기 적분신호가 하강할 때 그 기울 기가 증가하고 상기 적분신호가 상승할 때 그 기울기가 감소하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 적분신호는

상기 입력신호가 부의 전압을 가질 때는 상기 적분신호가 하강할 때 그 기울기가 감소하고 상기 적분신호가 상승할 때 그 기울기가 증가하는 것을 특징으로 하는 펄스 폭 변조회로.
제 2 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호의 변화에 선형적으로 변화하는 듀티 비를 갖는 것을 특징으로 하는 펄스 폭 변조회로.
제 12 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호가 정의 전압을 가질 때는 상기 적분신호가 하강할 때 1/2 보다 작은 듀티 비를 가지고, 상기 적분신호가 상승할 때 1/2 보다 큰 듀티 비를 가지는 것을 특징으로 하는 펄스 폭 변조회로.
제 12 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호가 부의 전압을 가질 때는 상기 적분신호가 하강할 때 1/2 보다 큰 듀티 비를 가지고, 상기 적분신호가 상승할 때 1/2 보다 작은 듀티 비를 가 지는 것을 특징으로 하는 펄스 폭 변조회로.
펄스 폭 변조신호가 피드백된 피드백 신호 및 입력신호를 적분하고, 상기 적분 신호를 상부 제한전압 및 하부 제한전압과 비교하여 구동신호들을 발생시키고, 상기 구동신호들에 응답하여 상기 펄스 폭 변조신호를 발생시키는 펄스 폭 변조회로; 및

상기 펄스 폭 변조신호에 대해 저역통과 필터링을 수행하는 저역통과 필터를 구비하는 것을 특징으로 하는 D 급 오디오 증폭기.
제 15 항에 있어서, 상기 펄스 폭 변조회로는

상기 펄스 폭 변조신호가 피드백된 피드백 신호 및 입력신호를 적분하고, 상기 적분 신호를 상부 제한전압 및 하부 제한전압과 비교하여 구동신호들을 발생시키고, 상기 구동신호들에 응답하여 상기 펄스 폭 변조신호를 발생시키는 펄스 폭 변조 기본회로; 및

상기 펄스 폭 변조신호에 응답하여 상기 피드백 신호를 발생시키는 피드백 회로를 구비하는 것을 특징으로 하는 D 급 오디오 증폭기.
제 16 항에 있어서, 상기 피드백 회로는

저항으로 구성된 것을 특징으로 하는 D 급 오디오 증폭기.
제 16 항에 있어서, 상기 펄스 폭 변조 기본회로는

상기 피드백 신호와 상기 입력신호를 수신하여 적분하고 상기 적분 신호를 발생시키는 적분기;

상기 적분 신호를 상기 상부 제한전압과 비교하여 제 1 비교기 출력신호를 발생시키고, 상기 적분 신호를 상기 하부 제한전압과 비교하여 제 2 비교기 출력신호를 발생시키는 비교부;

상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하고 상기 제 1 비교기 출력신호에 대응하는 제 1 래치 출력신호와 상기 제 2 비교기 출력신호에 대응하는 제 2 래치 출력신호를 발생시키는 래치회로;

상기 제 1 및 제 2 래치 출력신호를 수신하여 버퍼링하고 제 1 및 제 2 구동신호를 발생시키는 구동회로; 및

상기 제 1 및 제 2 구동신호에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 상기 펄스 폭 변조신호를 발생시키는 스위칭 회로를 구비하는 것을 특징으로 하는 D 급 오디오 증폭기.
제 15 항에 있어서, 상기 저역통과 필터는

상기 펄스 폭 변조회로의 출력노드에 연결된 제 1 단자와 스피커에 연결된 제 2 단자를 갖는 인덕터; 및

상기 인덕터의 상기 제 2 단자와 저전원전압 사이에 연결된 커패시터를 구비하는 것을 특징으로 하는 D 급 오디오 증폭기.
피드백 신호와 입력신호를 수신하여 적분하고 적분 신호를 발생시키는 단계;

상기 적분 신호를 제 1 기준전압과 비교하여 제 1 비교기 출력신호를 발생시키는 단계;

상기 적분 신호를 제 2 기준전압과 비교하여 제 2 비교기 출력신호를 발생시키는 단계;

상기 제 1 및 제 2 비교기 출력신호를 수신하여 버퍼링하고 제 1 및 제 2 구동신호를 발생시키는 단계;

상기 제 1 및 제 2 구동신호에 응답하여 출력 노드를 제 1 전원전압 또는 제 2 전원전압에 연결하고 펄스 폭 변조신호를 발생시키는 단계; 및

상기 펄스 폭 변조신호에 응답하여 상기 피드백 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 펄스 폭 변조방법은

상기 제 1 비교기 출력신호와 상기 제 2 비교기 출력신호를 래치하고 상기 제 1 비교기 출력신호에 대응하는 제 1 래치 출력신호와 상기 제 2 비교기 출력신호에 대응하는 제 2 래치 출력신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 제 1 비교기 출력신호를 발생시키는 단계는

상기 적분신호를 상기 제 1 기준전압과 비교하고, 상기 적분신호가 상기 제 1 기준전압보다 커지면 제 1 로직 상태의 펄스 신호를 출력하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 제 2 비교기 출력신호를 발생시키는 단계는

상기 적분신호를 상기 제 2 기준전압과 비교하고, 상기 적분신호가 상기 제 2 기준전압보다 작아지면 제 1 로직 상태의 펄스 신호를 출력하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 제 1 기준전압은

상기 적분신호의 상부 제한전압이고, 상기 제 2 기준전압은 상기 적분신호의 하부 제한전압인 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 적분신호는

상기 입력신호가 정의 전압을 가질 때는 상기 적분신호가 하강할 때 그 기울기가 증가하고 상기 적분신호가 상승할 때 그 기울기가 감소하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 적분신호는

상기 입력신호가 부의 전압을 가질 때는 상기 적분신호가 하강할 때 그 기 울기가 감소하고 상기 적분신호가 상승할 때 그 기울기가 증가하는 것을 특징으로 하는 펄스 폭 변조방법.
제 20 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호의 변화에 선형적으로 변화하는 듀티 비를 갖는 것을 특징으로 하는 펄스 폭 변조방법.
제 27 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호가 정의 전압을 가질 때는 상기 적분신호가 하강할 때 1/2 보다 작은 듀티 비를 가지고, 상기 적분신호가 상승할 때 1/2 보다 큰 듀티 비를 가지는 것을 특징으로 하는 펄스 폭 변조방법.
제 27 항에 있어서, 상기 펄스 폭 변조신호는

상기 입력신호가 부의 전압을 가질 때는 상기 적분신호가 하강할 때 1/2 보다 큰 듀티 비를 가지고, 상기 적분신호가 상승할 때 1/2 보다 작은 듀티 비를 가지는 것을 특징으로 하는 펄스 폭 변조방법.