KR100963847B1 - 교차 입력신호 변조기 - Google Patents

교차 입력신호 변조기 Download PDF

Info

Publication number
KR100963847B1
KR100963847B1 KR1020080012690A KR20080012690A KR100963847B1 KR 100963847 B1 KR100963847 B1 KR 100963847B1 KR 1020080012690 A KR1020080012690 A KR 1020080012690A KR 20080012690 A KR20080012690 A KR 20080012690A KR 100963847 B1 KR100963847 B1 KR 100963847B1
Authority
KR
South Korea
Prior art keywords
signal
integrator
block
input signal
feedback
Prior art date
Application number
KR1020080012690A
Other languages
English (en)
Other versions
KR20090087319A (ko
Inventor
이수형
신재영
Original Assignee
주식회사 씨자인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨자인 filed Critical 주식회사 씨자인
Priority to KR1020080012690A priority Critical patent/KR100963847B1/ko
Priority to PCT/KR2009/000594 priority patent/WO2009102128A2/ko
Priority to US12/867,338 priority patent/US8169244B2/en
Publication of KR20090087319A publication Critical patent/KR20090087319A/ko
Application granted granted Critical
Publication of KR100963847B1 publication Critical patent/KR100963847B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 펄스 폭 변조기에 관한 것으로서, 보다 상세하게는 교차 입력신호를 갖는 변조기에 관한 것이다.
본 발명에 따른 교차 입력신호 변조기는, 제1 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제2 적분기로 전달하는 제1 적분기 및 상기 제1 적분기의 신호와 제2 입력신호를 2차 적분하여 전달하는 제2 적분기를 포함하는 포지티브 패스 블럭(Positive path block)과; 상기 제2 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제4 적분기로 전달하는 제3 적분기 및 상기 제3 적분기의 신호와 상기 제1 입력신호를 2차 적분하여 전달하는 제4 적분기를 포함하는 네거티브 패스 블럭(Negative path block);을 포함하여 이루어진다.
이러한 구성에 의하면, 2개의 적분기의 입력을 크로스 커플링시켜 정확한 차동 펄스 폭 변조(PWM) 신호를 생성할 수 있고, 구현상의 단순화 및 적용면적의 최소화가 가능한 피드백 시스템을 적용하여 집적회로 구현의 최적화를 가능하게 한다.
Figure R1020080012690
XCM, 적분기, 비교기, 동기화 블럭, 피드백 블럭

Description

교차 입력신호 변조기{XCM, Cross Coupled Modulator for switching amplifier}
본 발명은 펄스 폭 변조기에 관한 것으로서, 보다 상세하게는 교차 입력신호를 갖는 변조기에 관한 것이다.
펄스 폭 변조기는 효율적인 에너지 전달수단의 중심소자로서, DC 또는 AC 사이의 효율적인 변환을 제어하기 위해 펄스 폭 변조(PWM)에 기초한다.
일반적인 에너지 전달수단은 PWM 변환기, 스위칭 전력단, 필터 및 제어단을 포함한다. 일반적인 에너지 전달수단은 시스템 폭을 제한하고 설계를 복잡하게 하며, 안정적인 시스템 설계가 어려운 문제가 있다.
이러한 문제들을 극복하기 위해 근래에는 각각 전력단의 출력신호를 피드백(Low pass filter 또는 피드백블럭)시켜 펄스 폭 변조기의 시스템 구현의 효율성, 안정성 및 단순화를 구현시키고 있다.
하지만, 종래의 기술은 신호루프가 단일루프로 구성되어 독립적으로 동작하 며 차동증폭을 위하여 싱크블럭을 사용하고 있어 부하로 출력되는 정확한 차동 PWM신호를 생성하는 데 한계가 있다.
상술한 종래의 문제점을 해결하기 위한 본 발명의 목적은, 정확한 차동 펄스 폭 변조(PWM) 신호를 생성할 수 있는 XCM(Cross Coupled Modulator)를 제공하는 데 있다.
본 발명의 다른 목적은, 집적회로에 구현할 수 있는 피드백 시스템을 제공하여 구현상의 단순화 및 적용면적의 최소화가 가능한 XCM(Cross Coupled Modulator)를 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명에 따른 교차 입력신호 변조기는, 제1 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제2 적분기로 전달하는 제1 적분기 및 상기 제1 적분기의 신호와 제2 입력신호를 2차 적분하여 전달하는 제2 적분기를 포함하는 포지티브 패스 블럭(Positive path block)과; 상기 제2 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제4 적분기로 전달하는 제3 적분기 및 상기 제3 적분기의 신호와 상기 제1 입력신호를 2차 적분하여 전달하는 제4 적분기를 포함하는 네거티브 패스 블럭(Negative path block);을 포함하여 이루어진다.
여기서, 상기 교차 입력신호 변조기는, 상기 포지티브/네거티브 블럭의 변조신호의 캐리어 주파수를 동기화하는 동기화 블럭과; 바이어스 신호와 상기 제2 적분기 및 제4 적분기의 2차 적분된 신호를 각각 비교하여 출력하는 제1 비교기 및 제2 비교기와; 상기 제1 비교기 및 제2 비교기로부터 출력된 신호를 각각 부하로 전달하는 제1 스위칭 블럭 및 제2 스위칭 블럭과; 상기 제1 스위칭 블럭 및 제2 스위칭 블럭의 출력신호를 각각 상기 제1 적분기 및 제3 적분기의 입력으로 피드백하는 제1 피드백 블럭 및 제2 피드백 블럭;을 더 포함하여 구성되는 것이 바람직하다.
여기서, 상기 제2 입력신호는 상기 제1 입력신호의 차동신호로 사용할 수 있다.
여기서, 상기 제2 입력신호는 아날로그 기준신호, 특정주파수 또는 캐리어주파수 중 어느 하나로 사용할 수 있다.
여기서, 상기 피드백 블럭은 저항으로 구성되는 것이 가능하다.
상술한 본 발명의 구성에 따르면, 2개의 적분기의 입력을 크로스 커플링시켜 정확한 차동 펄스 폭 변조(PWM) 신호를 생성할 수 있고, 구현상의 단순화 및 적용면적의 최소화가 가능한 피드백 시스템을 적용한 XCM(Cross Coupled Modulator)를 제공하는 것이 가능하게 된다.
또한, 본 발명에 따른 XCM은 전력관리 시스템, 발광 다이오드 시스템 및 모터 구동기 등 Pulse width modulation을 이용하는 분야에 사용 가능하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 교차 입력신호 변조기의 구조 및 동작특성을 살펴보기로 한다.
도 1은 본 발명에 따른 교차 입력신호 변조기의 블럭도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 교차 입력신호 변조기는 포지티브 패스 블럭(Positive path block, 100), 네거티브 패스 블럭(Negative path block, 200) 및 동기화 블럭(130)을 포함한다.
포지티브 패스 블럭(100)은 제1 적분기(110), 제2 적분기(120), 제1 비교기(140), 제1 스위칭 블럭(150) 및 제1 피드백 블럭(160)을 포함한다.
네거티브 패스 블럭(200)은 제3 적분기(210), 제4 적분기(220), 제2 비교기(240), 제2 스위칭 블럭(250) 및 제2 피드백 블럭(260)을 포함한다.
제1 적분기(110)는 입력신호(A)와 피드백 블럭(160)을 통과한 피드백 신호(C)를 입력으로 하여 1차 적분하여 이를 제2 적분기(120)로 전달하며, 제3 적분기(210)는 입력신호(B)와 피드백 블럭(260)을 통과한 피드백 신호(E)를 입력으로 하여 1차 적분하여 이를 제4 적분기(120)로 전달한다. 제1 적분기(110) 및 제3 적분기(210)는 OPAMP-RC 적분기의 역할을 한다.
제2 적분기(120)는 제1 적분기(110)의 적분신호(D)와 네거티브 패스 블럭(200)의 입력신호(B)를 2차 적분하여 제1 비교기(140)로 전달하며, 제4 적분기(220)는 제3 적분기(210)의 적분신호(F)와 포지티브 패스 블럭(100)의 입력신호(A)를 2차 적분하여 제2 비교기(240)로 전달한다. 2차 적분기인 제2 및 제4 적분기(120, 220)는 self-oscillation을 위한 적분 기능 및 비교기에 신호를 전달하는 역할을 한다.
동기화 블럭(130)는 포지티브 패스 블럭(100) 및 네거티브 패스 블럭(200)의 양 루프의 교차 입력신호 변조기된 신호에 캐리어 주파수를 동기화 한다. 여기서 캐리어 주파수는 포지티브 패스 블럭(100) 및 네거티브 패스 블럭(200) 각 경로의 루프에서 결정되며, 각 경로의 비정합에 의한 주파수 차이는 동기화 블럭(130)에 의하여 주파수 차이를 상쇄시킨다.
제1 비교기(140)는 바이어스 신호(Vbias)와 2차 적분된 신호(G)를 비교하여 제1 스위칭 블럭(150)으로 전달하며, 제2 비교기(240)는 바이어스 신호(Vbias)와 2차 적분된 신호(H)를 비교하여 제2 스위칭 블럭(250)으로 전달한다.
제1 스위칭 블럭(150) 및 제2 스위칭 블럭(250)은 제1 비교기(140) 및 제2 비교기(240)로부터 전달된 PWM신호를 부하로 출력시킨다.
제1 피드백 블럭(160) 및 제2 피드백 블럭(260)은 출력신호를 각각 제1 적분기(110) 및 제3 적분기(210)로 전달하여 피드백 시스템을 구성하며, 제1 피드백 블럭(160) 및 제2 피드백 블럭(260) 각각은 단순한 저항(R1, R2)만으로 구성된다.
이하, 본 발명에 따른 교차 입력신호 변조기에 대한 구성 및 동작특성을 좀 더 상세하게 살펴본다.
본 발명에 따른 교차 입력신호 변조기는 오디오 앰프의 특성으로 갖는 왜곡 제어 기술과 switching amp의 사용에 있어서 낮은 캐리어 주파수로 구현 가능한 제어 시스템이며, 또한 실리콘 집적화에 맞는 효율적인 방법을 제시한다. 교차 입력신호 변조기(XCM, cross coupled modulation)는 Full Bridge Tied Load를 위하여 제시된다. XCM의 명칭은 Cross Coupled Modulation의 약어로서 차동 입력신호를 두 경로(포지티브/네거티브 경로)에서 교차하여 받아 사용하므로 명명된다.
도 1를 참조하면, 포지티브 패스 블럭(100)의 입력신호는 A이고, 네거티브 패스 블럭(200)의 입력신호는 B이며, 입력신호(B)는 입력신호(A)의 차동신호이다. 이하에서는 포지티브 패스 블럭(100)을 중심으로 설명하며, 네거티브 패스 블럭(200)은 포지티브 패스 블럭(100)의 동작특성과 동일하므로 생략한다.
1차 적분기인 제1 적분기(110)는 차동입력으로 구동되며, 입력신호는 입력신호(A)와 피드백 블럭(160)에 의하여 피드백된 출력 신호(C)를 받는다. 제1 적분기(110)에 의하여 1차 적분된 신호(D)는 차동 입력으로 구동되는 2차 적분기인 제2 적분기(120)의 입력으로 인가되고 제2 적분기의 차동 입력은 네거티브 패스 블럭(200)의 입력신호(B)로 구동된다. 즉, 제1 적분기(110)의 적분 신호(D)와 입력신호(A)의 차동 신호인 입력신호(B) 신호가 제2 적분기(120)의 차동 입력으로 인가된다.
여기서, 입력신호(A)의 차동신호인 입력신호(B)는 응용에 따라서 입력신호(A)의 차동신호가 될 수 있으며, 또한 아날로그 기준신호 또는 특정주파수(캐리어주파수 등)가 될 수 있다.
만약, 단일 입력일 경우 입력신호(A)에 단일 입력을 제공하고 신호(B)에 기준전압을 제공하여도 출력단 OUT+/OUT-는 PWM 차동신호를 생성할 수 있고, 또한 특정주파수를 캐리어 주파수로 사용하고자 하는 경우 입력신호(A)에 단일입력을 제공하고 신호(B)에 캐리어 주파수로 사용하고자 하는 주파수를 제공하여 특정 캐리어 주파수를 갖는 PWM신호를 출력단 OUT+/OUT-으로 생성할 수 있다.
제2 적분기(120)에 의하여 2차 적분된 신호는 즉, 양 루프(포지티브/네거티브 패스 블럭)의 교차 입력신호 변조기된 신호는 동기화 블럭(130)으로부터의 하나의 동기 신호에 의해 동기화된다. 동기신호는 모듈레이터의 타입에 의존하여 전압신호 또는 전류신호에 기초할 수 있다. 동기신호는 캐리어 주파수가 될 수 있으며 2차 적분된 신호는 캐리어 주파수에 동기화된다. 또한 포지티브/네거티브 패스 블럭(100, 200)의 경로에서 결정될 수 있으며 이때에는 각 경로의 비정합에 의한 주파수 차이는 동기화 블럭(130)에 의하여 주파수 차이를 상쇄시킬 수 있다.
이어서, 입력신호(A, B)와 피드백된 출력신호를 적분한 적분신호를 동기화한 신호(G)는 제1 비교기(140)에 의해 기준 바이어스(Vbias)와 비교하여 그 비교 결과가 출력된다. 제1 비교기(140)에 의해 출력되는 소정의 로우 레벨 신호 또는 하이 레벨 신호에 따라 제1 스위칭 블럭(150)의 개폐가 이루어지고 출력신호를 출력단자(OUT+)로 출력한다. 또한, 출력신호는 제1 피드백 블럭(160)에 의하여 제1 적분기(110)의 입력신호로 피드백된다.
이러한 본 발명에 따른 교차 입력신호 변조기는 차동 PWM일 경우 각 경로(포지티브/네거티브 패스 블럭)가 차동 입력의 신호를 모두(입력신호(A, B), 차동신호(E, F))를 사용하므로 보다 정확한 차동 PWM 신호를 생성할 수 있다. 또한 피드백 블럭(160, 260)에 저항단(R1, R2)을 사용하여 간략화 할 수 있는 것도 2개의 적분기를 사용하여 출력신호의 피드백을 받으므로 가능하며, 피드백 블럭(160, 260)이 구현상의 단순화 및 적용면적의 최소화가 가능하여 실리콘 집적에 보다 효율적 이고 적합한 방법을 제안할 수 있게 된다.
또한, 2개의 경로를 연결하는 동기화 블럭(130) 이외에도 입력 신호 자체의 정보를 각 경로가 크로스-커플드(교차 입력신호)하여 사용하므로 차동 신호의 비정합 발생을 최소한으로 방지할 수 있게 된다.
본 발명은 전력 관리 시스템 및 발광 다이오드 시스템, 모터 구동기등 Pulse width modulation 을 이용하는 분야에서 사용 가능하다. 또한, 본 발명은 입력신호에 따른 캐리어 주파수의 변화를 갖는 변조기이며 이는 본 발명에 의거한 오디오 앰프가 실제 구동될 때 발생되는 Electro Magnetic Interference (EMI)를 줄여 주는 기능을 수행한다.
이상 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 오디오 앰프, class D 증폭기, 전력관리 시스템, 발광 다이오드 시스템 및 모터 구동기 등 PWM 신호를 이용하는 분야에 널리 산업적으로 이용될 수 있는 발명이다.
도 1은 본 발명에 따른 교차 입력신호 변조기의 블럭도이다.

Claims (5)

  1. 제1 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제2 적분기로 전달하는 제1 적분기 및 상기 제1 적분기의 신호와 제2 입력신호를 2차 적분하여 전달하는 제2 적분기를 포함하는 포지티브 패스 블럭(Positive path block)과;
    상기 제2 입력신호와 출력신호의 피드백 신호를 1차 적분하여 제4 적분기로 전달하는 제3 적분기 및 상기 제3 적분기의 신호와 상기 제1 입력신호를 2차 적분하여 전달하는 제4 적분기를 포함하는 네거티브 패스 블럭(Negative path block);을 포함하는, 교차 입력신호 변조기.
  2. 제1항에 있어서,
    상기 교차 입력신호 변조기는,
    상기 포지티브 패스 블럭 및 상기 네거티브 패스 블럭의 변조신호의 캐리어 주파수를 동기화하는 동기화 블럭과;
    바이어스 신호와 상기 제2 적분기 및 제4 적분기의 2차 적분된 신호를 각각 비교하여 출력하는 제1 비교기 및 제2 비교기와;
    상기 제1 비교기 및 제2 비교기로부터 출력된 신호를 각각 부하로 전달하는 제1 스위칭 블럭 및 제2 스위칭 블럭과;
    상기 제1 스위칭 블럭 및 제2 스위칭 블럭의 출력신호를 각각 상기 제1 적분기 및 제3 적분기의 입력으로 피드백하는 제1 피드백 블럭 및 제2 피드백 블럭;을 더 포함하는, 교차 입력신호 변조기.
  3. 제2항에 있어서,
    상기 제2 입력신호는 상기 제1 입력신호의 차동신호인, 교차 입력신호 변조기.
  4. 제2항에 있어서,
    상기 제2 입력신호는 아날로그 기준신호, 특정주파수 또는 캐리어주파수 중 어느 하나인, 교차 입력신호 변조기.
  5. 제2항에 있어서,
    상기 피드백 블럭은 저항으로 구성되는, 교차 입력신호 변조기.
KR1020080012690A 2008-02-12 2008-02-12 교차 입력신호 변조기 KR100963847B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080012690A KR100963847B1 (ko) 2008-02-12 2008-02-12 교차 입력신호 변조기
PCT/KR2009/000594 WO2009102128A2 (ko) 2008-02-12 2009-02-09 교차 입력신호 변조기
US12/867,338 US8169244B2 (en) 2008-02-12 2009-02-09 Crossing input signal modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012690A KR100963847B1 (ko) 2008-02-12 2008-02-12 교차 입력신호 변조기

Publications (2)

Publication Number Publication Date
KR20090087319A KR20090087319A (ko) 2009-08-17
KR100963847B1 true KR100963847B1 (ko) 2010-06-16

Family

ID=40957362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012690A KR100963847B1 (ko) 2008-02-12 2008-02-12 교차 입력신호 변조기

Country Status (3)

Country Link
US (1) US8169244B2 (ko)
KR (1) KR100963847B1 (ko)
WO (1) WO2009102128A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2451062B1 (en) * 2010-11-08 2018-10-24 Nxp B.V. PFC with multi-channel error feedback
CN103138762B (zh) * 2011-11-30 2016-04-27 禾瑞亚科技股份有限公司 多阶取样保持电路
US8624635B2 (en) * 2011-11-30 2014-01-07 Egalax—Empia Technology Inc. Sensor circuit for concurrent integration of multiple differential signals and operating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08168239A (ja) * 1994-12-14 1996-06-25 Nec Corp ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路
JP2006081294A (ja) 2004-09-09 2006-03-23 Rohm Co Ltd パルス幅変調駆動回路およびモータ駆動装置
KR20060094291A (ko) * 2005-02-24 2006-08-29 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법
JP3878320B2 (ja) 1998-03-25 2007-02-07 株式会社ルネサステクノロジ 出力回路、パルス幅変調回路および半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594649A (en) * 1969-02-14 1971-07-20 Minnesota Mining & Mfg Voltage-controlled oscillator
SE0300780D0 (sv) 2003-03-24 2003-03-24 Bang & Olufsen Icepower As Digital pulse width controlled oscillation modulator
KR100603179B1 (ko) 2004-08-06 2006-07-20 학교법인 포항공과대학교 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08168239A (ja) * 1994-12-14 1996-06-25 Nec Corp ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路
JP3878320B2 (ja) 1998-03-25 2007-02-07 株式会社ルネサステクノロジ 出力回路、パルス幅変調回路および半導体集積回路
JP2006081294A (ja) 2004-09-09 2006-03-23 Rohm Co Ltd パルス幅変調駆動回路およびモータ駆動装置
KR20060094291A (ko) * 2005-02-24 2006-08-29 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법

Also Published As

Publication number Publication date
WO2009102128A3 (ko) 2009-11-26
WO2009102128A2 (ko) 2009-08-20
US20100308889A1 (en) 2010-12-09
KR20090087319A (ko) 2009-08-17
US8169244B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US6734723B2 (en) Chopper chopper-stabilized operational amplifiers and methods
EP0993104A2 (en) Capacitive-summing switch-mode power conversion control and method
CN103378812B (zh) D类放大器
KR20160125983A (ko) 멀티-페이즈 스위칭 전력 변환기들의 평균 전류 모드 제어
US7486155B2 (en) Circuit and method for pulse width modulation by means of synchronized, self-oscillating pulse width modulators
EP2575309B1 (en) A method for pulse width modulation, and a transmitter therefor
US20060103362A1 (en) Frequency stabilization technique for self oscillating modulator
KR100963847B1 (ko) 교차 입력신호 변조기
US7119629B2 (en) Synchronized controlled oscillation modulator
KR20060120002A (ko) 전력 변환 시스템
US7532082B2 (en) Synchronization circuit for synchronizing PWM modulators
US20080238543A1 (en) Digital Amplifier with Analogue Error Correction Circuit
JPS62293790A (ja) レ−ザ駆動装置
EP1947767A2 (en) Pulse width modulation circuit and switching amplifier using the same
JP2005269580A (ja) 注入同期した自励発振型pwmモジュレータ方式
US6775482B1 (en) Light receiver
WO2004047286A1 (en) Pulse modulated power converter
JPH08248366A (ja) 光送信器
US8937507B2 (en) Self oscillating modulator
EP3926829A1 (en) Modulator circuit, corresponding device and method
US8466719B2 (en) Frequency doubler, signal generator, optical transmitter, and optical communication apparatus
US11329617B1 (en) Dual-channel class-D audio amplifier having quantizer-combined orthogonal modulation
EP1052792A2 (en) Optical transmitter
EP1971023B1 (en) Suppression of high-frequency perturbations in pulse-width modulation
JP2012217118A (ja) パルス幅変調回路およびスイッチングアンプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160426

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 8