JP2013172467A

JP2013172467A - スイッチング電源回路

Info

Publication number: JP2013172467A
Application number: JP2012032817A
Authority: JP
Inventors: Yasunori Kobori; 康功小堀; Masanori Onozawa; 昌徳小野澤; Qiu Lin Zhu; 秋霖朱; Nobukazu Takai; 伸和高井; Haruo Kobayashi; 春夫小林; Takeshi Omori; 武志大森
Original assignee: Gunma University NUC; Asahi Kasei Electronics Co Ltd
Current assignee: Gunma University NUC; Asahi Kasei Electronics Co Ltd
Priority date: 2012-02-17
Filing date: 2012-02-17
Publication date: 2013-09-02

Abstract

【課題】負荷変動時の出力電圧リプルを小さくするとともに、クロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供することにある。
【解決手段】単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割してスイッチングを行うことにより、それぞれの出力電圧を得る単一インダクタ多出力ＤＣ／ＤＣ変換回路と、前記の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に、該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネルを選択し、該選択したチャネルについてのみ、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧の制御を行う制御回路とを備えていることを特徴とする。
【選択図】図６

Description

本発明は、スイッチング電源回路に関し、より詳細には、負荷変動時の出力電圧リプルを小さくするとともに、クロスレギュレーションの影響を小さくするようにした単一インダクタ・マルチ出力スイッチング電源回路に関する。

近年の電子機器は、小型でありながらも高性能化や多機能化が進んでおり、これらの電子機器の電源は、入力電圧変動及び負荷変動などの外乱に対する高い出力電圧安定性や高速な負荷応答特性などといった高い性能が求められている。

また、家庭用電源からＡＣ／ＤＣパワーサプライを用いてパソコンなどのＤＣ入力機器を用いる場合には、交流電源から平滑回路を用いてＡＣ整流を行なうが、非安定な直流電流しか得られないので、ＤＣ／ＤＣコンバータを用いて安定な直流電流を得る必要がある。そのためには、ＤＣ入力機器に各ＩＣの駆動電圧を生成するためのＤＣ／ＤＣコンバータが組み込まれている。これらのＤＣ／ＤＣコンバータの求められる性能としては、高効率化や高速過渡応答などがある。これらの要求に答えるためには、ＤＣ／ＤＣコンバータの制御部から改善しなければならない。また、ＤＣ／ＤＣコンバータには小型化や低コスト化が求められている。そのためには、ＤＣ／ＤＣコンバータのパワーステージから改善しなければならない。

従来から知られているスイッチング電源装置として、ＰＷＭ制御によるＤＣ／ＤＣコンバータがある。このＰＷＭ制御によるＤＣ／ＤＣコンバータは、パワーステージとして入力電圧を降圧又は昇圧するためのスイッチング素子やインダクタを含み、制御部としてパルス幅が入力信号に比例したＰＷＭ信号によりスイッチング素子のオンオフを制御するＰＷＭ変調器を備えている。

また、近年、携帯電話を始め、電子機器の多機能化が進み、一つの電子機器に多くの電子部品が搭載されている。また、電子機器の小型化の要求もあり、単一のバッテリーで駆動される電子機器が普及しつつある。

ところで、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣコンバータが、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣコンバータを用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣコンバータを用意するのではなく、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が知られている（例えば、特許文献１参照）。

ＤＣ／ＤＣコンバータは、電源の出力電圧変化に応じてＰＷＭ信号のパルス幅を変化させて出力電圧を補正する性質があり、この特徴を生かして電源の設計をすることにより、スイッチング電源の出力状態に変化の少ない定常状態のときには、スイッチング電源のＰＷＭ信号のパルス幅の変化は少なくなる。一方、負荷電流が大きく変化して、電源の出力が変化する過渡状態のとき、ＰＷＭ信号のパルス幅の変化は大きくなる。さらに、過渡状態のとき、スイッチング電源のスイッチング周波数を高くする等の工夫により出力電圧の急激な変化に対して高速な応答を可能とするといった動作が可能となる。

図１（ａ）、（ｂ）は、従来の多出力ＤＣ／ＤＣコンバータを示す構成回路図である。図１（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図であり、図１（ｂ）は、図１（ａ）に示された制御回路の具体的な回路構成図である。この図１（ａ）、（ｂ）は、特許文献１に記載された図で、単一インダクタとＰＷＭ制御を用いた多出力ＤＣ／ＤＣコンバータである。

図１（ａ）に示された多出力ＤＣ／ＤＣコンバータは、入力直流電源１に接続され入力直流電圧Ｅｉが入力されている。この多出力ＤＣ／ＤＣコンバータには、ＮチャネルＭＯＳＦＥＴの第１の主スイッチ２１、ＰチャネルＭＯＳＦＥＴの第２の主スイッチ２２、インダクタ３１、ダイオードの第１の整流手段５１、コンデンサの第１の平滑手段６１、ダイオードの第２の整流手段５２、コンデンサの第２の平滑手段６２を備えている。さらに第１の主スイッチ２１と第２の主スイッチ２２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路８１が設けられている。第１の平滑手段６１の両端には第１の負荷７１が接続され、昇圧出力電圧Ｖｏ１が第１の負荷７１へ出力される。第２の平滑手段６２の両端には第２の負荷７２が接続され、反転出力電圧Ｖｏ２が第２の負荷７２へ出力される。入出力条件は、Ｖｏ１＞Ｅｉ＞０＞Ｖｏ２である。第２の主スイッチ２２がオン状態の時、第１の主スイッチ２１とインダクタ３１と第１の整流手段５１と第１の平滑手段６１が、昇圧コンバータとして動作する。一方、第１の主スイッチ２１がオン状態の時は、第２の主スイッチ２２とインダクタ３１と第２の整流手段５２と第２の平滑手段６２が反転コンバータとして動作する。

図１（ｂ）において、抵抗８０１と抵抗８０２は昇圧出力電圧Ｖｏ１を検出し、抵抗８０３と抵抗８０４は反転出力電圧Ｖｏ２を検出する。各検出電圧は、誤差増幅器８０５及び誤差増幅器８０６によって基準電圧源８０７の基準電圧とそれぞれ比較され、昇圧出力用誤差信号Ｖｅ１と反転出力用誤差信号Ｖｅ２がそれぞれ出力される。抵抗８０１〜８０４、誤差増幅器８０５、誤差増幅器８０６及び基準電圧源８０７により、検出回路９０が構成されている。発振回路８０８は、所定の周期で電位が増減する三角波電圧Ｖｔと、三角波電圧Ｖｔが増加している時に“Ｈ”となり、減少している時に“Ｌ”となる信号Ｖｔ１を出力する。比較器８０９は昇圧出力用誤差信号Ｖｅ１と三角波電圧Ｖｔとを比較する。比較器８１０は反転出力用誤差信号Ｖｅ２と三角波電圧Ｖｔとを比較する。各比較器８０９，８１０の出力信号は、それぞれＡＮＤ回路８１１及び８１２によって信号Ｖｔ１との論理積を示す信号Ｖ１及び信号Ｖ２として出力される。ここで、信号Ｖ１は昇圧出力用パルス信号であり、信号Ｖ２は反転出力用パルス信号である。比較器８０９，８１０とＡＮＤ回路８１１，８１２とによりＰＷＭ回路９１が構成されている。分周回路であるＴフリップフロップ８１３には信号Ｖｔ１が入力され、信号Ｖｔ２を出力する。ＯＲ回路８１４には信号Ｖ１と信号Ｖｔ２が入力され、駆動信号Ｖｇ２１を出力する。駆動信号Ｖｇ２１はＮチャネルＭＯＳＦＥＴである第１の主スイッチ２１を駆動し、“Ｈ”で第１の主スイッチ２１をオン状態にする。ＮＯＲ回路８１５は信号Ｖ２と信号Ｖｔ２の反転信号が入力され、駆動信号Ｖｇ２２を出力する。駆動信号Ｖｇ２２はＰチャネルＭＯＳＦＥＴである第２の主スイッチ２２を駆動し、“Ｌ”で第２の主スイッチ２２をオン状態にする。駆動信号Ｖｇ２１と駆動信号Ｖｇ２２が主スイッチ駆動信号である。ＯＲ回路８１４及びＮＯＲ回路８１５により論理回路９２が構成されている。

また、非特許文献１及び２には、単一インダクタ正負２出力ＤＣ／ＤＣコンバータが記載されている。

特開２００３−１６４１４３号公報

電気情報通信学会論文「擬似連続モードを用いた単一インダクタ正負２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他８名第２２回回路とシステム（軽井沢）ワークショップ）第２２回回路とシステム軽井沢ワークショップ「単一インダクタンス２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他１３名４．１９〜２０、２０１０）

ｎ個（ｎは２以上の整数）のチャネルの電源の昇降圧動作を均等に時分割して制御する多出力ＤＣ／ＤＣコンバータにおいて、１つのチャネルの出力端子における負荷電流が大きく変動して出力電圧が変動した場合、そのチャネルの出力電圧が安定するまでに多くの時間を必要とし、出力電圧リプルが大きくなるという問題がある。一般的に、１出力ＤＣ／ＤＣコンバータでは、負荷電流が大きく変化してから安定するまで１０スイッチングサイクル以上の時間が必要であり、ｎ個のチャネルを有する他出力ＤＣ／ＤＣコンバータでは、そのｎ倍の時間が必要となり、出力電圧リプルが大きくなる。また、１つのチャネルの負荷電流が変動して、一つの出力端子の出力電圧の昇降圧動作から他の出力端子の出力電圧の昇降圧動作に切り替えたとき、前の昇降圧動作時にインダクタに充電した充電電流が、他の出力端子に漏れるという問題がある。すなわち、一つの出力端子に転送すべき充電電流が、他の出力端子に転送されてその出力電圧が変動するクロスレギュレーションの影響が大きいという問題がある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、負荷変動時の出力電圧リプルを小さくするとともにクロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、その目的とするところは、クロスレギュレーションの影響を小さくするようにした単一インダクタ多出力ＤＣ／ＤＣ変換回路であるスイッチング電源回路を提供することにある。

単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御する本発明のスイッチング電源回路は、入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことにより、それぞれ１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に、該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネルを選択し、該選択したチャネルについてのみ、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧の制御を行う制御回路とを備えていることを特徴とする。

また、本発明の単一インダクタ多出力ＤＣ／ＤＣ変換回路は、前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプをさらに備えており、前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力の大きなチャネルを選択して、該選択したチャネルについてのみ、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧の制御を行う制御回路とを備えていることを特徴とする。

以上説明したように、本発明によれば、各チャネルにおける出力信号の値と所望の値との誤差が最も大きいチャネルのスイッチングを行うため、負荷変動による出力電圧の変化を最小に抑え、つまり負荷変動時の出力電圧リプルを小さくできるとともにクロスレギュレーションの影響を小さくすることが可能となる。

また、クロスレギュレーションの影響を小さくする装置は、従来は複雑な構成を必要とするが、本発明では、クロスレギュレーションの影響を小さくする方法をチャネル選択のみで行うため、構成が簡単で、単一インダクタ多出力ＤＣ／ＤＣ変換回路の省スペース化を図ることができる。

従来の多出力ＤＣ／ＤＣコンバータを示す構成回路図で、（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図であり、（ｂ）は、（ａ）に示された制御回路の具体的な回路構成図である。従来から用いられていたＰＷＭ制御によるスイッチング電源回路の構成ブロック図で、（ａ）はスイッチング電源回路の全体構成図、（ｂ）は鋸歯状波とエラーアンプ（誤差増幅器）の出力の関係を示す図、（ｃ）は、ＰＷＭ回路の出力信号を示す図である。単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、（ａ）は従来の２出力ＤＣ／ＤＣ変換回路、（ｂ）は単一インダクタ２出力ＤＣ／ＤＣ変換回路を示す図である。単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、（ａ）は、２出力昇圧コンバータの回路構成図、（ｂ）はそのインダクタの電流波形を示す図である。多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションを説明するための図である。本発明に係る多出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図である。図６におけるスイッチ制御回路の具体的な回路構成図で、（ａ）はセレクタ及び第３のコンパレータの出力を受けて各スイッチを操作する概念図、（ｂ）はスイッチ制御回路の回路構成図、（ｃ）は真理値表を示す図である。図６に示した本発明のスイッチング電源回路の負荷電流変化と制御比率ＣＤの変化の出力シミュレーション結果を示す図である。

本発明に係るスイッチング電源回路の実施例について説明する前に、まずＰＷＭ制御によるスイッチング電源回路について以下に説明する。

図２（ａ）、（ｂ）は、ＰＷＭ制御によるスイッチング電源回路を説明するための図で、図２（ａ）はスイッチング電源回路の全体構成図、図２（ｂ）は、鋸歯状波とエラーアンプ（増幅誤差器）との関係を示す図である。

図２（ａ）において、入力電圧がＤＣ／ＤＣ変換回路（ＤＣ／ＤＣコンバータ）１０１に入力されると、入力電圧が昇圧もしくは降圧されて、出力電圧が出力される。その出力電圧がエラーアンプ１０２に入力され、基準電圧Ｖｒｅｆからの誤差に対応する誤差信号がＰＷＭ回路１０５に出力される。そして、ＰＷＭ回路１０５を構成するコンパレータ１０３によって鋸歯状波発生回路１０４からの鋸歯状波とエラーアンプ１０２からの誤差信号とが比較される。ここで鋸歯状波とエラーアンプの誤差信号との関係は、例えば図２（ｂ）のようになる。つまり、鋸歯状波の１周期が１のスイッチングサイクルとなり、スイッチングサイクルごとにエラーアンプ１０２の誤差信号は変化し、ＰＷＭ回路１０５の制御信号は、図２（ｃ）のような、パルス幅の異なる信号が出力される。ここで、パルス幅はスイッチング電源回路の出力電圧の基準電圧からの誤差に対応する。スイッチ制御回路１０６を介して、ＤＣ／ＤＣ変換回路１０１でパルス幅に応じたスイッチング動作が行われ、入力電圧を昇圧もしくは降圧した出力電圧が、スイッチング電源回路の出力電圧として得られる。

次に、多出力ＤＣ／ＤＣ変換回路について以下に説明する。

図３（ａ）（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、図３（ａ）は、従来の２出力ＤＣ／ＤＣ変換回路、図３（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を示している。

従来の２出力ＤＣ／ＤＣ変換回路１１１ａ、１１１ｂは、インダクタＬが２個必要であり、サイズもコストも大きい。これに対して、単一のインダクタ２出力ＤＣ／ＤＣ変換回路１１２は、インダクタＬが１個であり、サイズもコストも小さい。

図３（ａ）に示すように、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣ変換回路が、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣ変換回路を用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣ変換回路を用意するのではなく、図３（ｂ）のように、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が必要になる。つまり、単一インダクタ多出力（ＳＩＭＯ（Ｓｉｎｇｌｅ−Ｉｎｄｕｃｔｏｒ，ＭｕｌｔｉｐｌｅＯｕｔｐｕｔ））ＤＣ／ＤＣ変換回路が有用である。

図４（ａ）、（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、図４（ａ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路の回路構成図、図４（ｂ）は、そのインダクタ電流波形を示している。

単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１は２つのチャネルを有し、第１のチャネルからは第１の出力電圧Ｖｏ１が得られ、第１の電源を構成する。また、第２のチャネルからは第２の出力電圧Ｖｏ２が得られ、第２の電源を構成する。

まず、第１のチャネルは、入力電圧Ｖｉｎを入力する電源ＥとインダクタＬとスイッチＳＷ０及びＳＷ１と容量Ｃ１から構成される。ここで、インダクタＬの一端は電源Ｅのプラス側に接続され、他端はスイッチＳＷ０およびＳＷ１に接続される。また、スイッチＳＷ０の一端は、グランドに接地されている。スイッチＳＷ１は、容量Ｃ１と抵抗Ｒ１の一端に接続され、第１の出力電圧Ｖｏ１を得る第１の電源を構成する。容量Ｃ１と抵抗Ｒ２の他端は、それぞれグランドに接地されている。また、容量Ｃ１の両端は、電子機器等の負荷Ｒ１に接続される。

次に、第２のチャネルは、入力電圧Ｖｉｎを入力する電源ＥとインダクタＬとスイッチＳＷ０及びＳＷ２と容量Ｃ２から構成される。ここで、インダクタＬの一端は電源Ｅのプラス側に接続され、他端はスイッチＳＷ０およびＳＷ２に接続される。また、スイッチＳＷ０の一端は、グランドに接地されている。スイッチＳＷ２は、容量Ｃ２と抵抗Ｒ２の一端に接続され、第２の出力電圧Ｖｏ２を得る第２の電源を構成する。容量Ｃ２と抵抗Ｒ２の他端は、それぞれグランドに接地されている。また、容量Ｃ２の両端は、電子機器等の負荷Ｒ２に接続される。

次に、図４（ａ）に示した単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１の動作を説明する。このときのインダクタＬに流れる充電電流Ｉ_Lの波形を図４（ｂ）に例示する。例示した波形は、スイッチＳＷ０〜ＳＷ２をＰＷＭ信号によりスイッチング動作を行ったときの波形であり、安定した定常状態における波形である。

単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１は、２つの出力電圧Ｖｏ１、Ｖｏ２を得るために、容量Ｃ１、Ｃ２に電荷を充電する上記スイッチングサイクルを２つ設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つのサイクルのうち、１つ目のサイクル（第１のスイッチングサイクル）では、第１の電源として第１の出力電圧Ｖｏ１を得るための昇圧動作を行い、２つのサイクルのうち２つ目のサイクル（第２のスイッチングサイクル）では、第２の電源として第２の出力電圧Ｖｏ２を得るための昇圧動作を行う。第１のスイッチングサイクル及び第２のスイッチングサイクルの時間は、それぞれ鋸歯状波の一の周期の時間と等しく、均等に交互に制御される。

まず、第１のスイッチングサイクルにおいて、スイッチＳＷ２はオフし、スイッチＳＷ０、ＳＷ１のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ１がオフして、インダクタＬに充電電流が充電される（１ｕｐ：図４（ｂ）のＶｏ１期間の上り傾斜部）。次に、スイッチＳＷ０がオフし、スイッチＳＷ１がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１は充電される（１ｄｏｗｎ：図４（ｂ）のＶｏ１期間の下り傾斜部）。そして、第１の出力電圧Ｖｏ１が得られる。このとき、１周期に対する上り傾斜部の時間の比率を時比率（デューティ）と呼び、デューティは、入力電圧Ｖｉｎと出力電圧Ｖｏ１との比率により決定される。

次に、第２のスイッチングサイクルにおいて、スイッチＳＷ１はオフし、スイッチＳＷ０、ＳＷ２のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ２がオフして、インダクタＬに充電電流が充電される（２ｕｐ：図４（ｂ）のＶｏ２期間の上り傾斜部）。次にスイッチＳＷ０がオフし、スイッチＳＷ２がオンして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、容量Ｃ２は充電される（２ｄｏｗｎ：図４（ｂ）のＶｏ２期間の下り傾斜部）。そして第２の出力電圧Ｖｏ２が得られる。このような回路によってインダクタを時分割して交互に利用することで、２つの出力電圧を得ることができる。この場合もデューティは、入力電圧Ｖｉｎと出力電圧Ｖｏ２の比率により決定される。

図５は、ＰＷＭ制御方式の多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションの影響を説明するための図である。多出力電源において、片方の電源の出力で負荷電流が変動した場合、他方の電源の出力電圧に変動（リプル）が現れる現象をクロスレギュレーションという。第１の出力電圧Ｖｏ１側の負荷が重負荷になり、第２の出力電圧Ｖｏ２が定常状態のときのクロスレギュレーションの様子を図５に示す。

つまり、複数の出力を取り出す場合、ある出力が他の出力に与える影響である。図４（ａ）に示す２出力ＤＣ／ＤＣコンバータの場合、片方の出力で負荷変動が生じると、スイッチに与えるＰＷＭ信号のパルス幅が変動する。例えば、第１の出力電圧側の負荷が重負荷になったとき、第１のスイッチングサイクルにおいて、スイッチＳＷ０、ＳＷ１に与えられるＰＷＭ信号のパルス幅は大きくなる。すなわち、インダクタに充電される充電電流Ｉ_Lは大きくなる。そして、充電電流Ｉ_Lが容量Ｃ１にすべて放電される前に、第２のスイッチングサイクルに移行するため、第２のスイッチングサイクルにおいて、放電されなかった充電電流Ｉ_Lが容量Ｃ２に一部充電され、第２の出力Ｖｏ２に変動が生じるという問題がある。

ＰＷＭ制御の場合、第１の出力において負荷変動が生じ、第２の出力が定常状態のとき、１つのスイッチングサイクルにおいて一方の電源しか制御できないため、チャネルの出力電圧が安定するまでに多くの時間を必要とし、出力リプルが大きくなる。つまり、第１のスイッチングサイクルと第２のスイッチングサイクルとが交互にしかこないため、パルス幅を調整して出力誤差電圧を小さくするのに、次の第１のスイッチングサイクルまで待たなければならならず、出力電圧リプルは大きくなり、ひいてはクロスレギュレーションの影響が大きくなる。一方で、出力電圧誤差が大きなチャネルの出力電圧のみを優先的に制御できれば、出力電圧リプルを短時間で小さくすることができることがわかる。

以下、図面を参照して本発明の実施例について説明する。

図６は、本発明に係る単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図である。

本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路（デュアル昇圧コンバータ）１３０と、第１の出力電圧Ｖｏ１及び第１の基準電圧Ｖｒｅｆ１を入力する第１のエラーアンプ（誤差増幅器）１３１と、この第１のエラーアンプ１３１及び鋸歯状波発生回路１３６に接続された第１のコンパレータ（比較器）１３３と、第２の出力電圧Ｖｏ２及び第２の基準電圧Ｖｒｅｆ２を入力する第２のエラーアンプ（誤差増幅器）１３２と、この第２のエラーアンプ１３２及び鋸歯状波発生回路１３６に接続された第２のコンパレータ（比較器）１３４と、この第１のコンパレータ１３３及び第２のコンパレータ１３４に接続された第３のコンパレータ１３５（比較器）と、第１のコンパレータ１３３の出力、第２のコンパレータの出力１３４及び第３のコンパレータ１３５の出力とを入力するセレクタ１３７と、第３のコンパレータ１３５の出力及びセレクタ１３７の出力を入力するスイッチ制御回路１３８から構成されている。なお、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０については、図４（ａ）に示した単一インダクタ２出力ＤＣ／ＤＣ変換回路１２１と等しい。

つまり、本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を備ており、２電源の誤差アンプの出力の比較により、ＰＷＭクロック周期毎（スイッチングサイクル毎）に制御対象となる電源を決定し、スイッチング素子を切り替え制御する。このスイッチング電源回路は２つのチャネルを有し、第１のチャネルからは第１の出力電圧Ｖｏ１が得られ、第１の電源を構成する。また、第２のチャネルからは第２の出力電圧Ｖｏ２が得られ、第２の電源を構成する。また、本発明のスイッチング電源回路は、第３のコンパレータ１３５とセレクタ１３７とスイッチ制御回路１３８とで単一インダクタ差出力ＤＣ／ＤＣ変換回路１３０を各チャネルにおける出力信号との所望の値との誤差が最も大きいチャネルを選択し、その選択したチャネルをスイッチング制御する制御回路を構成する。

入力電圧が単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０に入力されると、その出力電圧が、第１及び第２のエラーアンプ１３１、１３２と第１及び第２のコンパレータ１３３、１３４と第３のコンパレータ１３５とセレクタ１３７とスイッチ制御回路１３８とを介して制御され、単一インダクタ２出力ＤＣ／ＤＣ変換回路１３０からの出力電圧を得る。

図６に示した本発明のスイッチング電源回路の動作を以下に説明する。

本発明のスイッチング電源回路は、２つの出力電圧Ｖｏ１、Ｖｏ２を得るために、容量Ｃ１、Ｃ２に電荷を充電するためのスイッチングサイクルを設けて、インダクタを時分割して利用することで、充電制御を行う。すなわち、２つのスイッチングサイクルのうち第１のスイッチングサイクルでは、第１の電源として第１の出力電圧Ｖｏ１を得るための昇圧動作を行い、２つのスイッチングサイクルのうち第２のスイッチングサイクルでは、第２の電源として第２の出力電圧Ｖｏ２を得るための昇圧動作を行う。

まず、第１のスイッチングサイクルにおいて、スイッチＳＷ２はオフし、スイッチＳＷ０、ＳＷ１のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ１がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ１がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１はわずかに充電される。そして、インダクタＬの充放電の動作を１つのスイッチングサイクルの間、繰り返すことで、第１の出力電圧Ｖｏ１が得られる。つまり、１つのスイッチングサイクルの間、１個ずつのパルスがスイッチＳＷ０、ＳＷ１に入力されて、昇圧動作が行われる。

第１の出力電圧Ｖｏ１は、第１のエラーアンプ１３１によって基準電源電圧Ｖｒｅｆ１と比較され、第１の出力誤差電圧ΔＶｏ１が出力される。基準電圧電源Ｖｒｅｆ１は、所望の第１の出力電圧に対応した電圧である。鋸歯状波発生回路１３６は、所定の周期で電圧が始点から終点に向かって線形に増加し、終点と次の周期の始点とが直線で結ばれる鋸歯状波電圧Ｖｔを出力する。第１のコンパレータ１３３は第１の出力用誤差電圧ΔＶｏ１と鋸歯状波電圧Ｖｔとを比較してＰＷＭ信号ＰＷＭ１を出力する。なお、スイッチングサイクルの周期は、鋸歯状波電圧Ｖｔの周期と等しい。

次に、第２のスイッチングサイクルにおいて、スイッチＳＷ１はオフし、スイッチＳＷ０、ＳＷ２のオンオフで昇圧動作を行う。最初にスイッチＳＷ０がオンし、スイッチＳＷ２がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳＷ０がオフし、スイッチＳＷ２がオンして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、容量Ｃ２は充電される。そして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、第２の出力電圧Ｖｏ２が得られる。

第２の出力電圧Ｖｏ２は、第２のエラーアンプ１３２によって基準電源電圧Ｖｒｅｆ２と比較され、第２の出力誤差電圧ΔＶｏ２が出力される。基準電源電圧Ｖｒｅｆ２は、所望の第２の出力電圧に対応した電圧である。第２のコンパレータ１３４は第２の出力用誤差電圧ΔＶｏ２と鋸歯状波電圧Ｖｔとを比較してＰＷＭ信号ＰＷＭ２を出力する。

ここで、制御対象となる電源は、第１の出力誤差電圧ΔＶｏ１と、第２の出力誤差電圧ΔＶｏ２とを比較して、出力誤差電圧ΔＶｏの大きい方の電源に決定される。この比較は第３のコンパレータ１３５によって行われる。第３のコンパレータ１３５は、第１の出力誤差電圧ΔＶｏ１と、第２の出力誤差電圧ΔＶｏ２とを比較して、出力誤差電圧ΔＶｏの大きい方の電源を選択する旨の選択信号ＳＥＬを、セレクタ１３７及びスイッチ制御回路１３８に送信する。例えば、１つのスイッチングサイクルの開始時にΔＶｏ１とΔＶｏ２を比較して、そのクロック周期の制御対象をΔＶｏ１とΔＶｏ２のどちらか大きい方の電源に決定する。今クロックの開始時にΔＶｏ１がΔＶｏ２より大きい場合、第１の電源を制御対象に決定し、その制御周期ではセレクタ１３７は第１のコンパレータの出力であるＰＷＭ１を適用して、インダクタのスイッチＳＷ０とＳＷ１をＯＮ／ＯＦＦ制御して、出力コンデンサＣ１に電荷を供給して出力電圧Ｖｏ１を補正制御する。その結果によりΔＶｏ１はわずかに変化し、次のクロックの開始時に再度ΔＶｏ１とΔＶｏ２を比較して新たな制御対象を決定する。この結果、ΔＶｏ２の方が大きくなった場合、今度は第２のコンパレータ１３４の出力であるＰＷＭ２を適用して、インダクタＬのスイッチＳＷ０とスイッチＳＷ２をＯＮ／ＯＦＦ制御駆動して、出力コンデンサＣ２に電荷を供給し出力電圧Ｖｏ２を制御駆動する。以降、この動作を繰返す。

以上の結果、逐次ΔＶｏ１とΔＶｏ２を比較して、適切な電源のスイッチを制御することにより、２つの異なる出力電圧は正確に制御出力される。この場合、２つの出力電圧や負荷電流に依存することなく制御される。

負荷変動が生じるとクロスレギュレーションが生じやすくなり、そのため電圧が不安定になり出力電圧誤差が大きくなる。出力電圧誤差が大きいほうの電源を優先的に選択せず、各電源を交互に補正制御している場合（第１及び第２のスイッチングサイクルが交互に繰り返される場合）、１つの制御期間（スイッチングサイクル）が終了すると次の制御期間（スイッチングサイクル）は、他の電源の制御期間であり、制御できる頻度は半分になるため出力電圧を続けて補正制御できないことになる。ここで、出力電圧誤差が大きい方の電源を優先的に制御対象とすることにより、制御対象となった電源は、誤差を縮小する方向に制御され、誤差が大きいほうの電源を安定化させる。そのため、各電源を一定の期間交互に制御するような場合よりも、負荷電流に変動があった場合、出力電圧が安定するまでの時間を早くすること、つまり負荷応答特性を高速化することができるため、出力電源リプルを小さくし、ひいてはクロスレギュレーションの影響をすばやく減少することができる。すなわち、出力電圧リプルの発生時間（出力電圧と所望の電圧との誤差が大きくなっている時間）を短くすることにより、１つのチャネルへ流すべき充電電流が他のチャネルに漏れる量を少なくしてクロスレギュレーションを低減できる。

図７（ａ）乃至（ｃ）は、図６におけるスイッチ制御回路の具体的な回路構成図で、図７（ａ）は、セレクタ１３７の選択信号ＳＥＬ及び第３のコンパレータ１３５の出力により選択されたＰＷＭ１又はＰＷＭ２の出力を受けて各スイッチを操作する概念図、図７（ｂ）は、スイッチ制御回路の回路構成図、図７（ｃ）は、真理値表を示している。

スイッチ制御回路は、セレクタ１３７の出力信号Ｍ０１、選択信号ＳＥＬを入力し、スイッチＳＷ０〜ＳＷ２にＰＷＭ信号を出力する。選択信号ＳＥＬは、第１のスイッチングサイクル、第２のスイッチングサイクルを決める信号である。第１のスイッチングサイクルは、選択信号ＳＥＬの論理値が０（ローレベル）のときで、第２のスイッチングサイクルは、論理値が１（ハイレベル）のときである。

選択信号ＳＥＬが０のとき、第１のコンパレータ１３３からの出力ＰＷＭ１が出力信号Ｍ０１として選択され、スイッチＳＷ０には、Ｍ０１が出力され、スイッチＳＷ１には、出力信号Ｍ０１を反転した信号が出力され、スイッチＳＷ２には、０が出力される。

選択信号ＳＥＬが１のとき、第２のコンパレータ１３４からの出力ＰＷＭ２が出力信号Ｍ０１として選択され、スイッチＳＷ０には、Ｍ０１が出力され、スイッチＳＷ１には、０が出力され、スイッチＳＷ２には、出力信号Ｍ０１を反転した信号が出力される。

このように、ＳＷ１とＳＷ２とが同時にオンすることなく、第１のコンパレータ１３３
からの出力ＰＷＭ１及び第２のコンパレータ１３４からの出力ＰＷＭ２とを時分割して、スイッチＳＷ０〜ＳＷ２に与えることができる。なお、スイッチＳＷ０〜ＳＷ２は０が入力されたときにオフし、１が入力されたときにオンするスイッチである。

このように、選択信号ＳＥＬにより、Ｖｏ１とＶｏ２の制御を選択する。

図８は、図７（ｂ）に示したスイッチ制御回路を介して得られた本発明のスイッチング電源回路の負荷電流変化と制御比率ＣＤ（ＣｏｎｔｒｏｌＤｕｔｙ）の変化の出力シミュレーション結果を示す図であり、（ａ）は、第１の電源が重負荷で安定していた状態から、第１の電源の負荷電流を下げた場合の制御信号の出力シミュレーション結果を示し、（ｂ）は、（ａ）の状態の後、第１の電源の負荷電流を上げた場合の制御信号の出力シミュレーション結果を示す図である。

ここで、負荷電流Ｉｏの大きい方が制御比率が高くなる。ＳＥＬ信号がＬ（ローレベル：論理値０）のときに出力電圧Ｖｏ１を制御し、Ｈ（ハイレベル：論理値１）のときに出力電圧Ｖｏ２を制御する。

第１の電源が重負荷で安定していた状態から、第１の電源の負荷電流Ｉｏ１を下げる場合、第１の電源の負荷電流Ｉｏ１を下げる前の定常特性の状態では、ＳＥＬ信号Ｈのパルスが１スイッチングサイクル分に対して、Ｌのパルスが３スイッチングサイクル分となっていることから、第２の電源の制御が１スイッチングサイクル分行われた後に第１の電源の制御が３スイッチングサイクル分繰り返され、第１の電源の制御比率が高い、つまり第１の電源の負荷電流Ｉｏ１が大きい状態で安定している。その後、負荷変動が生じ、第１の電源の負荷電流Ｉｏ１が下がり、第２の電源の負荷電流Ｉｏ２と同じ値になると、過渡応答の状態に移り、第１の電源と第２の電源との負荷電流の差がなくなるため、ＨのパルスとＬのパルスが、１スイッチングサイクル分ごとにほぼ交互に繰り返される。ここで、第１の電源の負荷電流を下げた直後は、過渡応答状態となりクロスレギュレーションが生じ、ＳＥＬ信号のＨとＬの切り替えがやや不安定な状態となるが、その後、出力誤差電圧が減少すると、ＳＥＬ信号のＨとＬの切り替えが安定し、ＨのパルスとＬのパルスが、ほぼ交互に繰り返されることになる。

その後、第１の電源と電第２の電源の負荷電流Ｉｏ１とＩｏ２が同じ値の状態から、第１の電源の負荷電流Ｉｏ１を上げた場合、再度負荷変動が生じ、第１の電源の負荷電流Ｉｏ１が大きくなると、第１の電源の制御比率を上げなければならないため、ＳＥＬ信号Ｌのパルス数がＨのパルス数よりも多くなる。これにより、重負荷となった第１の電源の誤差を縮小するようにＳＥＬ信号は第１の電源の制御を優先的に行う。ここでも、第１の電源の負荷電流Ｉｏ１を上げた直後は、クロスレギュレーションが生じ、ＳＥＬ信号のＨとＬの切り替えがやや不安定な状態となるが、その後、クロスレギュレーションが減少すると、ＳＥＬ信号のＨとＬの切り替えが安定し、Ｈのパルスが１スイッチングサイクル分に対し、Ｌのパルスが３スイッチングサイクルで繰り返されることになる。

以上は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を用いた場合について説明したが、単一インダクタ多出力ＤＣ／ＤＣ変換回路を用いることも可能である。つまり、単一インダクタ多出力ＤＣ／ＤＣ変換回路として、単一インダクタｎ（ｎは２以上の整数）出力ＤＣ／ＤＣ変換回路を用いる場合には、この単一インダクタｎ出力回路の出力電圧と基準電圧との差分を増幅した誤差電圧をｎ個の比較器に出力するｎ個のエラーアンプと、エラーアンプから出力された誤差電圧と鋸歯状波との比較したＰＷＭ信号をセレクタに出力するｎ個の比較器と、ｎ個の誤差電圧により最大電圧を選択する最大電圧検出回路が必要になる。

１入力直流電源
２１第１の主スイッチ
２２第２の主スイッチ
３１インダクタ
５１第１の整流手段
５２第２の整流手段
６１第１の平滑手段
６２第２の平滑手段
７１第１の負荷
７２第２の負荷
８１制御回路
９０検出回路
９１ＰＷＭ回路
９２論理回路
１０１ＤＣ／ＤＣ変換回路
１０２エラーアンプ
１０３コンパレータ
１０４鋸歯状波発生回路
１０５ＰＷＭ回路
１０６スイッチ制御回路
１１１従来の２出力ＤＣ／ＤＣ変換回路
１１２、１２１、１３０単一インダクタ多出力ＤＣ／ＤＣ変換回路
１３１第１のエラーアンプ
１３２第２のエラーアンプ
１３３第１のコンパレータ
１３４第２のコンパレータ
１３５第３のコンパレータ
１３６鋸歯状波発生回路
１３７セレクタ
１３８スイッチ制御回路
８０１、８０２、８０３、８０４抵抗
８０５、８０６誤差増幅器
８０７基準電圧源
８０８発振回路
８０９、８１０比較器
８１１、８１２ＡＮＤ回路
８１３Ｔフリップフロップ
８１４ＯＲ回路
８１５ＮＯＲ回路

Claims

単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧を制御するスイッチング電源回路において、
入力電圧を複数の出力電圧に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路であって、該単一インダクタ多出力ＤＣ／ＤＣ変換回路は、複数のチャネルを有し、該複数のチャネルの各チャネルからは、インダクタを時分割して、スイッチングを行うことにより、それぞれ１の出力電圧を得る、単一インダクタ多出力ＤＣ／ＤＣ変換回路と、
前記１の出力電圧を得るための前記スイッチングの各スイッチングサイクル毎に、該単一インダクタ多出力ＤＣ／ＤＣ変換回路の各チャネルにおける出力電圧と所望の電圧との誤差が最も大きいチャネルを選択し、該選択したチャネルについてのみ、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧の制御を行う制御回路と
を備えていることを特徴とするスイッチング電源回路。
前記単一インダクタ多出力ＤＣ／ＤＣ変換回路は、
前記各チャネルにおいて前記出力電圧と前記所望の電圧との誤差を出力するエラーアンプを備え、
前記制御回路は、
前記各チャネルにおける前記エラーアンプの出力を比較して、前記各チャネルのうちエラーアンプの出力の大きなチャネルを選択して、該選択したチャネルについてのみ、前記スイッチングを行うことにより出力電圧を得て、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路の各出力電圧の制御を行うこと特徴とする請求項１に記載のスイッチング電源回路。