CN113302827B - 一种多相信号控制电路及方法 - Google Patents

一种多相信号控制电路及方法 Download PDF

Info

Publication number
CN113302827B
CN113302827B CN201980088926.1A CN201980088926A CN113302827B CN 113302827 B CN113302827 B CN 113302827B CN 201980088926 A CN201980088926 A CN 201980088926A CN 113302827 B CN113302827 B CN 113302827B
Authority
CN
China
Prior art keywords
signal
phase
circuit
pulse width
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980088926.1A
Other languages
English (en)
Other versions
CN113302827A (zh
Inventor
陈悦
汪家轲
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202310123631.1A priority Critical patent/CN115996045A/zh
Publication of CN113302827A publication Critical patent/CN113302827A/zh
Application granted granted Critical
Publication of CN113302827B publication Critical patent/CN113302827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请提供一种多相信号控制电路及方法，涉及电子技术领域，用于解决现有技术中在PWM信号的开关周期不稳定时，造成后级功率级电路工作异常的问题。该多相信号控制电路，包括：比较器，用于比较所述三角波信号和反馈控制信号，以输出第一脉宽调制信号，所述反馈控制信号为功率级电路反馈的信号；切相电路，用于接收所述相位切换信号和所述第一脉宽调制信号，以产生第一相位信号和第二相位信号，所述第一相位信号和所述第二相位信号用于控制所述功率级电路生成输出电压信号。

Description

一种多相信号控制电路及方法
技术领域
本申请涉及电子技术领域，尤其涉及一种多相信号控制电路及方法。
背景技术
电压转换器是一种根据电压需求将输入电压转换为输出电压的电路拓扑，通常包括基于电感类型的电压转换器和基于开关电容(switched capacitor，SC)类型的电压转换器。基于开关电容类型的电压转换器，因为其主功率器件为电容，具有功率密度高、响应速度快和高效率等优点，因此在越来越多的场景中被广泛使用。其中，基于开关电容类型的电压转换器是通过电容的充电-放电工作循环来实现的，但由于充电时间的存在会限制电压转换器连续输出的能力和输出纹波，因此，通常采用两相或者多相交替工作来保证输出的稳定性。
如图1所示，现有的基于开关电容类型的电压转换器中，通常是将三角波信号和由实际输出电压与理想输出电压误差决定的反馈控制信号作为比较器的输入来产生控制输出功率的脉宽调制(pulse width modulation，PWM)信号，并通过分频器对该PWM信号进行降频处理；之后，将降频后的信号与该PWM信号经过一个与门处理得到一个多相信号，以及将降频后的信号先经过一个非门，再与该PWM信号一起经过另一个与门处理，得到另一个相位信号。图2为图1对应的信号时序图，以多相信号包括P1信号和P2信号为例进行说明，P1允许工作信号表示PWM信号降频处理后的信号，P2允许工作信号表示P1允许工作信号进行逻辑非运算之后的信号，P1允许工作信号与PWM信号进行逻辑与运算产生P1信号，P2允许工作信号与PWM信号进行逻辑与运算产生P2信号。P1信号和P2信号通过交替充电和放电来保证电压转换器输出的稳定性。
但是，上述利用PWM信号直接降频产生各个相位的允许工作信号的方法，仅适用于PWM信号的开关周期稳定的情况下。当PWM信号的开关周期不稳定时，其经过分频器进行分频后的信号的开关周期也不稳定。因此，通过上述PWM信号和分频后的PWM信号产生的P1信号和P2信号，可能无法满足后级功率级电路正常工作条件，造成功率级电路工作异常，例如锁死或者其他可靠性问题。
发明内容
本申请提供一种多相信号控制电路及方法，用于解决现有技术中在PWM信号的开关周期不稳定时，造成功率级电路工作异常的问题。
第一方面，提供一种多相信号控制电路，其特征在于，包括：信号发生电路，用于产生三角波信号和相位切换信号；比较器，用于比较该三角波信号和反馈控制信号，以输出第一脉宽调制PWM信号，该反馈控制信号为功率级电路反馈的信号；切相电路，用于接收该相位切换信号和第一脉宽调制信号，以产生第一相位信号和第二相位信号，第一相位信号和所述第二相位信号用于控制该功率级电路生成输出电压信号。
上述技术方案中，该多相信号控制电路中的信号发生电路产生的相位切换信号不依赖于第一PWM信号，即该相位切换信号不受第一PWM信号的开关周期变化的影响。因此，当第一PWM信号开关周期不稳定的时候，该相位切换信号依然可以稳定地控制切相电路产生第一相位信号和第二相位信号，该第一相位信号和该第二相位信号能够满足后级功率级电路正常工作条件，从而使得功率级电路能够正常工作，同时也提高了该多相信号控制电路的性能。
在第一方面的一种可能的实现方式中，该信号发生电路包括：信号发生器，用于产生该三角波信号、和与该三角波信号同频的触发信号；分频器，用于对该触发信号进行分频处理，以得到该相位切换信号。可选的，该触发信号的跳变沿的位置与该三角波信号的波峰或波谷的位置对应。上述可能的实现方式，该信号发生电路可以根据不同的频率需求，通过分频器对信号发生器产生的触发信号进行相应的分频处理，从而得到满足该频率需求的相位切换信号，从而提高了产生该相位切换信号的准确性。
在第一方面的一种可能的实现方式中，该多相信号控制电路还包括：锁存器，用于锁存第一脉宽调制信号以产生第二脉宽调制信号，并将第二脉宽调制信号输出至该切相电路。上述可能的实现方式，通过锁存第一脉宽调制信号以产生第二脉宽调制信号，从而能够进一步保证该切相电路产生的多相信号的充放电时间能够满足功率级电路的正常工作条件，进而保证电压转换器的带载能力和输出纹波的稳定性。
在第一方面的一种可能的实现方式中，该切相电路包括：第一与门，用于对该相位切换信号和第二脉宽调制信号进行逻辑与运算，以输出第一相位信号；第一非门，用于对该相位切换信号进行逻辑非运算；第二与门，用于将该逻辑非运算后的信号和第二脉宽调制信号进行逻辑与运算，以输出第二相位信号。上述可能的实现方式提供的切相电路的结构简单有效，从而在一定程度上能够简化该多相信号控制电路的结构。
在第一方面的一种可能的实现方式中，该信号发生器包括：环形振荡器、缓冲器、第一延时电路和积分电路；其中，环形振荡器，用于产生振荡信号；缓冲器，用于对该振荡信号进行缓冲，以输出时钟信号；第一延时电路，用于将该时钟信号延迟第一相位，以输出该触发信号；积分电路，用于对该触发信号进行积分处理，以输出该三角波信号。或者，该信号发生器包括：张弛振荡器和第一延时电路；张弛振荡器，用于产生时钟信号，并根据该时钟信号产生该三角波信号；第一延时电路，用于接收该时钟信号，并将该时钟信号延迟第一相位，以输出该触发信号。上述可能的实现方式，能够提高信号发生器设计的多样性和灵活性，从而进一步提高该多相信号控制电路设计的多样性和灵活性。
在第一方面的一种可能的实现方式中，该信号发生器还用于：产生脉冲保持信号，并将该脉冲保持信号输出至该锁存器的使能端，该脉冲保持信号的高电平脉宽的位置与该触发信号的高电平脉宽的位置对应。上述可能的实现方式，能够在该相位切换信号的升降沿与第一脉宽调制信号的高电平脉宽发生重叠时，保证该切相电路产生的第一相位信号和第二相位信号能够满足功率级电路正常工作的要求。
在第一方面的一种可能的实现方式中，该信号发生器还包括：第二延时电路和D触发器；其中，第二延时电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍；D触发器，用于通过时钟输入端接收该时钟信号，及通过设置端接收该时钟延迟信号，并根据该时钟信号和该时钟延迟信号产生该脉冲保持信号。或者，该信号发生器还包括：第二延时电路和逻辑运算电路；其中，第二延时电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍；逻辑运算电路，用于对该时钟延迟信号进行逻辑非运算，并将运算后的信号和该时钟信号进行逻辑与运算，以产生该脉冲保持信号。上述可能的实现方式，能够进一步提高信号发生器设计的多样性和灵活性，从而进一步提高该多相信号控制电路设计的多样性和灵活性。
在第一方面的一种可能的实现方式中，该脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。上述可能的实现方式中，能够使得该信号发生器根据实际需求灵活地设置该脉冲保持信号的高电平脉宽，从而提高了产生的脉冲保持信号的准确性。
在第一方面的一种可能的实现方式中，该相位切换信号的频率是该三角波信号的N倍，N为大于或等于1的整数；第一相位信号和第二相位信号的逻辑或的结果为第一脉宽调制信号。上述可能的实现方式，能够使得该切换电路产生的第一相位信号和第二相位信号满足功率级电路正常工作的要求，同时提高该多相信号控制电路的性能。
第二方面，提供一种多相信号控制电路，包括：信号发生电路，用于产生三角波信号和相位切换信号，该相位切换信号的频率是该三角波信号的N倍，N为大于或等于1的整数；比较器，用于比较该三角波信号和反馈控制信号，以输出第一脉宽调制PWM信号，该反馈控制信号为功率级电路反馈的信号；切相电路，用于利用该相位切换信号对第一脉宽调制进行切相处理，以得到第一相位信号和第二相位信号，第一相位信号和第二相位信号的逻辑或的结果为第一脉宽调制信号，第一相位信号和第二相位信号用于控制该功率级电路生成输出电压信号。上述技术方案中，该多相信号控制电路中的信号发生电路产生的相位切换信号不依赖于第一PWM信号，即该相位切换信号不受第一PWM信号的开关周期变化的影响。因此，当第一PWM信号开关周期不稳定的时候，该相位切换信号依然可以稳定地控制切相电路产生交替充电和放电的第一相位信号和第二相位信号，该第一相位信号和该第二相位信号能够满足后级功率级电路正常工作条件，从而使得功率级电路能够正常产生稳定的输出电压信号，同时也能够保证电压转换器的带载能力和输出纹波的稳定性。
在第二方面的一种可能的实现方式中，信号发生器，用于产生该三角波信号、和与该三角波信号同频的触发信号；分频器，用于并对该触发信号进行分频处理，以得到该相位切换信号，该触发信号的跳变沿的位置与该三角波信号的波峰或波谷的位置对应。上述可能的实现方式，该信号发生电路可以根据不同的频率需求，通过分频器对信号发生器产生的触发信号进行相应的分频处理，从而得到满足该频率需求的相位切换信号，从而提高了产生该相位切换信号的准确性。
在第二方面的一种可能的实现方式中，该多相信号控制电路还包括：锁存器，用于锁存第一脉宽调制信号，以输出第二脉宽调制信号，并将第二脉宽调制信号输出至切相电路；可选的，信号发生器还用于：产生脉冲保持信号，该脉冲保持信号的高电平脉宽的位置可以与该触发信号的高电平脉宽的位置对应，该脉冲保持信号的高电平脉宽可以大于或等于对应位置上的该触发信号的高电平脉宽；锁存器，具体用于根据该脉冲保持信号锁存第一脉宽调制信号，以输出第二脉宽调制信号。上述可能的实现方式，通过脉冲保持信号锁存第一脉宽调制信号，以输出第二脉宽调制信号，从而能够保证利用第二脉宽调制信号产生的多相信号的充放电时间能够满足功率级电路中对于最小关断时间和最小导通时间的要求，进而保证电压转换器的带载能力和输出纹波的稳定性。
在第二方面的一种可能的实现方式中，该脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。上述可能的实现方式，能够使得该信号发生器根据实际需求灵活地设置该脉冲保持信号的高电平脉宽，从而提高了产生的脉冲保持信号的准确性。
在第二方面的一种可能的实现方式中，切相电路包括：第一与门，用于对该相位切换信号和第二脉宽调制信号进行逻辑与运算，以输出第一相位信号；第一非门，用于对该相位切换信号进行逻辑非运算；第二与门，用于将逻辑非运算后的信号和第二脉宽调制信号进行逻辑与运算，以输出第二相位信号。上述可能的实现方式中，利用该相位切换信号对第二脉宽调制信号进行切相，产生的多相信号的充放电时间能够满足功率级电路中对于最小关断时间和最小导通时间的要求，进而保证电压转换器的带载能力和输出纹波的稳定性。
在第二方面的一种可能的实现方式中，信号发生器包括：环形振荡器、缓冲器、第一延时电路和积分电路；其中，环形振荡器，用于产生振荡信号；缓冲器，用于对该振荡信号进行缓冲，以输出时钟信号；第一延时电路，用于将该时钟信号延迟第一相位，以输出该触发信号；积分电路，用于对该触发信号进行积分处理，以输出该三角波信号。或者，信号发生器包括：张弛振荡器和第一延时电路；张弛振荡器，用于产生时钟信号，并根据该时钟信号产生该三角波信号；第一延时电路，用于接收该时钟信号，并将该时钟信号延迟第一相位，以输出该触发信号。上述可能的实现方式，能够提高信号发生器设计的多样性和灵活性，从而进一步提高该多相信号控制电路设计的多样性和灵活性。
在第二方面的一种可能的实现方式中，信号发生器还包括：第二延时电路和D触发器；其中，第二延时电路，用于将该时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍；D触发器，用于通过时钟输入端接收该时钟信号，及通过设置端接收该时钟延迟信号，并根据该时钟信号和该时钟延迟信号产生该脉冲保持信号。或者，该信号发生器还包括：第二延时电路和逻辑运算电路；其中，第二延时电路，用于将该时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍；该逻辑运算电路，用于对该时钟延迟信号进行逻辑非运算，并将运算后的信号和该时钟信号进行逻辑与运算，以产生该脉冲保持信号。上述可能的实现方式，能够进一步提高信号发生器设计的多样性和灵活性，从而进一步提高该多相信号控制电路设计的多样性和灵活性。
第三方面，提供一种多相信号控制方法，该方法包括：产生三角波信号和相位切换信号，该相位切换方波信号的频率是该三角波信号的N倍，N为大于或等于1的整数；比较该三角波信号和反馈控制信号，以输出第一脉宽调制信号，该反馈控制信号与输出电压信号和预设电压信号之间的误差有关；利用该相位切换信号对第一脉宽调制信号进行切相处理，得到第一相位信号和第二相位信号，第一相位信号和第二相位信号的逻辑或结果为第一脉宽调制信号，第一相位信号和第二相位信号用于生成该输出电压信号。
在第三方面的一种可能的实现方式中，产生三角波信号和相位切换信号，包括：产生该三角波信号、和与该三角波信号同频的触发信号；对该触发信号进行分频处理，以得到该相位切换信号，该触发信号的跳变沿的位置与该三角波信号的波峰或波谷的位置对应。
在第三方面的一种可能的实现方式中，该方法还包括：锁存第一脉宽调制信号，以输出第二脉宽调制信号；相应的，利用该相位切换信号对第一脉宽调制信号进行切相处理，得到第一相位信号和第二相位信号，具体为：利用该相位切换信号对第二脉宽调制信号进行切相处理，得到第一相位信号和第二相位信号。可选的，该方法还包括：产生脉冲保持信号，该脉冲保持信号的高电平脉宽的位置与该触发信号的高电平脉宽的位置对应；相应的，锁存第一脉宽调制信号，以输出第二脉宽调制信号，包括：根据该脉冲保持信号锁存第一脉宽调制信号，以输出第二脉宽调制信号。
在第三方面的一种可能的实现方式中，该脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。
在第三方面的一种可能的实现方式中，利用该相位切换信号对该脉宽调制信号进行切相处理，得到第一相位信号和第二相位信号，包括：对该相位切换信号和第二脉宽调制信号进行逻辑与运算，以输出第一相位信号；对该相位切换信号进行逻辑非运算，并将运算后的信号和第二脉宽调制信号进行逻辑与运算，以输出第二相位信号。
在第三方面的一种可能的实现方式中，产生三角波信号、以及产生与该三角波信号同频的触发信号，包括：产生振荡信号；对该振荡信号进行缓冲，以输出时钟信号；将该时钟信号延迟第一相位，以输出该触发信号；对该触发信号进行积分处理，以输出该三角波信号。
或者，产生三角波信号、以及产生与该三角波信号同频的触发信号，包括：产生时钟信号，并根据该时钟信号产生该三角波信号；将该时钟信号延迟第一相位，以输出该触发信号。
在第三方面的一种可能的实现方式中，产生脉冲保持信号，包括：将时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍；根据该时钟信号和该时钟延迟信号产生该脉冲保持信号。
第四方面，提供一种电压转换器，该电压转换器包括：和功率级电路，以及如第一方面或者第一方面的任一种可能的实现方式所提供的多相信号控制电路；其中，该多相信号控制电路用于根据反馈控制信号产生第一相位信号和第二相位信号，该功率级电路用于根据第一相位信号和第二相位信号生成输出电压信号。
第五方面，提供一种电压转换芯片，该电压转换芯片包括：如第一方面或者第一方面的任一种可能的实现方式所提供的多相信号控制电路。
第六方面，提供一种电压转换芯片，该电压转换芯片包括：功率级电路、以及如第一方面或者第一方面的任一种可能的实现方式所提供的多相信号控制电路；其中，该多相信号控制电路用于根据反馈控制信号产生第一相位信号和第二相位信号，该功率级电路用于根据第一相位信号和第二相位信号生成输出电压信号。
第七方面，提供一种通信设备，该设备可以为终端或者基站，该通信设备包括：处理芯片、以及如第六方面所提供的电压转换芯片，该电压转换芯片用于为该处理芯片供电。
可以理解地，上述提供的任一种多相信号控制方法、电压转换器、电压转换芯片和通信设备等，均可以由上文所提供的对应的多相信号控制电路来实现，因此，其所能达到的有益效果可参考上文所提供的多相信号控制电路中的有益效果，此处不再赘述。
附图说明
图1为现有技术提供的一种多相信号控制电路的结构示意图；
图2为现有技术提供的一种产生多相信号的信号时序图；
图3为本申请实施例提供的一种电压转换器的结构示意图；
图4为本申请实施例提供的一种产生多相信号的信号时序图一；
图5为本申请实施例提供的一种产生多相信号的信号时序图二；
图6为本申请实施例提供的一种多相信号控制电路的结构示意图一；
图7为本申请实施例提供的一种相位切换信号的时序图；
图8为本申请实施例提供的一种多相信号控制电路的结构示意图二；
图9为本申请实施例提供的一种产生多相信号的信号时序图三；
图10为本申请实施例提供的一种产生多相信号的信号时序图四；
图11为本申请实施例提供的一种多相信号控制电路的结构示意图三；
图12为本申请实施例提供的一种产生多相信号的信号时序图五；
图13本申请实施例提供的一种信号发生器的结构示意图一；
图13A为本申请实施例提供的一种信号发生器的结构示意图二；
图13B本申请实施例提供的一种信号发生器的结构示意图三；
图14本申请实施例提供的一种信号发生器的结构示意图四；
图14A为本申请实施例提供的一种信号发生器的结构示意图五；
图14B本申请实施例提供的一种信号发生器的结构示意图六；
图15为本申请实施例提供的一种功率级电路的结构示意图；
图16为本申请实施例提供的一种多相信号控制方法的流程示意图。
具体实施方式
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c或a-b-c，其中a、b和c可以是单个，也可以是多个。字符“/”一般表示前后关联对象是一种“或”的关系。另外，在本申请的实施例中，“第一”、“第二”等字样并不对数量和执行次序进行限定。
需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
图3为本申请实施例提供的一种电压转换器的结构示意图，参见图3，该电压转换器包括多相信号控制电路110和功率级电路120。其中，多相信号控制电路110用于根据功率级电路120反馈的反馈控制信号产生脉宽调制(pulse width modulation，PWM)信号，并基于该PWM信号产生交替充电和放电的多相信号，比如，该多相信号可以是相位不同的两相信号或者三相信号等；功率级电路120用于根据该多相信号来生成稳定的输出电压信号。需要说明的是，功率级电路120根据该多相信号来生成稳定的输出电压信号的具体过程可以参见下文中图13中的相关描述，本申请实施例在此不再赘述。
目前，在基于开关电容(switched capacitor，SC)类型的电压转换器中，通常是通过对脉宽调制(pulse width modulation，PWM)信号进行降频处理，来产生各个相位的允许工作信号；之后，将各个相位的允许工作信号与PWM信号进行逻辑运算来产生交替工作的多相信号。比如，在图2所示的信号时序图中，通过将PWM信号分别与P1允许工作信号和P2允许工作信号进行逻辑与运算，来产生P1信号和P2信号，P1信号和P2信号通过交替充电和放电来保证电压转换器输出的稳定性。但是，该方法仅适用于PWM信号的开关周期稳定，且处于非极端频率的情况。当PWM信号的开关周期不稳定，出现频率过低或者过高的情况时，都无法正常产生各个相位的允许工作信号。
示例性的，如图4所示，当PWM信号的频率过低时，电压转换器因为输出能力不足需要全周期放电，从而会导致PWM信号在图4所示的t01时间段内处于直通锁死状态(即PWM信号一直处于高电平状态，无法实现相位切换)，此时则无法通过降频产生用于相位切换的P1允许工作信号和P2允许工作信号，进而会导致电压转换器工作状态异常。在此情况下，可以利用图4中虚线框所示的时钟重置CLK_RESETN信号与直通锁死的PWM信号(虚线框中表示为PWM_COMP信号)进行逻辑运算，来产生新PWM信号，进而通过新PWM信号来实现相位切换。
示例性的，如图5所示，当PWM信号的频率过高时，会导致长放电周期后出现短充电后放电的情况，比如，在图5所示的t11时间段长放电后、出现在t12时间段短充电后在t3时间段内放电的情况(P1允许工作信号和P2允许工作信号中的高电平为放电、低电平为充电)，此时功率级电路中开关管的寄生电感会在大电流充电状态下突然转换为放电，电流方向突变后会造成功率级电路中开关管上极高的毛刺电压，从而影响电压转换器的可靠性，进而导致电压转换器工作状态异常。在此情况下，可以利用图5中虚线框所示的增加PWM信号中高电平对应的最短脉宽(图5中表示为T1)、以及低电平对应的最短脉宽(图5中表示为T2)的方式来保证电压转换器的可靠性，比如，设置高电平对应的最短脉宽等于最小导通时间minTon、设置低电平对应的最短脉宽等于最小关断时间minToff。最小导通时间和最小关断时间由功率级电路控制充电和放电的响应时间决定，最小导通时间和最小关断时间用于避免功率级电路产生的输出电压信号在电源端与接地端之间出现短路的情况。
但是，在图4所示的方式中，如果CLK_RESETN的频率过高，则容易误触发PWM信号发生翻转，进而影响电压转换器的正常工作，如果CLK_RESETN的频率过低又会降低充电放电的切换频率，从而降低电压转换器的带载能力。在图5所示的方式中，增加PWM信号中高电平对应的最短脉宽会使得最大输出占空比下降，增加PWM信号中低电平对应的最短脉宽会使得最小输出占空比下降，这样会使得输出电压信号更早的开始跳周期，从而会导致电压转换器的带载能力下降，输出纹波增加。
基于此，本申请实施例提供一种多相信号控制电路，能够在PWM信号的开关周期不稳定的情况下，仍能够正常产生各个相位的允许工作信号，进而根据PWM信号和各个相位的允许工作信号产生交替充电和放电的多相信号，从而使得功率级电路能够根据该多相信号产生稳定的输出电压信号，同时也能够保证电压转换器的带载能力和输出纹波的稳定性。
图6为本申请实施例提供的一种多相信号控制电路的结构示意图，该多相信号控制电路包括：信号发生电路201、比较器202和切相电路203。
在本申请实施例中，信号发生电路201，用于产生三角波信号和相位切换信号，该相位切换信号的频率可以是三角波信号的N倍，N为大于或等于1的整数。其中，信号发生电路201可以用于产生一时钟信号，并根据该时钟信号产生该三角波信号和该相位切换信号，该相位切换信号可以是靠近该三角波信号的波峰或者波谷产生的信号，该相位切换信号可以是脉冲信号、方波信号、锯齿波信号、或者是任意特定信号等。比如，以该相位切换信号为方波信号为例，图7中的(a)所示的相位切换信号是靠近该三角波信号的波峰产生的信号，图7中的(b)所示的相位切换信号是靠近该三角波信号的波谷产生的信号。可选的，如图8所示，信号发生电路201包括信号发生器2011和分频器2012；信号发生器2011具体用于产生三角波信号、和与该三角波信号同频(即频率相同)的触发信号(该触发信号可以是脉冲信号、方波信号、锯齿波信号、或者是任意特定信号等)，该触发信号的跳变沿的位置可以与该三角波信号的波峰或者波谷的位置，分频器2012具体用于对该触发信号进行分频处理，以得到该相位切换信号。需要说明的是，信号发生电路201可以仅包括信号发生器2011，此时，该相位切换信号即为该触发信号，且该相位切换信号的频率与该三角波信号的频率相同；当信号发生电路201同时包括信号发生器2011和分频器2012时，该相位切换信号的频率是该三角波信号的频率的整数倍。此外，该信号发生器2011产生的三角波信号的频率可以是稳定的。
比较器202，用于比较该三角波信号和反馈控制信号，以输出第一脉宽调制PWM信号，该反馈控制信号为功率级电路反馈的信号。其中，该反馈控制信号可以是任意波形的信号，且该反馈控制信号可以是功率级电路根据实际输出电压与预设输出电压之间的误差产生的信号，即该反馈控制信号与输出电压信号和预设电压信号之间的误差有关。另外，比较器202具体可以用于接收信号发生电路201产生的三角波信号和功率级电路输出的反馈控制信号，并比较该三角波信号和该反馈控制信号，以输出第一PWM信号。示例性的，比较器202可以在该反馈控制信号大于该三角波信号时输出高电平，在该反馈控制信号小于该三角波信号时输出低电平，从而得到第一PWM信号。
切相电路203，用于利用该相位切换信号对第一PWM信号进行切相处理，得到第一相位信号和第二相位信号，第一相位信号和第二相位信号用于控制功率级电路生成输出电压信号。可选的，切相电路203可以利用该相位切换信号将第一PWM信号的高电平脉宽分割至第一相位信号或第二相位信号中的至少一个(比如，将第一PWM信号的第一个高电平脉宽分割至第一相位信号中，将第二个高电平脉宽分割至第二相位信号中，将第三个高电平脉宽中的一部分分割至第一相位信号、另一部分分割至第二相位信号)；或者，切相电路203可以利用该相位切换信号分割第一PWM信号的低电平脉宽，并将分割得到的两个信号分别通过反相器处理，得到第一相位信号和第二相位信号。其中，第一相位信号和第二相位信号的逻辑或的结果可以为第一PWM信号。
在一种可能的实现方式中，切相电路203可以包括第一个与门2031、非门2032和第二个与门2033；其中，第一个与门2031用于对该相位切换信号和第一PWM信号进行逻辑与运算(即经过与门处理)以得到第一相位信号P1，非门2032用于对该相位切换信号进行逻辑非(即经过非门处理)运算，第二个与门2033用于将逻辑非运算得到的信号与第一PWM信号进行逻辑与运算(即再经过与门处理)以得到第二相位信号P2。
示例性的，该多相信号控制电路中产生的各信号的时序可以如图9所示。其中，STR表示三角波信号，SPH表示相位切换信号，PWM1信号表示比较器202输出的第一PWM信号，P1表示切相电路203输出的第一相位信号，P2表示切相电路203输出的第二相位信号。
在图9示出的时序图中，第一PWM信号中高电平对应的最短脉宽或低电平对应的最短脉宽，均未与相位切换信号SPH的升降沿发生重叠，即利用相位切换信号SPH对第一PWM信号进行切相处理产生的P1信号和P2信号的充放电时间，不会存在小于上述第一PWM信号中高电平对应的最小脉宽或低电平对应的最小脉宽的情况。比如，图9中的minTon表示第一PWM信号中高电平对应的最短脉宽，minToff表示第一PWM信号中低电平对应的最短脉宽，P1信号和P2信号中的放电时间均大于或等于minTon，P1信号和P2信号中的充电时间均大于或等于minToff，这样可以使得功率级电路能够根据P1信号和P2信号产生输出电压信号，同时能够保证电压转换器的带载能力和输出纹波的稳定性。
如图10所示，当第一PWM信号中高电平对应的最短脉宽(图10中表示为minTon)或低电平对应的最短脉宽(图10中表示为minToff)，与相位切换信号的升降沿发生重叠时，即利用相位切换信号SPH对第一PWM信号进行切相处理产生的P1信号和P2信号的充放电时间，会存在小于上述第一PWM信号中高电平对应的最小脉宽或低电平对应的最小脉宽的情况，此时，该多相信号控制电路具体可以通过以下方式产生多相信号。
如图11所示，该多相信号控制电路还可以包括：锁存器204，锁存器204用于锁存第一PWM信号，以输出第二PWM信号。其中，信号发生器2011还用于：产生脉冲保持信号，该脉冲保持信号的高电平脉宽的位置与所述触发信号的高电平脉宽的位置对应(即在同一时间段内，脉冲保持信号的高电平持续时间大于或等于该触发信号的高电平持续时间)，产生该脉冲保持信号的时钟可以与上述产生三角波信号和相位切换信号的时钟同源。相应的，比较器202输出的上述第一PWM信号也可以称为PWM_CMP信号)，锁存器204具体用于根据该脉冲保持信号锁存第一PWM信号，以输出第二PWM信号，比如，锁存器204可用于在第一PWM信号与该脉冲保持信号的上升沿重叠时，保持第一PWM信号的当前状态持续一段时间，持续的这段时间等于该脉冲保持信号的高电平脉宽对应的时间。之后，切相电路203具体可用于利用该相位切换信号对第二PWM信号进行切相处理，以输出第一相位信号和第二相位信号，此时，第一相位信号和第二相位信号的逻辑或的结果可以为第二PWM信号。
可选的，该脉冲保持信号的高电平脉宽可以等于最小导通时间的2倍(即2*minTon)、最小关断时间的2倍(即2*minToff)、或者最小导通时间和最小关断时间中最大值的2倍(即2*max(minTon，minToff))。在一种可能的实现方式中，当该相位切换信号是靠近该三角波信号的谷值产生的信号时，该脉冲保持信号的高电平脉宽可以等于最小关断时间的2倍，当该相位切换信号是靠近该三角波信号的峰值产生的信号时，该脉冲保持信号的高电平脉宽可以等于最小导通时间的2倍。
示例性的，在此情况下，该多相信号控制电路中产生的各信号的时序可以如图12所示。其中，STR表示信号发生电路201产生的三角波信号，SPH表示信号发生电路201产生的相位切换信号，SHOLD表示信号发生电路201产生的脉冲保持信号，SHOLD的高电平脉宽表示为2*max(minTon，minToff)，PWM_CMP表示比较器202输出的第一PWM信号，PWM2信号表示锁存器204输出的第二PWM信号，P1表示切相电路203输出的第一相位信号，P2表示切相电路203输出的第二相位信号。
由图12可以看出，通过脉冲保持信号SHOLD对PWM1信号(即PWM_CMP信号)进行锁存处理，能够使得输出的PWM2信号中高电平对应的最小脉宽或低电平对应的最小脉宽大于或等于脉冲保持信号SHOLD的高电平脉宽，从而在利用相位切换信号SPH对PWM2信号进行切相处理，产生的P1信号和P2信号的充放电时间能够满足功率级电路的最小导通时间和最小关断时间的要求，从而功率级电路能够根据P1信号和P2信号能够产生稳定的输出电压信号，同时能够保证电压转换器的带载能力和输出纹波的稳定性。
进一步的，该多相信号控制电路中的信号发生器2011具体可以包括以下两组不同的结构，具体如下所述。
第一组、如图13所示，信号发生器2011可以包括：环形振荡器11、缓冲器12、第一延迟电路13和积分电路14。其中，环形振荡器11，用于输出振荡信号，该环形振荡器11可以是包括N个非门的N级环形振荡器，该N个非门的输出端和输入端首尾相接，N为大于或等于3的整数。缓冲器12，用于接收该环形振荡器产生的振荡信号，并对该振荡信号进行缓冲，以输出时钟信号，这里对该振荡信号进行缓冲具体可以是指对该振荡信号的波形进行整形。第一延迟电路13，用于接收该时钟信号，并将该时钟信号延迟第一相位，以输出触发信号。积分电路14，用于对该触发信号进行积分处理，以产生三角波信号。
进一步的，参见图13A，信号发生器2011还可以包括：第二延迟电路15和D触发器16。其中，第二延迟电路15，用于将缓冲器12输出的时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍。D触发器16，用于通过时钟输入端(CLK)接收缓冲器12输出的时钟信号，通过设置端(RESET)接收第二延迟电路15输出的时钟延迟信号，并根据该时钟信号和时钟延迟信号产生脉冲保持信号，该脉冲保持信号由D触发器16的Q输出端输出，D触发器16的D输入端置为高电平“1”。
或者，参见图13B，信号发生器2011还可以包括：第二延迟电路15和逻辑运算电路17，逻辑运算电路17包括非门171和与门172。其中，第二延迟电路15，用于将缓冲器12输出的时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍。逻辑运算电路17，用于将第二延迟电路15输出的时钟延迟信号通过非门171进行逻辑非运算，并将运算后的信号和缓冲器12输出的时钟信号通过与门172进行逻辑与运算，以产生脉冲保持信号。
需要说明的是，图13、图13A和图13B中的A可以表示缓冲器12输出的时钟信号，B可以表示第一延迟电路13输出的触发信号，C可以表示第二延迟电路15输出的时钟延迟信号。
第二组，如图14所示，信号发生器2011可以包括：张弛振荡器21和第一延迟电路22。其中，张弛振荡器21用于产生时钟信号，并根据该时钟信号产生三角波信号；第一延迟电路22，用于接收张弛振荡器21输出的时钟信号，并将该时钟信号延迟第一相位，以输出触发信号。具体的，张弛振荡器21可以包括充放电电路211、第一比较器212、第二比较器213和RS触发器214；其中，RS触发器214的Q输出端用于控制充放电电路211的电源端的开关(当Q输出端为高电平时，电源端的开关闭合，电源端通过充电电流对电容进行充电)，RS触发器214的QB输出端用于控制充放电电路的接地端的开关(当QB输出端为低电平时，接地端的开关闭合，接地端通过放电电流对电容进行放电)；充放电电路211的输出端分别与第一比较器212的一个输入端和第二比较器213的一个输入端连接，第一比较器212的另一输入端用于接收高参考电压，第二比较器213的另一输入端用于接收低参考电压，第一比较器212的输出端与RS触发器214的R输入端连接(第一比较器212通过比较高参考电路和充放电电路211的输出电压来控制R输入端为高电平或低电平)，第二比较器213的输出端与RS触发器214的S输入端连接(第二比较器213通过比较低参考电路和充放电电路211的输出电压来控制S输入端为高电平或低电平)。
进一步的，参见图14A，信号发生器2011还可以包括：第二延迟电路23和D触发器24。其中，第二延迟电路23，用于将张弛振荡器21输出的时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍。D触发器24，用于通过时钟输入端(CLK)接收张弛振荡器21输出的时钟信号，通过设置端(RESET)接收第二延迟电路23输出的时钟延迟信号，并根据该时钟信号和时钟延迟信号产生脉冲保持信号，该脉冲保持信号由D触发器24的Q输出端输出，D触发器24的D输入端置为高电平“1”。
或者，参见图14B，信号发生器2011还可以包括：第二延迟电路23和逻辑运算电路25，逻辑运算电路25包括非门251和与门252。其中，第二延迟电路23，用于将张弛振荡器21输出的时钟信号延迟第二相位，以输出时钟延迟信号，第二相位等于第一相位的两倍。逻辑运算电路25，用于对第二延迟电路23输出的时钟延迟信号通过非门251进行逻辑非运算，并将运算后的信号和张弛振荡器21输出的时钟信号通过与门252进行逻辑与运算，以产生脉冲保持信号。
需要说明的是，在图14、图14A和图14B中，A可以表示张弛振荡器21输出的时钟信号，B可以表示第一延迟电路22输出的触发信号，C可以表示第二延迟电路23输出的时钟延迟信号。
进一步的，如图15所示，为本申请实施例提供的一种功率级电路的结构示意图，参见图15，该功率级电路包括：第一信号控制电路、第二信号控制电路、以及位于与第一信号控制信号与第二信号控制电路之间的电压输出电路。
其中，第一信号控制电路可以包括：第一电容C1、受第一相位信号P1控制的两个开关(图15中表示为SW11和SW12)，以及受第一相位信号的反信号
Figure GPA0000307702070000141
控制的两个开关(图15中表示为SW13和SW14)。第一信号控制电路具有可用于接收第一相位信号P1，并根据第一相位信号P1和第一相位信号的反信号
Figure GPA0000307702070000142
控制第一信号控制电路中的多个开关(即SW11至SW14)。
类似的，第二信号控制电路可以包括：第二电容C2、受第二相位信号P2控制的两个开关(图15中表示为SW21和SW22)，以及受第二相位信号的反信号
Figure GPA0000307702070000146
控制的两个开关(图15中表示为SW23和SW24)。第二信号控制电路具有可用于接收第二相位信号P2，并根据第二相位信号P2和第二相位信号的反信号
Figure GPA0000307702070000145
控制第二信号控制电路中的多个开关(即SW21至SW24)。
电压输出电路可以包括：电感L、第三电容C3、以及受N信号控制的开关(图15中表示为SW0)，N信号为PWM信号的反信号。其中，电感L的一端和开关SW0的一端与第一控制电路和第二控制电路的耦合端LX连接，开关SW0的另一端与接地端端耦合，电感L的另一端与第三电容C3的一端耦合作为电压输出端，第三电容C3的另一端与接地端耦合。
具体的，在第一信号控制电路中，当第一相位信号P1为低电平、第一相位信号的反信号
Figure GPA0000307702070000143
为高电平时，SW11和SW12均打开，SW13和SW14均闭合，第一电容C1的两端分别为电源和地(GND)，从而电源对第一电容C1进行充电；在第一相位信号P1为高电平、第一相位信号的反信号
Figure GPA0000307702070000144
为低电平时，SW11和SW12均闭合，SW13和SW14均打开，第一电容C1的两端分别为电源和电感L的LX端，此时，根据电容电荷不变原理，第一电容C1下级板接电源后上极板所连接的LX端的电压为2倍的电源电压。第二信号控制电路的工作原理与第一信号控制电路的工作原理类似，本申请实施例在此不再赘述。
由于第一相位信号P1和第二相位信号P2是PWM信号切相得到的，因此，在PWM信号为高电平时，第一相位信号P1和第二相位信号P2中总会有一个信号为高电平，从而第一相位信号P1和第二相位信号P2通过逻辑交替工作能够保证LX端的电压始终为2倍的电源端电压。当PWM信号为低电平时，PWM信号的反信号N为高电平，此时LX端节点，电感L处于放电状态。
基于上文所示，本申请实施例还提供一种电压转换器，该电压转换器的结构可以参见上述图3所示，该电压转换器可以包括：如图6、图8或图11所示的多相信号控制电路，以及如图15所示的功率级电路；其中，该多相信号控制电路，可用于根据该功率级电路反馈的反馈控制信号产生第一相位信号和第二相位信号；该功率级电路，可用于根据第一相位信号和第二相位信号生成输出电压信号。其中，关于该多相信号控制电路和该功率级电路的具体描述可以参见上文所示，本申请实施例在此不再赘述。
在另一种可能的实施例中，本申请还提供一种电压转换芯片，该电压转换芯片的结构可以参见上述图3所示，该电压转换芯片可以包括：如图6、图8或图11所示的多相信号控制电路。进一步的，该电压转换芯片还可以包括：功率级电路，该功率级电路的结构可以如图15所示。
在另一种可能的实施例中，本申请还提供一种通信设备，该设备可以为终端或者基站，该设备可以包括：处理芯片、以及上文所提供的电压转换芯片，该电压转换芯片用于为该处理芯片供电。
图16为本申请实施例提供的一种多相信号控制方法，该方法包括以下步骤：S301-S303。
S301：产生三角波信号和相位切换信号。
其中，产生三角波信号和相位切换信号，具体可以为：产生三角波信号、以及根据该三角波信号产生触发信号；对该触发信号进行分频处理，以得到该相位切换信号，该触发信号的跳变沿的位置与该三角波信号的波峰或波谷的位置对应，该相位切换方波信号的频率是该三角波信号的N倍，N为大于或等于1的整数。
S302：比较该三角波信号和反馈控制信号，以输出第一脉宽调制信号，该反馈控制信号与输出电压信号和预设电压信号之间的误差有关。
S303：根据该相位切换信号和第一脉宽调制信号，产生第一相位信号和第二相位信号。其中，第一相位信号和第二相位信号的逻辑或的结果为该第一脉宽调制信号，第一相位信号和第二相位信号用于生成该输出电压信号。
进一步的，该方法还包括：锁存第一脉宽调制信号以产生第二脉宽调制信号；相应的，根据该相位切换信号和第一脉宽调制信号，产生第一相位信号和第二相位信号，具体为：根据该相位切换信号和第二脉宽调制信号，产生第一相位信号和第二相位信号。在一种可能的实现方式中，该方法还包括：产生脉冲保持信号，该脉冲保持信号的高电平脉宽的位置可以与该触发信号的高电平脉宽的位置对应；相应的，锁存第一脉宽调制信号以产生第二脉宽调制信号，具体可以为：根据该脉冲保持信号锁存第一脉宽调制信号，以输出第二脉宽调制信号。可选的，该脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。
相应的，S303中根据该相位切换信号和第一脉宽调制信号，产生第一相位信号和第二相位信号，具体为：对该相位切换信号和第二脉宽调制信号进行逻辑与运算，以输出第一相位信号；对该相位切换信号进行逻辑非运算，并将运算后的信号和第二脉宽调制信号进行逻辑与运算，以输出第二相位信号。
在一种可能的实现方式中，产生三角波信号，以及产生与该三角波信号同频的触发信号，具体可以为：产生振荡信号；对该振荡信号进行缓冲，以输出时钟信号；将该时钟信号延迟第一相位，以输出该触发信号；对该触发信号进行积分处理，以输出该三角波信号。
在另一种可能的实现方式中，产生三角波信号，以及产生与该三角波信号同频的触发信号，具体可以为：产生时钟信号，并根据该时钟信号产生该三角波信号；将该时钟信号延迟第一相位，以输出该触发信号。
进一步的，产生脉冲保持信号，具体可以为：将该时钟信号延迟第二相位，以输出时钟延迟信号，该第二相位等于该第一相位的两倍；将该时钟信号和该时钟延迟信号分别输入D触发器的时钟输入端和设置端，以产生该脉冲保持信号。或者，产生脉冲保持信号，具体可以为：将该时钟信号延迟第二相位，以输出时钟延迟信号，该第二相位等于该第一相位的两倍；对该时钟延迟信号进行逻辑非运算，并将运算后的信号和该时钟信号进行逻辑与运算，以产生该脉冲保持信号。
需要说明的是，本申请实施例提供的多相信号控制方法的详细描述，具体可以参见上文多相信号控制电路中的相应描述，本申请实施例在此不再赘述。
在本申请实施例中，产生的相位切换信号不依赖于第一PWM信号，即该相位切换信号不受第一PWM信号的开关周期变化的影响。因此，当第一PWM信号开关周期不稳定的时候，利用该相位切换信号对第一PWM信号进行切相依然可以稳定地产生交替充电和放电的第一相位信号和第二相位信号，该第一相位信号和该第二相位信号可以满足后级功率级电路正常工作条件，从而使得功率级电路能够根据该第一相位信号和该第二相位信号产生稳定的输出电压信号，同时也能够保证电压转换器的带载能力和输出纹波的稳定性。
在本申请所提供的几个实施例中，应该理解到，所揭露的电路和方法，可以通过其它的方式实现。例如，以上所描述的电路实施例仅仅是示意性的，例如，所描述的模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (32)

1.一种多相信号控制电路，其特征在于，包括：
信号发生电路，用于产生三角波信号和相位切换信号；
比较器，用于比较所述三角波信号和反馈控制信号，以输出第一脉宽调制信号，所述反馈控制信号为功率级电路反馈的信号；
切相电路，用于接收所述相位切换信号和所述第一脉宽调制信号，以产生第一相位信号和第二相位信号，所述第一相位信号和所述第二相位信号用于控制所述功率级电路生成输出电压信号；
其中，所述信号发生电路，包括：信号发生器，用于产生所述三角波信号、和与所述三角波信号同频的触发信号；分频器，用于对所述触发信号进行分频处理，以得到所述相位切换信号。
2.根据权利要求1所述的多相信号控制电路，其特征在于，所述多相信号控制电路还包括：
锁存器，用于锁存所述第一脉宽调制信号以产生第二脉宽调制信号，并将所述第二脉宽调制信号输出至所述切相电路。
3.根据权利要求2所述的多相信号控制电路，其特征在于，所述切相电路，包括：
第一与门，用于对所述相位切换信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第一相位信号；
第一非门，用于对所述相位切换信号进行逻辑非运算；
第二与门，用于将所述逻辑非运算后的信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第二相位信号。
4.根据权利要求1所述的多相信号控制电路，其特征在于，所述信号发生器包括：环形振荡器、缓冲器、第一延迟电路和积分电路；其中，
所述环形振荡器，用于产生振荡信号；
所述缓冲器，用于对所述振荡信号进行缓冲，以输出时钟信号；
所述第一延迟电路，用于将所述时钟信号延迟第一相位，以输出所述触发信号；
所述积分电路，用于对所述触发信号进行积分处理，以输出所述三角波信号。
5.根据权利要求1所述的多相信号控制电路，其特征在于，所述信号发生器包括：张弛振荡器和第一延迟电路；
所述张弛振荡器，用于产生时钟信号，并根据所述时钟信号产生所述三角波信号；
所述第一延迟电路，用于接收所述时钟信号，并将所述时钟信号延迟第一相位，以输出所述触发信号。
6.根据权利要求2所述的多相信号控制电路，其特征在于，所述信号发生器，还用于：
产生脉冲保持信号，并将所述脉冲保持信号输出至所述锁存器的使能端，所述脉冲保持信号的高电平脉宽的位置与所述触发信号的高电平脉宽的位置对应。
7.根据权利要求6所述的多相信号控制电路，其特征在于，所述信号发生器还包括：第二延迟电路和D触发器；其中，
所述第二延迟电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，所述第二相位等于所述第一相位的两倍；
所述D触发器，用于通过时钟输入端接收所述时钟信号，及通过设置端接收所述时钟延迟信号，并根据所述时钟信号和所述时钟延迟信号产生所述脉冲保持信号。
8.根据权利要求6所述的多相信号控制电路，其特征在于，所述信号发生器还包括：第二延迟电路和逻辑运算电路；其中，
所述第二延迟电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，所述第二相位等于所述第一相位的两倍；
所述逻辑运算电路，用于对所述时钟延迟信号进行逻辑非运算，并将运算后的信号和所述时钟信号进行逻辑与运算，以产生所述脉冲保持信号。
9.根据权利要求6至8任一项所述的多相信号控制电路，其特征在于，所述脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。
10.根据权利要求1所述的多相信号控制电路，其特征在于：
所述相位切换信号的频率是所述三角波信号的N倍，N为大于或等于1的整数；
所述第一相位信号和所述第二相位信号的逻辑或的结果为所述第一脉宽调制信号。
11.根据权利要求1所述的多相信号控制电路，其特征在于，所述触发信号的跳变沿的位置与所述三角波信号的波峰或波谷的位置对应。
12.一种多相信号控制电路，其特征在于，包括：
信号发生电路，用于产生三角波信号和相位切换信号，所述相位切换信号的频率是所述三角波信号的N倍，N为大于或等于1的整数；
比较器，用于比较所述三角波信号和反馈控制信号，以输出第一脉宽调制信号，所述反馈控制信号为功率级电路反馈的信号；
切相电路，用于利用所述相位切换信号对所述第一脉宽调制信号进行切相处理，以得到第一相位信号和第二相位信号，所述第一相位信号和所述第二相位信号的逻辑或的结果为所述第一脉宽调制信号，所述第一相位信号和所述第二相位信号用于控制所述功率级电路生成输出电压信号；
其中，所述信号发生电路包括：信号发生器，用于产生所述三角波信号、和与所述三角波信号同频的触发信号；分频器，用于对所述触发信号进行分频处理，以得到所述相位切换信号，所述触发信号的跳变沿的位置与所述三角波信号的波峰或波谷的位置对应。
13.根据权利要求12所述的多相信号控制电路，其特征在于，所述多相信号控制电路还包括：
锁存器，用于锁存所述第一脉宽调制信号，以输出第二脉宽调制信号，并将所述第二脉宽调制信号输出至所述切相电路。
14.根据权利要求13所述的多相信号控制电路，其特征在于，所述切相电路，包括：
第一与门，用于对所述相位切换信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第一相位信号；
第一非门，用于对所述相位切换信号进行逻辑非运算；
第二与门，用于将逻辑非运算后的信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第二相位信号。
15.根据权利要求13所述的多相信号控制电路，其特征在于，所述信号发生器包括：环形振荡器、缓冲器、第一延时电路和积分电路；其中，
所述环形振荡器，用于产生振荡信号；
所述缓冲器，用于对所述振荡信号进行缓冲，以输出时钟信号；
所述第一延时电路，用于将所述时钟信号延迟第一相位，以输出所述触发信号；
所述积分电路，用于对所述触发信号进行积分处理，以输出所述三角波信号。
16.根据权利要求12所述的多相信号控制电路，其特征在于，所述信号发生器包括：张弛振荡器和第一延时电路；
所述张弛振荡器，用于产生时钟信号，并根据所述时钟信号产生所述三角波信号；
所述第一延时电路，用于接收所述时钟信号，并将所述时钟信号延迟第一相位，以输出所述触发信号。
17.根据权利要求13所述的多相信号控制电路，其特征在于，所述信号发生器还用于：
产生脉冲保持信号，并将所述脉冲保持信号输出至所述锁存器的使能端，所述脉冲保持信号的高电平脉宽的位置与所述触发信号的高电平脉宽的位置对应。
18.根据权利要求17所述的多相信号控制电路，其特征在于，所述信号发生器还包括：第二延迟电路和D触发器；其中，
所述第二延迟电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，所述第二相位等于所述第一相位的两倍；
所述D触发器，用于通过时钟输入端接收所述时钟信号，及通过设置端接收所述时钟延迟信号，并根据所述时钟信号和所述时钟延迟信号产生所述脉冲保持信号。
19.根据权利要求17所述的多相信号控制电路，其特征在于，所述信号发生器还包括：第二延迟电路和逻辑运算电路；其中，
所述第二延迟电路，用于将时钟信号延迟第二相位，以输出时钟延迟信号，所述第二相位等于所述第一相位的两倍；
所述逻辑运算电路，用于对所述时钟延迟信号进行逻辑非运算，并将运算后的信号和所述时钟信号进行逻辑与运算，以产生所述脉冲保持信号。
20.根据权利要求17至19任一项所述的多相信号控制电路，其特征在于，所述脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。
21.一种多相信号控制方法，其特征在于，包括：
产生三角波信号和相位切换信号；
比较所述三角波信号和反馈控制信号，以输出第一脉宽调制信号，所述反馈控制信号与输出电压信号和预设电压信号之间的误差有关；
根据所述相位切换信号和所述第一脉宽调制信号，产生第一相位信号和第二相位信号，所述第一相位信号和所述第二相位信号用于生成所述输出电压信号；
其中，所述产生三角波信号和相位切换信号，包括：产生所述三角波信号、和与所述三角波信号同频的触发信号；对所述触发信号进行分频处理，以得到所述相位切换信号。
22.根据权利要求21所述的方法，其特征在于，所述方法还包括：锁存所述第一脉宽调制信号以产生第二脉宽调制信号；
所述根据所述相位切换信号和所述第一脉宽调制信号，产生第一相位信号和第二相位信号，具体为：根据所述相位切换信号和所述第二脉宽调制信号，产生所述第一相位信号和所述第二相位信号。
23.根据权利要求22所述的方法，其特征在于，所述根据所述相位切换信号和所述第二脉宽调制信号，产生所述第一相位信号和所述第二相位信号，包括：
对所述相位切换信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第一相位信号；
对所述相位切换信号进行逻辑非运算，并将所述逻辑非运算后的信号和所述第二脉宽调制信号进行逻辑与运算，以输出所述第二相位信号。
24.根据权利要求21所述的方法，其特征在于，所述产生所述三角波信号、和与所述三角波信号同频的触发信号，包括：
产生振荡信号；
对所述振荡信号进行缓冲，以输出时钟信号；
将所述时钟信号延迟第一相位，以输出所述触发信号；
对所述触发信号进行积分处理，以输出所述三角波信号。
25.根据权利要求21所述的方法，其特征在于，所述产生所述三角波信号、和与所述三角波信号同频的触发信号，包括：
产生时钟信号，并根据所述时钟信号产生所述三角波信号；
将所述时钟信号延迟第一相位，以输出所述触发信号。
26.根据权利要求22所述的方法，其特征在于，所述方法还包括：产生脉冲保持信号，所述脉冲保持信号的高电平脉宽的位置与所述触发信号的高电平脉宽的位置对应；
所述锁存所述第一脉宽调制信号以产生第二脉宽调制信号，具体为：根据所述脉冲保持信号锁存所述第一脉宽调制信号，以产生第二脉宽调制信号。
27.根据权利要求26所述的方法，其特征在于，所述产生脉冲保持信号，包括：
将时钟信号延迟第二相位，以输出时钟延迟信号，所述第二相位等于所述第一相位的两倍；
根据所述时钟信号和所述时钟延迟信号，产生所述脉冲保持信号。
28.根据权利要求26或27所述的方法，其特征在于，所述脉冲保持信号的高电平脉宽等于以下情况中的任一项：最小关断时间的两倍、最小导通时间的两倍、或者最小关断时间和最小导通时间中最大值的两倍。
29.根据权利要求21所述的方法，其特征在于：
所述相位切换信号的频率是所述三角波信号的N倍，N为大于或等于1的整数；
所述第一相位信号和所述第二相位信号的逻辑或的结果为所述第一脉宽调制信号。
30.根据权利要求21所述的方法，其特征在于，所述触发信号的跳变沿的位置与所述三角波信号的波峰或波谷的位置对应。
31.一种电压转换芯片，其特征在于，所述电压转换芯片包括：功率级电路、以及如权利要求1-20任一项所述的多相信号控制电路；其中，
所述多相信号控制电路，用于根据所述功率级电路反馈的反馈控制信号，产生第一相位信号和第二相位信号；
所述功率级电路，用于根据所述第一相位信号和所述第二相位信号生成输出电压信号。
32.一种通信设备，其特征在于，所述设备包括：处理芯片、以及如权利要求31所述的电压转换芯片，所述电压转换芯片用于为所述处理芯片供电。
CN201980088926.1A 2019-04-18 2019-04-18 一种多相信号控制电路及方法 Active CN113302827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310123631.1A CN115996045A (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/083307 WO2020211059A1 (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310123631.1A Division CN115996045A (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法

Publications (2)

Publication Number Publication Date
CN113302827A CN113302827A (zh) 2021-08-24
CN113302827B true CN113302827B (zh) 2023-03-03

Family

ID=72837704

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980088926.1A Active CN113302827B (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法
CN202310123631.1A Pending CN115996045A (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310123631.1A Pending CN115996045A (zh) 2019-04-18 2019-04-18 一种多相信号控制电路及方法

Country Status (4)

Country Link
US (1) US11558042B2 (zh)
EP (1) EP3958453A4 (zh)
CN (2) CN113302827B (zh)
WO (1) WO2020211059A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116667821B (zh) * 2023-08-02 2024-02-23 深圳市夏繁光电科技有限公司 多路不同相位pwm信号产生方法、电路、装置和控制设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841907A (zh) * 2005-03-29 2006-10-04 精拓科技股份有限公司 多相电源转换器
US7342383B1 (en) * 2005-11-07 2008-03-11 National Semiconductor Corporation Apparatus and method for smooth DCM-to-CCM transition in a multi-phase DC-DC converter
CN201118434Y (zh) * 2007-11-09 2008-09-17 华北电力大学 双pwm混合斩波控制电路
TW201216600A (en) * 2010-10-11 2012-04-16 Richtek Technology Corp Multi-phase switching regulator and driver circuit and control method thereof
CN105048808A (zh) * 2015-08-25 2015-11-11 华为技术有限公司 电压转换电路、方法和多相并联电源系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944856A (en) * 1974-11-11 1976-03-16 Hitachi, Ltd. Chopper control system
US6342822B1 (en) * 2000-11-28 2002-01-29 Fairchild Semiconductor Corporation Method and apparatus for implementing improved pulse width modulation
US6903537B2 (en) * 2003-10-22 2005-06-07 Aimtron Technology Corp. Switching DC-to-DC converter with multiple output voltages
US7084613B2 (en) * 2003-11-25 2006-08-01 Intersil Americas Inc. Multiphase DC-DC converter with reduced ripple
JP5152741B2 (ja) * 2007-04-03 2013-02-27 フリースケール セミコンダクター インコーポレイテッド パルス幅変調波出力回路
US7847621B2 (en) * 2007-11-13 2010-12-07 Rohm Co., Ltd. Control circuit and control method for charge pump circuit
JP5214219B2 (ja) * 2007-11-13 2013-06-19 ローム株式会社 チャージポンプ回路ならびにその制御回路
CN101488712B (zh) * 2008-01-15 2011-01-26 天钰科技股份有限公司 电压转换器
JP5319986B2 (ja) * 2008-08-26 2013-10-16 ルネサスエレクトロニクス株式会社 パルス生成装置
WO2010082954A1 (en) * 2009-01-15 2010-07-22 Linear Technology Corporation Pulse-width modulation (pwm) with independently adjustable duty cycle and frequency using two adjustable delays
US8564259B2 (en) * 2010-11-02 2013-10-22 Intersil Americas LLC Clock phase shifter for use with buck-boost converter
TWI426692B (zh) * 2011-01-10 2014-02-11 Richtek Technology Corp 多相切換式電源供應器及其驅動電路與控制方法
TWI456874B (zh) * 2011-04-27 2014-10-11 Realtek Semiconductor Corp 電荷幫浦回授控制裝置及其方法
TWI429182B (zh) * 2011-08-12 2014-03-01 Upi Semiconductor Corp 多相直流對直流電源轉換器
TWI463803B (zh) * 2012-04-19 2014-12-01 Anpec Electronics Corp 責任週期產生器及電源轉換器
CN104617931B (zh) * 2015-02-16 2017-03-08 重庆希诺达通信有限公司 基于直接数字式频率合成器的spwm信号发生电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841907A (zh) * 2005-03-29 2006-10-04 精拓科技股份有限公司 多相电源转换器
US7342383B1 (en) * 2005-11-07 2008-03-11 National Semiconductor Corporation Apparatus and method for smooth DCM-to-CCM transition in a multi-phase DC-DC converter
CN201118434Y (zh) * 2007-11-09 2008-09-17 华北电力大学 双pwm混合斩波控制电路
TW201216600A (en) * 2010-10-11 2012-04-16 Richtek Technology Corp Multi-phase switching regulator and driver circuit and control method thereof
CN105048808A (zh) * 2015-08-25 2015-11-11 华为技术有限公司 电压转换电路、方法和多相并联电源系统

Also Published As

Publication number Publication date
CN113302827A (zh) 2021-08-24
EP3958453A1 (en) 2022-02-23
CN115996045A (zh) 2023-04-21
EP3958453A4 (en) 2022-04-06
WO2020211059A1 (zh) 2020-10-22
US11558042B2 (en) 2023-01-17
US20220038082A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US8358520B2 (en) High efficiency charge-and-add adjustable DC-DC converter
US20130328534A1 (en) Method of controlling a power converting device and related circuit
US7023188B1 (en) Method of forming a multi-phase power supply controller
CN103427602B (zh) 多相开关变换器及其控制器
KR20100133947A (ko) 적응적-이득 스텝-업/다운 스위치드-커패시터 ｄｃ／ｄｃ 컨버터
CN105322794A (zh) 一种直流-直流转换器及其控制器、控制方法
US11469672B2 (en) Interleaved multi-level buck-boost switching power converter with pulse-width modulation
US11063515B2 (en) Power converter
CN101247092A (zh) 用于并联式电源供应器的切换控制器
TWI683520B (zh) 多相dc-dc電源轉換器及其驅動方法
US20230155499A1 (en) Three-level boost converter and control method
CN101399504B (zh) 全数字式软启动电路与应用该电路的电源供电系统
US20100079122A1 (en) System and Method for Adapting Clocking Pulse Widths for DC-to-DC Converters
TWI633756B (zh) 緊湊型占空調變器
CN113302827B (zh) 一种多相信号控制电路及方法
US9383761B2 (en) Apparatus and method for multiphase SMPS interleaving
US10574142B1 (en) DC-DC buck converter
US20140306683A1 (en) Adaptive digital pulse width modulation generator for buck converters
US7816901B2 (en) PWM modulator for scalable converters
EP2082474A1 (en) Microwave transmission line dc/dc converter
CN106533172B (zh) 直流降压型稳压器及其脉冲频率调制控制电路和方法
TWI411210B (zh) 具電荷泵控制之單電感多重輸出直流轉換器
Tsai et al. Interleaving control schemes for critical-mode boost PFC
US12074518B2 (en) Multi-phase switching converter under a phase-added operation and control method thereof
CN110752836B (zh) 信号控制电路及驱动信号产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant