CN101399504B

CN101399504B - 全数字式软启动电路与应用该电路的电源供电系统

Info

Publication number: CN101399504B
Application number: CN2007101619697A
Authority: CN
Inventors: 于文浩
Original assignee: Faraday Technology Corp
Current assignee: Faraday Technology Corp
Priority date: 2007-09-27
Filing date: 2007-09-27
Publication date: 2011-05-11
Anticipated expiration: 2027-09-27
Also published as: CN101399504A

Abstract

一种全数字式软启动电路，应用于电源供电系统中，其包括环形振荡器、脉冲发生器、计数器以及多路转换器。环形振荡器产生相位不对齐但占空比相同且频率相同的时钟信号。脉冲发生器产生占空比不同的脉冲信号。计数器产生多位的计数信号。多路转换器决定是否传导脉冲发生器所产生的脉冲信号，以产生随时间而稳定的输出脉冲。

Description

全数字式软启动电路与应用该电路的电源供电系统

技术领域

本发明有关于一种软启动的电路，且特别是有关于一种能工作在低电压源下的全数字式软启动电路。

背景技术

在需要脉冲宽度调制(PWM)信号的电源供电系统中，因为升降压的关系，需要利用大电感或大电容作能量储存及转换的操作。为使电源供电系统在启动过程中，避免因瞬间大电流伤害元件及内部电路，目前会加入软启动(Soft-start)电路于电源供电系统。

在传统电源供电系统的软启动电路中，会增加一电阻电容回路在所需的输出电压上。图1(a)为一种公知技术的软启动电路的示意图。如图1(a)所示，此公知软启动电路包含：晶体管101与103、电阻102、电容104以及比较器105。

晶体管101的栅极端连接启用信号ENB，源极端连接电压源，漏极端则连接电阻102的第一端。晶体管103的栅极端连接启用信号ENB，源极端连接至接地端，漏极端连接至电阻102的第二端、比较器105的正输入端与电容104的第一端。

电阻102的第一端连接至晶体管101的漏极端，其第二端连接至比较器105的正输入端、晶体管103的漏极端与电容104的第一端。比较器105的正输入端连接电容104的第一端、电阻102的第一端与晶体管103的漏极端，此点亦为节点电压VST。比较器105的负输入端则接收三角信号TRI。电容104的第一端连接至比较器105的正输入端、电阻102的第二端与晶体管103的漏极端，其第二端连接至接地端。

比较器105比较三角信号波TRI与节点电压VST(其由电阻102与电容104所充电)。如图1(b)所示，当三角信号波形TRI小于节点电压VST时，比较器105的输出信号EXT会为高电位；当三角信号波形TRI大于节点电压VST时，比较器105的输出信号EXT会为低电位。随着时间经过，节点电压VST会慢慢爬升，输出信号EXT的占空比也会越大。

为避免在启动过程中，大电流伤害元件电路，电压VST的上升速度必须相对缓慢，电容104的电容值因此必须好几μF。另外，因为需要三角信号波形发生器与比较器105等模拟电路，会导致软启动电路的工作电压必须在1V以上，以确保电路能正常工作。

为此，最好有一种软启动电路，其可改良公知技术需使用到外部电容的缺点。

此外，最好能有一种可全数字化工作且不需使用到外部电容的软启动电路，其可用CMOS(Complementary Metal-Oxide-Semiconductor，互补式金属氧化物半导体)制造工艺来实现。

发明内容

本发明提供一种全数字式软启动电路，可应用于电源供电系统中。此软启动电路不需使用外部电容，并可用CMOS制造工艺来实现。

本发明的范例之一提出一种全数字式软启动电路，包括环形振荡器、脉冲发生器、计数器与多路转换器。环形振荡器产生相位不对齐但占空比相同且频率相同的多个时钟信号。脉冲发生器产生占空比不同的多个脉冲信号。计数器产生多位的计数信号。多路转换器决定是否传导脉冲发生器所产生的脉冲信号，以产生随时间而稳定的输出脉冲。

本发明的另一范例提出一种电源供电系统，包括：全数字式软启动电路，工作于参考电压源下，该全数字式软启动电路用于产生随时间而改变其占空比的输出脉冲，该全数字式软启动电路还响应于一启用信号而工作；电压转换模决；脉冲发生器，工作于输出电压源下，该脉冲发生器用于产生脉冲宽度调制(PWM)信号；以及选择器。当该电源供电系统启动时，该选择器选择将该全数字式软启动电路所产生的该输出脉冲传导至该电压转换模块，该电压转换模块据以产生输出电压源。当该电压转换模块所产生的该输出电压源足够使内部模拟电路(例如：该脉冲发生器)能够正常工作，该选择器选择将该脉冲发生器所产生的该脉冲宽度调制信号传导至该电压转换模块。其中，该全数字式软启动电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一第二脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该第二脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

本发明的又一范例还提出一种电源供电系统，包括：数字控制式电源转换电路，工作于参考电压源下，该数字控制式电源转换电路用于产生随时间而改变其占空比的输出脉冲；电压转换模块，根据该数字控制式电源转换电路所产生的该输出脉冲以产生输出电压源；选择模式信号发生器，用以选择该数字控制式电源转换电路的工作模式；以及缓冲器，耦接于该数字控制式电源转换电路与该电压转换模块之间。其中，该数字控制式电源转换电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号，该计数器至少具有两种工作模式，当该计数器处于其中一种工作模式下时，该脉冲发生器所产生的该多个脉冲信号的占空比渐增；当该计数器处于另一种工作模式下时，该脉冲发生器所产生的该多个脉冲信号的占空比渐减；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

本发明的又一范例还提出一种电源供电系统，包括：全数字式软启动电路，工作于参考电压源下，该全数字式软启动电路用于产生随时间而改变其占空比的输出脉冲；电压转换模块；电压调节器，工作于输出电压源下，产生偏置调制信号；以及启用信号发生器，用以产生控制该全数字式软启动电路的启用信号。当该输出电压源尚未稳定时，根据该全数字式软启动电路所产生的该输出脉冲，该电压转换模块将该参考电压源转换成该输出电压源。当该输出电压源稳定后，该电压转换模块会全开，该电压调节器所产生的该偏置调制信号调节该电压转换模块，该电压转换模块将该参考电压源转换成该输出电压源。其中，该全数字式软启动电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

本发明因采用上述的全数字化结构，因此可改进不需额外增加外部电容与模拟电压源的缺点。并可让电路在CMOS制造工艺下实现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。

附图说明

图1(a)与(b)是公知的一种软启动电路的电路图与其产生的占空比波形图。

图2是表示根据本发明一实施例的电源供电系统的电路方块图。

图3A与图3B表示环形振荡器的结构示意图。

图4表示脉冲发生器的电路图。

图5表示环形振荡器与脉冲发生器所产生的时钟信号与脉冲信号。

图6表示计数器的电路图。

图7表示计数器所产生的N+1位信号波形。

图8表示多路转换器内部的示意图。

图9表示多路转换器所产生的脉冲信号波形。

图10-图12表示本发明的其他实施例。

主要元件符号说明

101、103：晶体管 102：电阻

104：电容 105：比较器

210：电压转换模块 220：选择器

230：软启动电路 241：PWM发生器

242：启用信号发生器 211：电感

212：二极管 213：晶体管

214：电容 215、216：电阻

231：环形振荡器 232：脉冲发生器

233：计数器 234：多路转换器

301-304：晶体管 305：反相器

306、307：延迟单元

311_1-311_2^N：差动信号输出反相器

401_1-401_2^N+1：异或逻辑门

601、603：触发器 602：与门

801_0-801_N：反相器 802_1-802_2^N+1：开关

803：传输门 1000：电源供电系统

1010：电压转换模块 1020：选择器

1030：软启动电路 1040：启用信号发生器

1041：PWM发生器 1042：启用信号发生器

1011：晶体管 1012：电感

1013：二极管 1014：电容

1015、1016：电阻 1031：计数器

1032：多路转换器 1033：脉冲发生器

1034：环形振荡器 1100：电源供电系统

1110：电压转换模块 1120：软启动电路

1140：启用发生器 1130：电压调节器

1111、1112：晶体管 1113、1114：电阻

1115：电容 1121：计数器

1122：多路转换器 1123：脉冲发生器

1124：环形振荡器 1200：电源供电系统

1210：电压转换模块 1220：缓冲器

1230：数字控制式电源转换电路

1240：选择模式信号发生器

1211：电感 1212：二极管

1213：晶体管 1214：电容

1215、1216：电阻 1231：环形振荡器

1232：脉冲发生器 1233：多路转换器

1234：计数器 1245：异或门

1241、1242、1244：比较器

1243：取样保持电路

具体实施方式

为了使本发明的内容更为明了，以下特举实施例作为本发明确实能够据以实施的范例。

在本发明实施例中，为改良公知电源供电系统中，额外增加外部电容与工作电压必须在1V以上的缺点，故利用全数字化模块来达成软启动电路的功效。

请参考图2，其表示根据本发明较佳实施例的电源供电系统的电路方块图。此电源供电系统包括：电压转换模块210、选择器220、软启动电路230、PWM发生器241以及启用信号发生器242。

当电源供电系统启动时，选择器220会选择将软启动电路230所产生的输出脉冲传导至电压转换模块210，由电压转换模块210据以产生输出电压源VDD2(不过，此时的输出电压源VDD2尚未稳定)。当电压转换模块210所产生的输出电压源VDD2趋向稳定时，选择器220会选择由PWM发生器241所产生的脉冲宽度调制信号传导至电压转换模块210，以使电压转换模块210提供稳定的输出电压源VDD2。

如图2所示，电压转换模块210包括：电感211、二极管212、晶体管213、电容214与电阻215及216。电感211的第一端连接电压源VDD1，其第二端连接二极管212的阳极与晶体管213的漏极端。二极管212的阳极连接至电感211的第二端以及晶体管213的漏极端，其阴极耦接至输出电压源VDD2、电容214的第一端与电阻215的第一端。晶体管213的栅极端则连接到选择器220的输出端，漏极端连接至电感211的第二端与二极管212的阳极端，源极端则耦接至接地端。电容214的第一端连接至二极管212的阴极端、电阻215的第一端及输出电压源VDD2，其第二端则耦接至接地端。电阻215的第一端连接至电容214的第一端、二极管212的阴极及输出电压源VDD2，其第二端则连接至电阻216的第一端。电阻216的第一端连接至电阻215的第二端，其第二端则连接至接地端。

在电压转换模块210中，电阻215与216可当成分压器。分压后的节点电压N1则耦接至启用信号发生器242的负输入端与PWM发生器241的一输入端。启用信号发生器242的正输入端则输入一参考电压VREF，其输出端产生启用信号EN。启用信号EN会传送至软启动电路230的环形振荡器231。启用信号EN可用于控制软启动电路230是否处于正常工作状态或关断状态。

电压转换模块210所产生的输出电压源VDD2会当成PWM发生器241及启用信号发生器242的工作电压源。PWM发生器241所产生的脉冲宽度调制信号会传给选择器220。PWM发生器241的结构可不限定，只要能产生PWM信号即可。

软启动电路230工作于电压源VDD1下，用以产生会随着时间而改变占空比的脉冲信号PW_OUT。软启动电路230的内部电路如图2所示，其包括：环形振荡器231、脉冲发生器232、计数器233与多路转换器234。

环形振荡器231根据启用信号EN，而产生相位不对齐但占空比相同的复数时钟信号CK、CK1、...、CK2^N+1。时钟信号CK、CK1、...、CK2^N+1都具有相同频率。脉冲发生器232耦接至环形振荡器231，并根据环形振荡器231所产生的相位不对齐但占空比相同的时钟信号进行数字逻辑运算，以产生占空比不同的脉冲信号PW1、PW2、...、PW2^N+1。

计数器233耦接至环形振荡器231，其根据环形振荡器231所产生的时钟信号CK来计数，以产生N+1位信号S0-SN。计数器233将影响软启动电路230的软启动时间。多路转换器234耦接至脉冲发生器232与计数器233之间。多路转换器234根据计数器233所产生的N+1位信号S0-SN，决定是否传导脉冲发生器232所产生的占空比不同的脉冲信号。如此，可以产生随时间而增加占空比的输出脉冲信号PW_OUT。

请参照图3A，环形振荡器231包括：晶体管301-304，多个反相器305，多个延迟单元306，以及延迟单元307。

晶体管301的源极端连接至电压源VDD1，栅极端连接至启用信号ENB(其为启用信号EN的反相信号)，漏极端则连接至晶体管302的源极端。

晶体管302的栅极端连接至晶体管303的栅极端与延迟单元307的输出信号端，其源极端连接至晶体管301的漏极端，其漏极端连接至反相器305_1的输入端以及晶体管303及304的源极端。

晶体管303及304为并联。晶体管303及304的源极端相连至接地端。晶体管304的栅极端连接至启用信号ENB。晶体管303的栅极端连接至晶体管302的栅极端与延迟单元307的输出信号端。晶体管303及304的漏极端则连接至反相器305_1的输入端以及晶体管302的漏极端。

反相器305_1的输入端连接至晶体管302、303与304的漏极端，而输出端耦接至延迟单元306_1的输入端。延迟单元306_1的输出端会输出时钟信号CK1。时钟信号CK1与时钟信号CK相差一个相位。如图5的CK与CK1的波形所示。依此类推，由延迟单元306_2、......、306_2^N+1的输出端输出时钟信号CK2、......、CK2^N+1。这些时钟信号彼此均相差一个相位，且其频率相同。反相器305_2^N+1连接至延迟单元307以及晶体管302、303的栅极端，其输出时钟信号CK。环形振荡器231所输出的时钟信号CK，CK1......CK2^N+1如图5所示。

此外，晶体管301-304描述如何进行启用操作，同时亦提供一级的反相器。这些延迟单元亦可由具有延迟效果的反相器组成。

图3B表示环形振荡器231的另一种结构示意图。在图3A中，环形振荡器231包括单端输出反相器。但在图3B中，环形振荡器231则包括差动信号输出反相器。环形振荡器231的频率由电压VB所控制。

如图3B所示，环形振荡器231包括多个差动信号输出反相器311_1-311_2^N。反相器311_1的正输入端与负输入端分别接收时钟信号CK与时钟信号CK2^N。反相器311_1的正输出端与负输出端分别输出时钟信号CK1与时钟信号CK2^N+1。

脉冲发生器232的内部结构如图4。时钟信号CK与CK1经由异或逻辑门(XOR GATE)401_1进行异或逻辑运算后产生脉冲信号PW1。时钟信号CK与CK2经由异或逻辑门401_2做异或逻辑运算后产生脉冲信号PW2。依此类推产生如图5所示的脉冲信号PW1、PW2、......、PW2^N+1。

计数器233计数环形振荡器231所产生的时钟信号CK，藉以生成N+1位信号S0-SN。如图6所示，计数器233包含多个触发器601、多个触发器603和与门(AND GATE)602。

触发器601的数量将影响计数器233的计数周期，亦即会影响信号S0-SN的周期宽度。触发器603用于产生N+1位信号S0-SN。信号S0-SN的波形图如图7所示。

与门602的输入端接收N+1位信号S0-SN，其输出端连接至全部触发器603的设定端(SEL)。当所有信号S0，S1......SN都为逻辑高(Logic HIGH)时，与门602将信号S0，S1......SN都维持在逻辑高的状态，如图7所示的计数器233停止的波形。

多路转换器234由2^N+1个开关802_1-802_2^N+1与N+1个反相器801_0-801_N所组成，如图8所示。各开关比如由多个传输门803组成，当然本实施例并不受限于此。该多个反相器801的输入端连接信号S0-SN然后输出S0B、S1B......SNB。

开关802_1的输入端接收脉冲信号PW1，并由信号S0-SN决定是否让脉冲信号PW1输出为PW_OUT。开关802_2的输入端接收脉冲信号PW2，并由信号S0-SN决定是否让脉冲信号PW1输出为PW_OUT。依此类推来选择输出脉冲信号PW_OUT为脉冲信号PW1或PW2或...PW2^N+1。如图9的时序图所示。例如当S0，S1...SN均为逻辑低时，脉冲信号PW_OUT为脉冲信号PW1。最后达稳定的输出脉冲信号为PW2^N+1。其中脉冲信号的占空比需介于上限D_MAX＜100％与下限D_MIN＝0。

图10-图12表示本发明的其他实施例，本领域技术人员当知本发明并不受限于此。图10的电源供电系统1000包括：电压转换模块1010、选择器1020、软启动电路1030、启用信号发生器1040、PWM发生器1041与启用信号发生器1042。软启动电路1030包括：计数器1031、多路转换器1032、脉冲发生器1033与环形振荡器1034。

电压转换模块1010的输入端与选择器1020的输出端相连接。其分压点N1连接至启用信号发生器1040的负输入端与PWM发生器的一输入端。选择器1020选择软启动电路1030所输出的脉冲信号，或是PWM发生器1041所产生的脉冲宽度调制信号。受控于选择器1020所选择的信号，电压转换模块1010将电压源VDD1转换为输出电压源VDD2。

启用信号发生器1042的正输入端连接至参考电压VREF，其负输入端连接电压转换模块1010的分压点N1。启用信号发生器1042的输出端产生启用信号EN，并传送至环形振荡器1034与PWM发生器1041的一输入端。PWM发生器1041的一输入端连接启用信号发生器1040的输出端，其另一输入端连接至电压转换模块1010的分压点N1，其输出端与选择器1020的输入端连接。

电压转换模块1010包括：晶体管1011、电感1012、二极管1013、电容1014与两个电阻1015与1016。晶体管1011的源极连接至电压源VDD1，晶体管1011的栅极连接至选择器1020，晶体管1011的漏极连接至电感1012的一端与二极管1013的阴极。

二极管1013的阳极则连接至接地端，其阴极则连接至电感1012的第一端与晶体管1011的漏极端。电感1012的第一端连接晶体管1011的漏极端以及二极管1013的阴极端，其第二端则连接电容1014的第一端与电阻1015的第一端。

电容1014的第一端连接至电阻1015的第一端与电感1012的第二端，并提供该输出电压源VDD2。电容1014的第二端则连接至接地端。电阻1015的第一端连接至输出电压源VDD2，其第二端连接至分压点N1。电阻1016的第一端连接至分压点N1，其第二端则连接至接地端。

软启动电路1030接收启用信号EN。环形振荡器1034产生时钟信号CK，CK1......CK2^N+1。时钟信号CK输入至计数器1031。时钟信号CK，CK1......CK2^N+1输入至脉冲发生器1033。计数器1031产生信号S0-SN，以及脉冲发生器1033产生脉冲信号PW1、PW2、......、PW2^N+1。最后由多路转换器1032选择让脉冲信号PW1或PW2或......或PW2^N+1输出至PW_OUT。

图11为另一实施例的电源供电系统的电路方块图。此实施例中的电源供电系统1100包括：电压转换模块1110、软启动电路1120、启用发生器1140与电压调节器1130。根据软启动电路1120所产生的脉冲信号或电压调节器1130所产生的偏置调制信号，电压转换模块1110将电压源VDD1转换成所需要的输出电压源VDD2。当输出电压源VDD2稳定的后，电压转换模块1110内部的晶体管1111会全开；此时，电压调节器1130会调节晶体管1112的栅极电压，以将电压源VDD1转换成输出电压源VDD2。

启用发生器1140比较参考电压VREF2与节点电压N1，并将比较结果当成启用信号EN以输入至软启动电路1120。电压调节器1130比较参考电压VREF1与节点电压N1，并将比较结果当成偏置调制信号以输入至电压转换模块1110内部的晶体管1112的栅极。

电压转换模块1110包括：晶体管1111及1112、电阻1113及1114与电容1115。晶体管1111的源极端连接至电压源VDD1，栅极端接收软启动电路1120所产生的脉冲信号PW_OUT，漏极端则连接至晶体管1112的源极端。

晶体管1112的源极端连接至晶体管1111的漏极端，栅极端接收电压调节器1130所产生的偏置调制信号，漏极端则连接至电阻1113的第一端、输出电压源VDD2以及电容1115的第一端。

电阻1113的第一端连接至输出电压源VDD2与晶体管1112的漏极端，其第二端则连接至电阻1114的第一端(分压点N1)、电压调节器1130的正输入端与启用发生器1140的负输入端。

电阻1114的第一端(即为分压点N1)连接至电压调节器1130的正输入端与启用发生器1140的负输入端。电阻1114的第二端连接与电容1115的第二端都连接至接地端。电容1115的第一端则连接输出电压源VDD2、电阻1113的第一端与晶体管1112的漏极端，而其第二端则连接至电阻1114的第二端(亦即接地端)。

软启动电路1120包括：计数器1121，多路转换器1122，脉冲发生器1123与环形振荡器1124。

图12为另一实施例的数字控制式电源供电系统的电路方块图。此实施例中的电源供电系统1200包括：电压转换模块1210、缓冲器1220、数字控制式电源转换电路1230与选择模式信号发生器1240。数字控制式电源转换电路1230包括：环形振荡器1231，脉冲发生器1232，多路转换器1233与计数器1234。

数字控制式电源转换电路1230所产生的脉冲信号PW_OUT传送至缓冲器1220，再由缓冲器1220传送至电压转换模块1210。受控于此脉冲信号PW_OUT，电压转换模块1210将电压源VDD1转换成所需要的输出电压源VDD2。电压转换模块1210的分压点N1耦接至选择模式信号发生器1240。选择模式信号发生器1240可控制数字控制式电源转换电路1230的工作模式。比如，选择模式信号发生器1240通过产生设定信号SEL与保持信号HOLD，控制数字控制式电源转换电路1230的计数器1234的计数方式。如此，可控制数字控制式电源转换电路1230所输出的脉冲信号。

电压转换模块1210包括：电感1211、二极管1212、晶体管1213、电容1214与两个电阻1215及1216。电感1211的第一端连接至电压源VDD1，其第二端连接二极管1212的阳极与晶体管1213的漏极端。

二极管1212的阳极连接至晶体管1213的漏极端以及电感1211的第二端，其阴极则连接至电容1214、电阻1215的第一端与输出电压源VDD2。

晶体管1213的源极端连接至接地端，栅极端连接至缓冲器1220的输出端，漏极端则连接至电感1211的第二端以及二极管1212的阳极端。

电容1214的第一端连接至电阻1215的第一端、输出电压源VDD2与二极管1212的阴极端，其第二端连接至接地端。

电阻1215的第一端连接至电容1214的第一端与二极管1212的阴极端以及输出电压源VDD2。电阻1215的第二端即为分压点N1。分压点N1连接至选择模式信号发生器1240的取样保持电路1243的输入端。电阻1216的第一端也为分压点N1，其第二端则连接至接地端。

在数字控制式电源转换电路1230中，计数器1233可往上数或往下数。当输出电压源VDD2比规范电压值低时，则计数器1233往上数，脉冲信号PW_OUT的脉冲宽度随时间递增(当然有其上限，上限必须小于100％，比如，建议值为90％)。当输出电压源VDD2比规范电压值高时，则计数器1233往下数，脉冲信号PW_OUT的脉冲宽度随时间递减(当然有其下限，比如下限为0％)。计数器1233是往上数或往下数乃是由设定信号SEL所控制。比如，当选择模式信号发生器1240的设定信号SEL为逻辑低时，计数器1233为往下数。当选择模式信号发生器1240的设定信号SEL为逻辑高时，计数器1233为往上数。

此外，选择模式信号发生器1240的保持信号HOLD可决定计数器1233的工作状态。当选择模式信号发生器1240的保持信号HOLD为逻辑低时，计数器1233处于正常工作模式。当选择模式信号发生器1240的保持信号HOLD为逻辑高时，计数器1233为停止状态。如此可控制计数器1233的状态，进而控制多路转换器1233所输出的脉冲信号PW_OUT。

选择模式信号发生器1240包括：比较器1241、1242、1244，取样保持电路1243与异或门1245。取样保持电路1243的第一输入端连接至电压转换模块1210的分压点N1，其第二输入端则接收时钟信号CK，其输出端连接至比较器1241的负输入端与比较器1242的两正输入端。

比较器1241的正输入端连接参考电压VREF，比较器1241的负输入端连接取样保持电路1243的输出端，其输出端会输出设定SEL信号至计数器1234。

比较器1242的一正输入端与1244的一输入端皆连接至比较器1241的负输入端与取样保持电路1243的输出端。比较器1242的负输入端连接至参考电压VREF1。比较器1244的负输入端连接参考电压VREF2。比较器1242与1244的两输出端分别连接至异或门1245的两输入端。

异或门1245的两输入端连接至比较器1242与1244的输出端，而其输出端则输出保持信号HOLD至计数器1234。当输出电压源VDD2接近额定电压时，透过保持信号HOLD的作用，脉冲信号PW_OUT的占空比将维持固定。

为简化起见，图10-图12的软启动电路与数字控制式电源转换电路的详细工作原理相同或相似于第一实施例中的工作原理，在此不再重述。但是均要注意软启动电路与数字控制式电源转换电路中的多路转换器其产生的脉冲信号的占空比需介于上限D_MAX＜100％与下限D_MIN＝0。公知此技者当可知透过图2及图10-图12的结构原理，产生出一不需使用外部电容的软启动电路机制。

综上所述，本发明上述实施例中，由于未使用电容产生脉冲宽度调制信号，可节省外部电容元件与电路面积。此外，因软启动电路机构是数字电路，故能够工作在较低的电压源(如1V)以下。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。

Claims

1.一种全数字式软启动电路，应用于一电源供电系统，该全数字式软启动电路包括：

一环形振荡器，根据一启用信号而产生相位不对齐但占空比相同且频率相同的多个时钟信号；

一脉冲发生器，耦接至该环形振荡器，对该环形振荡器所产生的该多个时钟信号进行数字逻辑运算，以产生多个占空比不同的脉冲信号；

一计数器，耦接至该环形振荡器，根据该环形振荡器所产生的该多个时钟信号之一而计数以产生一具有多位的计数信号，该计数器影响该全数字式软启动电路的软启动时间；以及

一多路转换器，耦接至该脉冲发生器与该计数器，该多路转换器根据该计数器所产生的该计数信号来决定是否传导该脉冲发生器所产生的该多个占空比不同的脉冲信号，以产生随时间而增加其占空比的一输出脉冲。

2.如权利要求1所述的全数字式软启动电路，其中该环形振荡器包括：

一第一晶体管，根据该启用信号而决定是否导通；

一第二晶体管，根据该启用信号而决定是否导通；

一反相器，耦接至该第一与第二晶体管，接收并反相该多个时钟信号之一；

多个串接的反相延迟单元，接收该反相器的一输出信号，各反相延迟单元输出该多个时钟信号之一。

3.如权利要求1所述的全数字式软启动电路，其中该环形振荡器包括：

多个串接的差动信号输出反相器，根据该启用信号与一频率控制电压而产生该多个时钟信号。

4.如权利要求1所述的全数字式软启动电路，其中该脉冲发生器包括多个数字异或逻辑门，各数字异或逻辑门对该环形振荡器所产生的该多个时钟信号之二进行数字逻辑运算，以产生该多个脉冲信号。

5.如权利要求1所述的全数字式软启动电路，其中该计数器包括多个触发器，其中该多个触发器的一部份用于影响一计数周期，该多个触发器的其余部份则用于产生该计数信号，当该计数信号的所有位都为逻辑高时，该计数器停止计数且该计数信号的所有位都维持于逻辑高。

6.如权利要求1所述的全数字式软启动电路，其中该多路转换器包括：多个反相器与多个开关，各反相器用于反相该计数信号之一位，该多个开关根据该计数信号的该多个位与其反相后位而从该脉冲发生器所产生的该多个脉冲信号择一成该输出脉冲。

7.一种电源供电系统，包括：

一全数字式软启动电路，工作于一参考电压源下，该全数字式软启动电路用于产生一随时间而改变其占空比的输出脉冲，该全数字式软启动电路还响应于一启用信号而工作；

一电压转换模块；

一第一脉冲发生器，工作于一输出电压源下，该第一脉冲发生器用于产生一脉冲宽度调制(PWM)信号；以及

一选择器；

其中，当该电源供电系统启动时，该选择器选择将该全数字式软启动电路所产生的该输出脉冲传导至该电压转换模块，该电压转换模块据以产生该输出电压源；以及当该电压转换模块所产生的该输出电压源稳定时，该选择器选择将该第一脉冲发生器所产生的该脉冲宽度调制信号传导至该电压转换模块，

其中，该全数字式软启动电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一第二脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该第二脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

8.如权利要求7所述的电源供电系统，其中该环形振荡器包括：

一第一晶体管，根据该启用信号而决定是否导通；

一第二晶体管，根据该启用信号而决定是否导通；

9.如权利要求7所述的电源供电系统，其中该环形振荡器包括：

10.如权利要求7所述的电源供电系统，其中该第二脉冲发生器包括多个数字异或逻辑门，各数字异或逻辑门对该环形振荡器所产生的该多个时钟信号之二进行数字逻辑运算，以产生该多个脉冲信号。

11.如权利要求7所述的电源供电系统，其中该计数器包括多个触发器，其中该多个触发器的一部份用于影响一计数周期，该多个触发器的其余部份则用于产生该计数信号，当该计数信号的所有位都为逻辑高时，该计数器停止计数且该计数信号的所有位都维持于逻辑高。

12.如权利要求7所述的电源供电系统，其中该多路转换器包括：多个反相器与多个开关，各反相器用于反相该计数信号之一位，该多个开关根据该计数信号的该多个位与其反相后位而从该第二脉冲发生器所产生的该多个脉冲信号择一成该输出脉冲。

13.如权利要求7所述的电源供电系统，其中该电压转换模块包括：一降压模块。

14.如权利要求7所述的电源供电系统，还包括一启用信号发生器，用以产生控制该全数字式软启动电路的该启用信号。

15.一种电源供电系统，包括：

一数字控制式电源转换电路，工作于一参考电压源下，该数字控制式电源转换电路产生一随时间而改变其占空比的输出脉冲；

一电压转换模块，根据该数字控制式电源转换电路所产生的该输出脉冲，转换该参考电压源以产生一输出电压源；

一选择模式信号发生器，用以控制该数字控制式电源转换电路的一工作模式；以及

一缓冲器，耦接于数字控制式电源转换电路与该电压转换模块之间，

其中，该数字控制式电源转换电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号，该计数器至少具有两种工作模式，当该计数器处于其中一种工作模式下时，该脉冲发生器所产生的该多个脉冲信号的占空比渐增；当该计数器处于另一种工作模式下时，该脉冲发生器所产生的该多个脉冲信号的占空比渐减；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

16.如权利要求15所述的电源供电系统，其中该脉冲发生器包括多个数字异或逻辑门，各数字异或逻辑门对该环形振荡器所产生的该多个时钟信号之二进行数字逻辑运算，以产生该多个脉冲信号。

17.如权利要求15所述的电源供电系统，其中该多路转换器包括：多个反相器与多个开关，各反相器用于反相该计数信号之一位，该多个开关根据该计数信号的该多个位与其反相后位而从该脉冲发生器所产生的该多个脉冲信号择一成该输出脉冲。

18.一种电源供电系统，包括：

一全数字式软启动电路，工作于一参考电压源下，该全数字式软启动电路用于产生一随时间而改变其占空比的输出脉冲；

一电压转换模块；

一电压调节器，工作于一输出电压源下，产生一偏置调制信号；以及

一启用信号发生器，用以产生控制该全数字式软启动电路的一启用信号；

其中，当该输出电压源尚未稳定时，根据该全数字式软启动电路所产生的该输出脉冲，该电压转换模块将该参考电压源转换成该输出电压源；

当该输出电压源稳定后，该电压转换模块会全开通，该电压调节器所产生的该偏置调制信号调节该电压转换模块，该电压转换模块将该参考电压源转换成该输出电压源，

其中，该全数字式软启动电路包括：一环形振荡器，产生相位不对齐但占空比相同且频率相同的多个时钟信号；一脉冲发生器，根据该环形振荡器所产生的该多个时钟信号以产生多个占空比不同的脉冲信号；一计数器，根据该环形振荡器所产生的该多个时钟信号之一而计数，以产生一具有多位的计数信号；以及一多路转换器，根据该计数器所产生的该计数信号来决定如何传导该脉冲发生器所产生的该多个脉冲信号，以产生该输出脉冲。

19.如权利要求18所述的电源供电系统，其中该环形振荡器包括：

一第一晶体管，根据一启用信号而决定是否导通；

一第二晶体管，根据该启用信号而决定是否导通；

20.如权利要求18所述的电源供电系统，其中该环形振荡器包括：

多个串接的差动信号输出反相器，根据一启用信号与一频率控制电压而产生该多个时钟信号。

21.如权利要求18所述的电源供电系统，其中该脉冲发生器包括多个数字异或逻辑门，各数字异或逻辑门对该环形振荡器所产生的该多个时钟信号之二进行数字逻辑运算，以产生该多个脉冲信号。

22.如权利要求18所述的电源供电系统，其中，

该计数器包括多个触发器，其中该多个触发器的一部份用于影响一计数周期，该多个触发器的其余部份则用于产生该计数信号，当该计数信号的所有位都为逻辑高时，该计数器停止计数且该计数信号的所有位都维持于逻辑高；以及

其中该多路转换器包括：多个反相器与多个开关，各反相器用于反相该计数信号之一位，该多个开关根据该计数信号的该多个位与其反相后位而从该第二脉冲发生器所产生的该多个脉冲信号择一成该输出脉冲。