JPWO2015011949A1 - 半導体スイッチ回路 - Google Patents

Abstract

半導体スイッチ回路（１）は、高電圧ノード（ＮＨ）および低電圧ノード（ＮＬ）間に直列接続された複数のスイッチングユニット（２ｄ〜２ａ）と、それぞれ複数のスイッチングユニット（２ｄ〜２ａ）に対応して設けられた複数のダイオード（１１ｄ〜１１ａ）とを備える。複数のダイオード（１１ｄ〜１１ａ）のカソードはそれぞれ複数のスイッチングユニット（２ｄ〜２ａ）に接続され、低電圧ノード（ＮＬ)に接続されたスイッチングユニット（２ａ）に対応するダイオード（１１ａ）のアノードは所定の電源電圧を受ける。各スイッチングユニット（２ａ）は、半導体スイッチング素子（３０ａ）と、半導体スイッチング素子（３０ａ〜３０ｄ）を駆動するゲート駆動回路（２０ａ）と、対応するダイオード（１１ａ）のカソードから直流電圧を受けてゲート駆動回路（２０ａ）へ駆動電力を供給する直流／直流コンバータ（１３ａ）とを含む。

Description

本発明は、高電圧直流遮断器に用いられる半導体スイッチ回路に関する。

高電圧直流遮断器に用いられる半導体スイッチ回路は、直列接続された複数の半導体スイッチング素子を有し、それら半導体スイッチング素子をスイッチング動作させることで、高電圧／大電流の電力供給ラインを制御する。直列接続された複数の半導体スイッチング素子の導通状態を制御するには、各半導体スイッチング素子のゲート端子に、そのソース端子を基準電位とするゲート駆動回路で生成したゲート信号を供給する必要がある。

特開２０００−４０５９号公報（特許文献１）は、コアを共通とし、複数の異なる２次巻線を有するトランスが、各２次巻線に交流電圧を生成し、その交流電圧を直流電圧に変換して各々のゲート駆動回路へ給電する構成を開示する。

特開平３−２３７８１３号公報（特許文献２）は、主コンデンサ、直列接続された複数の電界効果トランジスタからなるスイッチ手段、各電界効果トランジスタにゲート信号を供給するゲート回路、およびゲート回路へ電源電圧を供給するゲート電源を備えたパルス発生回路を開示する。ゲート電源は、直流電源と、この直流電源の電圧をダイオードを介して入力して保持するコンデンサで構成される。

特開２００９−１７７９５１号公報（特許文献３）は、主回路を構成する複数スイッチにそれぞれ接続されるゲートドライバおよびインターフェース回路で構成される個別ゲートドライブ部を備える電力変換装置を開示する。個別ゲートドライブ部は専用電源を必要とせず、インターフェース回路にそれぞれ設けられた１つ以上の電力供給端子を介して、スイッチ数よりも少ない共有電源または主回路から、ゲートドライブ部に電力を供給する。信号源から各ゲートドライブには、絶縁を取って信号を伝達する。

米国特許出願公開第２０１２／０２９９３９３号明細書（特許文献４）は、パワー半導体スイッチを直列接続した高速スイッチで、電力供給ラインを流れる電流を遮断する遮断回路を開示する。

特開２０００−４０５９号公報 特開平３−２３７８１３号公報 特開２００９−１７７９５１号公報 米国特許出願公開第２０１２／０２９９３９３号明細書

直列接続された複数の半導体スイッチング素子で構成された半導体スイッチ回路において、例えば、数１０ｋＶの電圧をスイッチングする場合、特許文献１の給電方法では、以下の問題が発生する。

特許文献１における絶縁トランスの２次側は、グランドに対してフローティング状態にあるため、絶縁トランスの１次側巻線と２次側巻線間の電位差は数１０ｋＶの高電圧となる。１次側巻線と２次側巻線間の絶縁電圧を数１０ｋＶ以上確保した場合、トランスの大型化や重量化を回避することは困難となる。さらに、１つのトランスコアから多数の２次側出力を取り出す構造を有するトランスは、配線の複雑化や配線間の絶縁処理に伴うコスト増加と、組立や保守点検の煩雑化と、という問題を発生させる。

また、トランスの１次巻線および２次巻線間を絶縁材料で絶縁すると、１次巻線および２次巻線間には、誘電率の大きい絶縁材料を誘電体とする数百〜数千ｐＦ程度の浮遊容量（トランス結合容量）が形成される。この浮遊容量を有するトランスで、半導体スイッチ回路をオンからオフへスイッチング動作させた瞬間、半導体スイッチ回路を構成する各半導体スイッチング素子に印加される電圧の値は、数１０ｋＶの高電圧を、トランス結合容量と、半導体スイッチング素子の出力容量と、で分圧した値となる。この分圧電圧の値は、高電圧側に近い半導体スイッチング素子ほど、増加する。その結果、半導体スイッチ回路において、必要以上の高耐圧特性を有する半導体スイッチング素子を採用する必要があり、半導体スイッチ回路のコスト増加という問題を発生させる。

この分圧電圧の不均衡を解消するため、半導体スイッチング素子に並列接続するコンデンサの値を、高電圧側の半導体スイッチング素子ほど増加させる方法を採用する場合もある。しかしながら、部品点数の増加を招き、半導体スイッチ回路の大型化やコスト増加という問題を発生させる。

特許文献２において、パルス発生回路が備えるＤＣ−ＤＣコンバータは、ダイオードの順方向電圧のばらつきを調整し、コンデンサで平滑後、電界効果トランジスタに入力することが記載されている。この構成は、各ゲート回路に供給される電源としての電圧を均等化することを目的とするものである。各ダイオードのアノードには、直流電源の電圧が印加され、カソードは、ＤＣ−ＤＣコンバータへ電圧を供給する。

各ダイオードのカソードは、コンデンサを介して、電界効果トランジスタのソースと接続される。直列接続された各電界効果トランジスタには、充電用リアクトル、および充電用ダイオードを介して、高圧電源の高電圧が印加される。この高電圧は、直列接続された電界効果トランジスタの電流経路が導通状態から非導通状態に変化した時、各ダイオードのカソードへ印加される。各ダイオードは、直列接続された電界効果トランジスタと接地配線間に並列接続されているため、高圧電源の高電圧により逆バイアスされる。逆バイアスによるダイオードの破壊を防止するには、逆バイアス電圧に見合った高耐圧のダイオードが必要となり、その結果、パルス発生回路の大型化や高価格化を招く。

本発明は、上述のような課題を解決するためになされたもので、直列接続された複数の半導体スイッチング素子を備える半導体スイッチ回路において、均一なゲート電圧を半導体スイッチング素子のゲートに供給しつつ、半導体スイッチング素子がオンからオフに転じた際、各整流素子に印加される逆バイアス電圧の値が低減可能な半導体スイッチ回路を実現する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

半導体スイッチ回路は、高電圧ノードおよび低電圧ノード間に直列接続された第１〜第Ｎ（ただし、Ｎは２以上の整数である）のスイッチングユニットと、それぞれ第１〜第Ｎのスイッチングユニットに対応して設けられた第１〜第Ｎの整流素子とを備える。第１〜第Ｎの整流素子のカソードはそれぞれ第１〜第Ｎのスイッチングユニット接続され、第１〜第（Ｎ−１）の整流素子のアノードはそれぞれ第２〜第Ｎの整流素子のカソードに接続され、第Ｎの整流素子のアノードは予め定められた直流電圧を受ける。高電圧ノードの電圧値は低電圧ノードの電圧値より高い。第１〜第Ｎのスイッチングユニットの各々は、半導体スイッチング素子と、半導体スイッチング素子を駆動するゲート駆動回路と、対応する整流素子のカソードから直流電圧を受けてゲート駆動回路へ駆動電力を供給する直流／直流コンバータとを含む。第１〜第Ｎのスイッチングユニットに含まれるＮ個の半導体スイッチング素子は、高電圧ノードおよび低電圧ノード間に直列接続される。

直列接続された半導体スイッチング素子の電圧不均衡を改善し、小型かつ低コストな半導体スイッチ回路が実現される。

実施の形態１に係る半導体スイッチ回路を備える半導体直流遮断器の構成を説明する回路ブロック図である。 実施の形態１に係る半導体スイッチ回路の回路図である。 実施の形態１に係る半導体スイッチ回路の動作を説明するタイミング図である。 図３の時刻ｔ０から時刻ｔａまでの時間における、実施の形態１に係る半導体スイッチの動作を説明する回路図である。 図３の時刻ｔａから時刻ｔｂまでの時間における、実施の形態１に係る半導体スイッチ回路の動作を説明する回路図である。 図３の時刻ｔｂから時刻ｔｃまでの時間における、実施の形態１に係る半導体スイッチ回路の動作を説明する回路図である。 図３の時刻ｔｃから時刻ｔｄまでの時間における、実施の形態１に係る半導体スイッチ回路の動作を説明する回路図である。 実施の形態１に係る半導体スイッチ回路の変形例に係る半導体スイッチ回路の一部を説明する回路図である。

以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。

＜実施の形態１＞
図１は、実施の形態１に係る半導体スイッチ回路１を備える半導体直流遮断器２００の構成を説明する回路ブロック図である。

半導体直流遮断器２００は、例えば、数１０ｋＶ／数ｋＡ以上の直流送電経路２２０の接続点Ａおよび接続点Ｂ間に配置され、通電電流や事故電流を遮断する。半導体直流遮断器２００の一端および他端は、それぞれ、接続点Ａおよび接続点Ｂと接続される。高電圧ノードＮＨは、残留電流遮断用直流遮断器２０４の一端と接続され、低電圧ノードＮＬは、接続点Ｂと接続される。残留電流遮断用直流遮断器２０４の他端は、限流リアクトル２０１の一端と接続される。限流リアクトル２０１の他端は、接続点Ａと接続される。

高電圧ノードＮＨおよび低電圧ノードＮＬ間には、補助直流断路器２０３および高速断路器２０２が直列に接続される。補助直流断路器２０３の一端および他端は、それぞれ、低電圧ノードＮＬおよび高速断路器２０２の一端と接続される。高速断路器２０２の他端は、高電圧ノードＮＨと接続される。高電圧ノードＮＨおよび低電圧ノードＮＬ間には、さらに、非線形抵抗２０５が接続される。即ち、高電圧ノードＮＨおよび低電圧ノードＮＬ間には、直列に接続された補助直流断路器２０３および高速断路器２０２、半導体スイッチ回路１、および非線形抵抗２０５が並列に接続される。

（半導体直流遮断器２００の動作）
通常の送電時において、高速断路器２０２、補助直流断路器２０３、および半導体スイッチ回路１は、いずれも導通状態にある。高速断路器２０２および補助直流断路器２０３からなる直列回路の通電電圧は、半導体スイッチ回路１の通電電圧よりも十分に小さいため、直流送電電流は、高速断路器２０２および補助直流断路器２０３の直流回路に流れる。

この通電状態において、何らかの事情により、直流送電経路２２０の通電を遮断する必要が生じた場合、最初に、補助直流断路器２０３がオフする。この瞬間、直流送電経路２２０の電流（以下、直流送電電流、とも記載）は、高速断路器２０２および補助直流断路器２０３からなる直列回路から、オンで待機している半導体スイッチ回路１へ転流することになる。直流送電電流の半導体スイッチ回路１への転流により、高速断路器２０２の電流値は、ほぼゼロとなり、このタイミングで高速断路器２０２が開放される。高速断路器２０２の電流が、ほぼゼロとなることにより、高速断路器２０２の接点間にはアークが点孤しないため、高速断路器２０２も速やかに開放される。

高速断路器２０２の開放後、半導体スイッチ回路１をオフさせることで、直流送電電流は、非線形抵抗２０５に転流するとともに、その値は、大きく減少する。直流送電電流が十分に減流した時点で、残留電流遮断用直流遮断器２０４は開放する。この時、残留電流遮断用直流遮断器２０４の接点間にはアークが点孤しないため、残留電流遮断用直流遮断器２０４も速やかに開放される。以上の一連の動作により、直流送電経路２２０は、最終的に、確実かつ高速に、遮断される。

図２は、実施の形態１に係る半導体スイッチ回路１の回路図である。
（半導体スイッチ回路１の全体構成）
半導体スイッチ回路１の全体構成を説明する。

半導体スイッチ回路１は、スイッチングユニット２ａ〜２ｄ、充電用ダイオード１１ａ〜１１ｄ、および直流電源５を備える。

スイッチングユニット２ａは、半導体スイッチング素子３０ａ、ゲート駆動回路２０ａ、直流／直流コンバータ１３ａ、入力コンデンサ１２ａ、および平滑コンデンサ１４ａを含む。

半導体スイッチング素子３０ａは、電圧制御自己消弧型の高速半導体素子であり、ＭＯＳＦＥＴ（電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が例示される。また、高速スイッチング特性を有する炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等のワイドギャップ半導体を用いれば、より高速動作が可能な半導体スイッチ回路１を実現することが可能となる。図２は、半導体スイッチング素子３０ａとして、ＩＧＢＴを適用した場合の例を示す。

スイッチングユニット２ａが有する半導体スイッチング素子３０ａのエミッタは、スイッチ接続ノードＮａを介して、低電圧ノードＮＬと接続され、スイッチングユニット２ｄが有する半導体スイッチング素子３０ｄのコレクタは、高電圧ノードＮＨと接続される。

スイッチングユニット２ａおよび２ｂは、スイッチ接続ノードＮｂを共有し、スイッチングユニット２ａが有する半導体スイッチング素子３０ａのコレクタと、スイッチングユニット２ｂが有する半導体スイッチング素子３０ｂのエミッタは、ともに、スイッチ接続ノードＮｂと接続される。スイッチングユニット２ｂおよび２ｃは、スイッチ接続ノードＮｃを共有し、スイッチングユニット２ｃおよび２ｄは、スイッチ接続ノードＮｄを共有する。この結果、半導体スイッチング素子３０ａ〜３０ｄは、高電圧ノードＮＨおよび低電圧ノードＮＬ間に、直列に接続される。

充電用ダイオード１１ａのアノード端子は、ダイオード接続ノードＮ１と接続される。充電用ダイオード１１ａのカソード端子および充電用ダイオード１１ｂのアノード端子は、ダイオード接続ノードＮ１ａを介して、互いに接続される。充電用ダイオード１１ｂのカソード端子および充電用ダイオード１１ｃのアノード端子は、ダイオード接続ノードＮ１ｂを介して、互いに接続される。充電用ダイオード１１ｃのカソード端子および充電用ダイオード１１ｄのアノード端子は、ダイオード接続ノードＮ１ｃを介して、互いに接続される。充電用ダイオード１１ｄのカソード端子は、ダイオード接続ノードＮ１ｄと接続される。

この結果、充電用ダイオード１１ａ〜１１ｄは、ダイオード接続ノードＮ１、およびダイオード接続ノードＮ１ａ〜Ｎ１ｄを介して、ダイオード接続ノードＮ１およびダイオード接続ノードＮ１ｄ間に、直列に接続される。充電用ダイオード１１ａのアノード端子は、ダイオード接続ノードＮ１を介して、直流電源５の正極と接続され、直流電源５の負極は、低電圧ノードＮＬと接続される。直流電源５は、バッテリ等の直流電源、または交流／直流コンバータ等で得られる直流電源である。

制御回路５０は、制御信号１６に応答して、駆動信号１７ａ〜１７ｄを、それぞれ、光ファイバ１５ａ〜１５ｄを介して、ゲート駆動回路２０ａ〜２０ｄへ出力する。

（スイッチングユニット２ａ〜２ｄの構成）
スイッチングユニット２ａ〜２ｄの構成を説明する。

スイッチングユニット２ａにおいて、入力コンデンサ１２ａの一端は、充電用ダイオード１１ａのカソード端子および直流／直流コンバータ１３ａの入力端子と接続される。直流／直流コンバータ１３ａの出力端子には、平滑コンデンサ１４ａの一端が接続される。入力コンデンサ１２ａの他端、平滑コンデンサ１４ａの他端、および直流／直流コンバータ１３ａには、スイッチ接続ノードＮａの電圧が印加される。

充電用ダイオード１１ａのカソード端子の電圧により、入力コンデンサ１２ａの両端子間の電圧が、直流／直流コンバータ１３ａを動作させるのに必要な入力電圧Ｖａ’まで充電されると、直流／直流コンバータ１３ａは、入力電圧Ｖａ’をゲート駆動回路２０ａが動作するのに必要な出力電圧Ｖａに変換し、平滑コンデンサ１４ａを充電する。

ゲート駆動回路２０ａに出力電圧Ｖａおよび駆動信号１７ａが入力されると、ゲート駆動回路２０ａは、ゲート駆動信号１８ａの電圧値を、半導体スイッチング素子３０ａがオンする値まで引き上げる。具体的には、半導体スイッチング素子３０ａのゲート−エミッタ間の順方向電圧の値が閾値電圧以上となるように、ゲート駆動信号１８ａの電圧値を引き上げる。このゲート駆動信号１８ａに応答して、半導体スイッチング素子３０ａは、オフ状態からオン状態に変化する。

以上、スイッチングユニット２ａの構成を説明したが、他のスイッチングユニット２ｂ〜２ｄの構成も同様である。スイッチングユニット２ａに含まれる入力コンデンサ１２ａやゲート駆動回路２０ａ等の添え字”ａ”を、”ｂ”等と読み替えることにより、スイッチングユニット２ｂ等の構成が理解される。

なお、後述の通り、直流／直流コンバータ１３ａ〜１３ｄにより、それぞれ充電される平滑コンデンサ１４ａ〜１４ｄの出力電圧Ｖａ〜Ｖｄの値は、互いに等しい所望の値に設定される。ただし、半導体スイッチング素子３０ａ〜３０ｄのスイッチングタイミングの不均一が解消されるのであれば、出力電圧Ｖａ〜Ｖｄの値は、必ずしも完全に等しい値である必要はなく、ある程度の電圧差は許容される。

図３は、実施の形態１に係る半導体スイッチ回路１の動作を説明するタイミング図である。

図３において、横軸は時刻を示し、縦軸は、スイッチングユニット２ａ〜２ｄにおけるゲート駆動信号１８ａ〜１８ｄ、平滑コンデンサ１４ａ〜１４ｄの出力電圧Ｖａ〜Ｖｄ、および駆動信号１７ａ〜１７ｄの波形を示す。

（時刻ｔ０から時刻ｔａまでの時間における半導体スイッチ回路１の動作）
残留電流遮断用直流遮断器２０４が開放状態、または高速断路器２０２と補助直流断路器２０３に直流送電電流が流れている状態、即ち、半導体スイッチ回路１への印加電圧が十分低い状態において、時刻ｔ０に、充電用ダイオード１１ａのアノードへ直流電源５の電圧が印加される。

図４は、図３の時刻ｔ０から時刻ｔａまでの時間における、実施の形態１に係る半導体スイッチ回路１の動作を説明する回路図である。

図４に示される通り、時刻ｔ０に、導通した充電用ダイオード１１ａ、入力コンデンサ１２ａ、スイッチ接続ノードＮａ、低電圧ノードＮＬ、および直流電源５に至る閉路が形成されると、入力コンデンサ１２ａの充電が開始される。直流／直流コンバータ１３ａは、入力コンデンサ１２ａの入力電圧Ｖａ’（図２参照）を出力電圧Ｖａに変換し、時刻ｔａまでに、平滑コンデンサ１４ａを、ゲート駆動回路２０ａが動作するのに必要な出力電圧Ｖａまで充電する。

（時刻ｔａから時刻ｔｂまでの時間における半導体スイッチ回路１の動作）
図３において、時刻ｔａに、制御回路５０は、駆動信号１７ａ〜１７ｄを、それぞれ、ゲート駆動回路２０ａ〜２０ｄへ同時に出力する。この時、すでに、動作に必要な出力電圧Ｖａが入力されているゲート駆動回路２０ａは、駆動信号１７ａに応答して、ゲート駆動信号１８ａを半導体スイッチング素子３０ａのゲートへ出力する。半導体スイッチング素子３０ａは、このゲート駆動信号１８ａに応答して、時刻ｔａ以降、速やかに、オフ状態からオン状態へ変化する。

図５は、図３の時刻ｔａから時刻ｔｂまでの時間における、実施の形態１に係る半導体スイッチ回路１の動作を説明する回路図である。

図５に示される通り、半導体スイッチング素子３０ａがオンすると、充電用ダイオード１１ａ、充電用ダイオード１１ｂ、入力コンデンサ１２ｂ、半導体スイッチング素子３０ａ、低電圧ノードＮＬ、および直流電源５に至る閉路が形成され、入力コンデンサ１２ｂの充電が開始される。直流／直流コンバータ１３ｂは、入力コンデンサ１２ｂの入力電圧Ｖｂ’（図２参照）を出力電圧Ｖｂに変換し、時刻ｔｂには、平滑コンデンサ１４ｂを、ゲート駆動回路２０ｂが動作するのに必要な出力電圧Ｖｂまで充電する。

（時刻ｔｂから時刻ｔｃまでの時間における半導体スイッチ回路１の動作）
図３において、時刻ｔｂに、直流／直流コンバータ１３ｂが、平滑コンデンサ１４ｂを、ゲート駆動回路２０ｂが動作するのに必要な出力電圧Ｖｂまで充電すると、ゲート駆動回路２０ｂは、すでに制御回路５０が出力している駆動信号１７ｂとともに、ゲート駆動信号１８ｂを半導体スイッチング素子３０ｂのゲートへ出力する。半導体スイッチング素子３０ｂは、このゲート駆動信号１８ｂに応答して、時刻ｔｂ以降、速やかに、オフ状態からオン状態に変化する。

図６は、図３の時刻ｔｂから時刻ｔｃまでの時間における、実施の形態１に係る半導体スイッチ回路１の動作を説明する回路図である。

図６に示される通り、半導体スイッチング素子３０ｂがオンすると、充電用ダイオード１１ａ〜１１ｃ、入力コンデンサ１２ｃ、半導体スイッチング素子３０ａ〜３０ｂ、低電圧ノードＮＬ、および直流電源５に至る閉路が形成され、入力コンデンサ１２ｃの充電が開始される。直流／直流コンバータ１３ｃは、入力コンデンサ１２ｃの入力電圧Ｖｃ’（図２参照）を出力電圧Ｖｃに変換し、時刻ｔｃには、平滑コンデンサ１４ｃを、ゲート駆動回路２０ｃが動作するのに必要な出力電圧Ｖｃまで充電する。

（時刻ｔｃから時刻ｔｄまでの時間における半導体スイッチ回路１の動作）
図３において、時刻ｔｃに、直流／直流コンバータ１３ｃが、平滑コンデンサ１４ｃを、ゲート駆動回路２０ｃが動作するのに必要な出力電圧Ｖｃまで充電すると、ゲート駆動回路２０ｃは、すでに制御回路５０が出力している駆動信号１７ｃとともに、ゲート駆動信号１８ｃを半導体スイッチング素子３０ｃのゲートへ出力する。半導体スイッチング素子３０ｃは、このゲート駆動信号１８ｃに応答して、時刻ｔｃ以降、速やかに、オフ状態からオン状態に変化する。

図７は、図３の時刻ｔｃから時刻ｔｄまでの時間における、実施の形態１に係る半導体スイッチ回路１の動作を説明する回路図である。

図７に示される通り、半導体スイッチング素子３０ｃがオンすると、充電用ダイオード１１ａ〜１１ｄ、入力コンデンサ１２ｄ、半導体スイッチング素子３０ａ〜３０ｃ、低電圧ノードＮＬ、および直流電源５に至る閉路が形成され、入力コンデンサ１２ｄの充電が開始される。直流／直流コンバータ１３ｄは、入力コンデンサ１２ｄの入力電圧Ｖｄ’（図２参照）を出力電圧Ｖｄに変換し、時刻ｔｄには、平滑コンデンサ１４ｄを、ゲート駆動回路２０ｄが動作するのに必要な出力電圧Ｖｄまで充電する。

図３において、時刻ｔｄに、直流／直流コンバータ１３ｄが、平滑コンデンサ１４ｄを、ゲート駆動回路２０ｄが動作するのに必要な出力電圧Ｖｄまで充電すると、ゲート駆動回路２０ｄは、すでに制御回路５０が出力している駆動信号１７ｄとともに、ゲート駆動信号１８ｄを半導体スイッチング素子３０ｄのゲートへ出力する。半導体スイッチング素子３０ｄは、このゲート駆動信号１８ｄに応答して、時刻ｔｄ以降、速やかに、オフ状態からオン状態に変化する。

時刻ｔｄ以降、半導体スイッチング素子３０ａ〜３０ｄは、全てオン状態が維持され、半導体スイッチ回路１は、オン状態を維持する。

残留電流遮断用直流遮断器２０４の開放状態、あるいは高速断路器２０２および補助直流断路器２０３に直流電流が流れている状態において、半導体スイッチ回路１に印加される電圧は十分に低い。そのため、半導体スイッチング素子３０ａ〜３０ｄを、低電圧段、即ち、低電圧ノードＮＬと接続される半導体スイッチング素子３０ａから、高電圧段の半導体スイッチング素子３０ｄまで、順次オンさせた場合であっても、各々の半導体スイッチング素子３０ａ〜３０ｄに印加される電圧は、半導体スイッチング素子３０ａ等の定格電圧より、十分に小さい。従って、半導体スイッチング素子３０ａ〜３０ｄに過大な電圧を印加することなく、確実に半導体スイッチ回路１をオン状態に設定することが可能となる。

半導体直流遮断器２００が通電遮断動作に入り、オンしている半導体スイッチ回路１をオフさせる場合、制御回路５０は、ゲート駆動回路２０ａ〜２０ｄへ、それぞれ、駆動信号１７ａ〜１７ｄを同時に出力する。駆動信号１７ａ〜１７ｄに応答して、ゲート駆動回路２０ａ〜２０ｄは、それぞれ同時に、半導体スイッチング素子３０ａ〜３０ｄをオフさせ、半導体スイッチ回路１は、オフする。

半導体スイッチング素子３０ａ〜３０ｄがオフすると、直流電源５から直流／直流コンバータ１３ａ〜１３ｄへの電力供給が停止する。半導体直流遮断器２００の通電遮断処理を確実に実行するには、通電遮断処理の開始から完了までの時間にわたり、ゲート駆動回路２０ａ〜２０ｄを動作させる必要がある。そのため、ゲート駆動回路２０ａ〜２０ｄへ駆動電力を供給する平滑コンデンサ１４ａ〜１４ｄの容量値は、通電遮断処理の開始から完了までの時間よりも十分に長い放電時間を確保できる値に設定することが好ましい。

図７を参照して説明すると、半導体スイッチ回路１がオフした時刻において、スイッチ接続ノードＮｄの電圧値は、高電圧ノードＮＨの電圧値近くまで上昇しているため、ダイオード接続ノードＮ１ｄには、高電圧ノードＮＨの電圧値近くの高電圧（以下、遮断電圧、とも記載）が印加されている。この時、直列接続された充電用ダイオード１１ａ〜１１ｄには、ほぼ、この逆バイアスの遮断電圧が印加される。しかしながら、各充電用ダイオード１１ａ〜１１ｄに印加される遮断電圧は、その高電圧の値を直列接続された充電用ダイオード１１ａ〜１１ｄの個数で除算した値となる。その結果、充電用ダイオード１１ａ〜１１ｄを選択する際、適切な耐圧を有する素子を選択することが可能となり、半導体スイッチ回路１は、より小型化される。

図２において、直流電源５が出力する電源電圧ＶＯの値は、充電用ダイオード１１ａ〜１１ｄ、および半導体スイッチング素子３０ａ〜３０ｄの特性を考慮して設定する必要がある。各充電用ダイオード１１ａ〜１１ｄの通電電圧（順方向電圧）をＶＤ、各半導体スイッチング素子３０ａ〜３０ｄのオン電圧（コレクタ−エミッタ間のオン電圧）をＶｏｎ、ゲート駆動信号１８ａ〜１８ｄの電圧（半導体スイッチング素子３０ａ〜３０ｄをオンさせるゲート−エミッタ間の電圧）をＶＧ、半導体スイッチング素子３０ａ等の直列数をｎとする。

半導体スイッチ回路１を動作させるには、直流電源５の電源電圧ＶＯの値は、以下の数式（１）を満たす必要がある。
ＶＯ＞ｎ＊ＶＤ＋（ｎ−１）＊Ｖｏｎ＋ＶＧ ……（１）
ここで、記号”＊”は乗算記号である。

図４から図７に示される通り、低電圧ノードＮＬに接続されたスイッチングユニット２ａが有する入力コンデンサ１２ａの入力電圧Ｖａ’の値に対し、入力電圧Ｖｂ’、Ｖｃ’、およびＶｄ’の値は、この順に、小さくなる（Ｖａ’＞Ｖｂ’＞Ｖｃ’＞Ｖｄ’）。これは、充電用ダイオード１１ｂ、１１ｃ、および１１ｄの通電電圧ＶＤが、高電圧ノードＮＨに近いスイッチングユニット程、累積するからである。このため、入力コンデンサ１２ｄ，１２ｃ，１２ｂの耐圧値は、それぞれ入力コンデンサ１２ｃ，１２ｂ，１２ａの耐圧値より小さくなっている。耐圧値の小さなコンデンサは耐圧値の大きなコンデンサよりも安いので、同じ耐圧値の入力コンデンサ１２ａ〜１２ｄを使用する場合に比べ、低コスト化を図ることができる。

入力電圧Ｖａ’〜Ｖｄ’を、それぞれ、直流／直流コンバータ１３ａ〜１３ｄで、同じ倍率で変換して出力電圧Ｖａ〜Ｖｄを生成した場合、ゲート駆動信号１８ａ、１８ｂ、１８ｃ、および１８ｄの電圧（ゲート−エミッタ間電圧）は、この順に小さくなり、半導体スイッチング素子３０ａ〜３０ｄのスイッチングタイミングが不均一になる。

そこで、互いに異なる値を有する入力電圧Ｖａ’〜Ｖｄ’から、同じ値を有する出力電圧Ｖａ〜Ｖｄを生成するように、直流／直流コンバータ１３ａ〜１３ｄの特性を調整することで、半導体スイッチング素子３０ａ〜３０ｄのスイッチングタイミングが均一化される。ただし、半導体スイッチング素子３０ａ〜３０ｄのスイッチングタイミングの不均一が解消されるのであれば、出力電圧Ｖａ〜Ｖｄの値は、必ずしも完全に等しい値である必要はなく、ある程度の電圧差は許容される。

実施の形態１に係る半導体スイッチ回路１の効果を説明する。以下の説明において、特に断りが無い限り、スイッチングユニット２ａの記載は、スイッチングユニット２ａ〜２ｄを例示するものである。充電用ダイオード１１ａ等の記載の意味も同様である。

半導体スイッチ回路１は、高電圧ノードＮＨおよび低電圧ノードＮＬ間に直列接続された複数のスイッチングユニット２ａ〜２ｄと、ダイオード接続ノードＮ１およびＮ１ｄ間に直列接続された複数の充電用ダイオード１１ａ〜１１ｄを備える。スイッチングユニット２ａは、充電用ダイオード１１ａで、入力コンデンサ１２ａの端子間電圧を入力電圧Ｖａ’に充電する。直流／直流コンバータ１３ａは、入力電圧Ｖａ’を出力電圧Ｖａに変換し、平滑コンデンサ１４ａを充電する。ゲート駆動回路２０ａは、平滑コンデンサ１４ａから駆動電力を受け、ゲート駆動信号１８ａを生成する。半導体スイッチング素子３０ａは、ゲート駆動信号１８ａの電圧値が所定値を超えるとオンする。

半導体スイッチング素子３０ａは、直流／直流コンバータ１３ａが生成する駆動電力、および制御回路５０が出力する駆動信号１７ａに基づき、オン／オフ動作が決定される。特許文献１と異なり、トランスの１次巻線に対し、複数の異なる２次巻線で生成した交流電圧を直流電圧に変換して、各々のゲート駆動回路へ給電する構成を採用していない。従って、半導体スイッチ回路１によれば、トランスの１次側巻線と２次側巻線の絶縁耐圧確保やトランス結合容量に伴う種々の課題（大型化、重量化、コスト増加、保守点検の煩雑化、半導体スイッチング素子の必要以上の高耐圧化）が解決される。

直流／直流コンバータ１３ａ〜１３ｄは、それぞれ、充電用ダイオード１１ａ〜１１ｄで充電される入力コンデンサ１２ａ〜１２ｄの入力電圧Ｖａ’〜Ｖｄ’の減少値を見込んで、同一の値を有する出力電圧Ｖａ〜Ｖｄを生成する。この結果、半導体スイッチング素子３０ａ〜３０ｄのスイッチングタイミングは均一化され、半導体スイッチ回路１の応答速度が向上する。

半導体スイッチ回路１は、直列接続された充電用ダイオード１１ａ〜１１ｄの各々のカソード電圧を、各スイッチングユニット２ａ〜２ｄに供給する。半導体スイッチ回路１がオン状態からオフ状態に変化すると、直列接続された充電用ダイオード１１ａ〜１１ｄには、高電圧ノードＮＨの電圧に近い逆電圧が印加される。しかしながら、各充電用ダイオード１１ａ〜１１ｄに印加される逆電圧の値は、高電圧ノードＮＨの電圧を充電用ダイオード１１ａ〜１１ｄの個数で除算した値程度であるため、その除算して求められる逆電圧に耐性を有するダイオードを適用できる。その結果、半導体スイッチ回路１は、より小型化される。

＜実施の形態１の変形例＞
図８は、実施の形態１に係る半導体スイッチ回路１の変形例に係る半導体スイッチ回路１Ａの一部を説明する回路図である。

図８に示される半導体スイッチ回路１Ａは、図２に示される半導体スイッチ回路１と、以下の点で相違する。即ち、図２に示されるダイオード接続ノードＮ１〜Ｎ１ｄにおいて、隣接するダイオード接続ノードの一方（例えば、Ｎ１）および他方（Ｎ１ａ）には、それぞれ、充電用ダイオード１１ａのアノードおよびカソードが接続される。他の隣接するダイオード接続ノード間も、同様に、１つの充電用ダイオードが接続される。図８で省略されている他の回路構成は、図２に示される回路構成と同一である。

図８に示されるダイオード接続ノードＮ１〜Ｎ１ｄにおいて、隣接するダイオード接続ノードの一方（Ｎ１）および他方（Ｎ１ａ）には、それぞれ、充電ダイオードユニット１１１ａのアノードおよびカソードが接続される。充電ダイオードユニット１１１ａは、３つの直列接続された充電用ダイオードで構成される。他の隣接するダイオード接続ノード間も、同様に、充電ダイオードユニット１１１ｂ〜１１１ｄが接続される。半導体スイッチ回路１Ａにおいて、他の回路構成は、半導体スイッチ回路１と同一である。

上述の図７を参照した説明の通り、半導体スイッチ回路１Ａがオフした時、ダイオード接続ノードＮ１ｄ−Ｎ１間には、遮断電圧が印加される。充電ダイオードユニット１１１ａ〜１１１ｄは、直列接続された３個の充電用ダイオードで構成されているため、１つの充電用ダイオードに印加される逆バイアスの電圧値は、半導体スイッチ回路１の各充電用ダイオード１１ａ〜１１ｄに印加される逆バイアスの電圧値の３分の１となる。

その結果、実施の形態１の変形例に係る半導体スイッチ回路１Ａにおける充電ダイオードユニット１１１ａ〜１１１ｄを構成する充電用ダイオードに求められる耐圧値は、半導体スイッチ回路１における充電用ダイオード１１ａ〜１１ｄに求められる耐圧値よりも小さくなり、半導体スイッチ回路１Ａの小型化、および抵抗コスト化に貢献する。

実施の形態１およびその変形例において、図１に示される半導体直流遮断器２００は、半導体スイッチ回路１と、直列接続された高速断路器２０２および補助直流断路器２０３と、非線形抵抗２０５が並列に接続された構成であることを説明した。半導体スイッチ回路１と、高速断路器２０２、補助直流断路器２０３、および非線形抵抗２０５との接続関係は、その構成に限定されず、他の接続関係においても半導体スイッチ回路１を適用することができる。

さらに、図２に示される半導体スイッチ回路１は、高電圧ノードＮＨおよび低電圧ノードＮＬ間に直列に接続された４段のスイッチングユニット２ａ〜２ｄを備える。このスイッチングユニット２ａ等の段数は４段に限定されるものではなく、半導体スイッチ回路１に印加される直流送電経路２２０の遮断電圧の値により、適宜設定される。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ 半導体スイッチ回路、１１ａ〜１１ｄ 充電用ダイオード、１２ａ〜１２ｄ 入力コンデンサ、１３ａ〜１３ｄ 直流コンバータ、１４ａ〜１４ｄ 平滑コンデンサ、１５ａ〜１５ｄ 光ファイバ、１７ａ〜１７ｄ 駆動信号、１８ａ〜１８ｄ ゲート駆動信号、１１１ａ〜１１１ｄ 充電ダイオードユニット、２０ａ〜２０ｄ ゲート駆動回路、２ａ〜２ｄ スイッチングユニット、３０ａ〜３０ｄ 半導体スイッチング素子、２ａ〜２ｄ スイッチングユニット、５ 直流電源、１６ 制御信号、１７ａ〜１７ｄ 駆動信号、１８ａ〜１８ｄ ゲート駆動信号、２０ａ〜２０ｄ ゲート駆動回路、３０ａ〜３０ｄ 半導体スイッチング素子、５０ 制御回路、２００ 半導体直流遮断器、２０１ 限流リアクトル、２０２ 高速断路器、２０３ 補助直流断路器、２０４ 残留電流遮断用直流遮断器、２０５ 非線形抵抗、２２０ 直流送電経路、Ａ,Ｂ 接続点、Ｎ１，Ｎ１ａ〜Ｎ１ｄ ダイオード接続ノード、Ｎａ〜Ｎｄ スイッチ接続ノード、ＮＨ 高電圧ノード、ＮＬ 低電圧ノード、Ｖａ’〜Ｖｄ’ 入力電圧、Ｖａ〜Ｖｄ 出力電圧、ＶＯ 電源電圧。

半導体スイッチ回路は、高電圧ノードおよび低電圧ノード間に直列接続された第１〜第Ｎのスイッチングユニットと、それぞれ第１〜第Ｎのスイッチングユニットに対応して設けられた第１〜第Ｎの整流素子と、予め定められた直流電圧を出力する直流電源とを備える。Ｎは２以上の整数である。第１〜第Ｎの整流素子のカソードはそれぞれ第１〜第Ｎのスイッチングユニット接続され、第１〜第（Ｎ−１）の整流素子のアノードはそれぞれ第２〜第Ｎの整流素子のカソードに接続され、第Ｎの整流素子のアノードは直流電源の正極に接続されて予め定められた直流電圧を受け、直流電源の負極は低電圧ノードに接続される。高電圧ノードの電圧値は低電圧ノードの電圧値より高い。第１〜第Ｎのスイッチングユニットの各々は、半導体スイッチング素子と、半導体スイッチング素子を駆動するゲート駆動回路と、対応する整流素子のカソードから直流電圧を受けてゲート駆動回路へ駆動電力を供給する直流／直流コンバータとを含む。第１〜第Ｎのスイッチングユニットに含まれるＮ個の半導体スイッチング素子は、高電圧ノードおよび低電圧ノード間に直列接続される。

Claims (9)

1. 半導体スイッチ回路であって、
   高電圧ノードおよび低電圧ノード間に直列接続された第１〜第Ｎ（ただし、Ｎは２以上の整数である）のスイッチングユニットと、
   それぞれ前記第１〜第Ｎのスイッチングユニットに対応して設けられた第１〜第Ｎの整流素子とを備え、
   前記第１〜第Ｎの整流素子のカソードはそれぞれ前記第１〜第Ｎのスイッチングユニットに接続され、前記第１〜第（Ｎ−１）の整流素子のアノードはそれぞれ前記第２〜第Ｎの整流素子のカソードに接続され、前記第Ｎの整流素子のアノードは予め定められた直流電圧を受け、
   前記高電圧ノードの電圧値は前記低電圧ノードの電圧値より高く、
   前記第１〜第Ｎのスイッチングユニットの各々は、
   半導体スイッチング素子と、
   前記半導体スイッチング素子を駆動するゲート駆動回路と、
   対応する整流素子のカソードから直流電圧を受けて前記ゲート駆動回路へ駆動電力を供給する直流／直流コンバータとを含み、
   前記第１〜第Ｎのスイッチングユニットに含まれるＮ個の前記半導体スイッチング素子は、前記高電圧ノードおよび前記低電圧ノード間に直列接続される、半導体スイッチ回路。
2. 前記第１〜第Ｎのスイッチングユニットの前記直流／直流コンバータの出力電圧は同じ値である、請求項１に記載の半導体スイッチ回路。
3. 前記第１〜第Ｎのスイッチングユニットの各々は、さらに、入力コンデンサを含み、
   前記第１〜第Ｎのスイッチングユニットの前記入力コンデンサの一方端子はそれぞれ前記第１〜第Ｎの整流素子のカソードに接続され、それらの他方端子はそれぞれ前記第１〜第Ｎのスイッチングユニットの前記半導体スイッチング素子の前記低電圧ノード側の電極に接続されている、請求項１に記載の半導体スイッチ回路。
4. 前記第１〜第（Ｎ−１）のスイッチングユニットの前記入力コンデンサの耐圧値は、それぞれ前記第２〜第Ｎのスイッチングユニットの前記入力コンデンサの耐圧値より小さい、請求項３に記載の半導体スイッチ回路。
5. 前記第１〜第（Ｎ−１）のスイッチングユニットの前記直流／直流コンバータの入力電圧の値は、それぞれ前記第２〜第Ｎのスイッチングユニットの前記直流／直流コンバータの入力電圧の値より小さい、請求項１に記載の半導体スイッチ回路。
6. 前記半導体スイッチング素子は、珪素のバンドギャップの値よりも大きいバンドギャップの値を有する半導体で形成される、請求項１に記載の半導体スイッチ回路。
7. 非導通にされた前記第Ｎ〜第１のスイッチングユニットの前記半導体スイッチング素子は、前記ゲート駆動回路によって駆動されて１つずつ順次導通し、
   導通した前記第Ｎ〜第１のスイッチングユニットの前記半導体スイッチング素子は、前記ゲート駆動回路によって同時に非導通にされる、請求項１に記載の半導体スイッチ回路。
8. 前記予め定められた直流電圧を出力する直流電源をさらに備え、
   前記直流電源の正極は前記第Ｎの整流素子のアノードと接続され、
   前記直流電源の負極は前記低電圧ノードと接続される、請求項１に記載の半導体スイッチ回路。
9. 前記第１〜第Ｎの整流素子の各々は、１つのダイオードまたは直列接続された複数のダイオードを含む、請求項１に記載の半導体スイッチ回路。

Images