JP4765093B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP4765093B2 JP4765093B2 JP2001197132A JP2001197132A JP4765093B2 JP 4765093 B2 JP4765093 B2 JP 4765093B2 JP 2001197132 A JP2001197132 A JP 2001197132A JP 2001197132 A JP2001197132 A JP 2001197132A JP 4765093 B2 JP4765093 B2 JP 4765093B2
- Authority
- JP
- Japan
- Prior art keywords
- arm side
- circuit
- gate drive
- power supply
- lower arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、インバータなどの電力変換装置に適用するゲート駆動回路、特にその電源回路の改良に関する。
【０００２】
【従来の技術】
図６に電力用半導体素子としてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を用いた、インバータ１相分の回路図を示す。
同図において、１Ａは上アーム側（１Ｂは下アーム側）のＩＧＢＴ、２Ａは上アーム側（２Ｂは下アーム側）のＩＧＢＴに逆並列に接続されるダイオード、３Ａは上アーム側（３Ｂは下アーム側）のＩＧＢＴのゲート駆動回路、４Ａは上アーム側（４Ｂは下アーム側）の電源平滑用コンデンサ、５はブートストラップ用ダイオード、６は下アームのゲート駆動回路用電源である。また、７は上位の制御回路で、上下アームＩＧＢＴのゲート駆動信号ＳＡ，ＳＢを生成する。
下アーム側ゲート駆動回路３Ｂは電源６によって駆動されるが、上アーム側駆動回路用電源は、下アーム側ＩＧＢＴ１Ｂがオン状態時において、電源６よりダイオード５，コンデンサ４Ａ，ＩＧＢＴ１Ｂを介してコンデンサ４Ａに充電することで確立される。このように、下アーム側素子ＩＧＢＴ１Ｂをオンさせることで上アーム側駆動回路用電源を確立する回路を、ここではブートストラップ回路と呼ぶ。アーム素子によらず上アーム側駆動回路用電源を確立する、従来のチャージポンプ方式に比べて電源の簡素化が可能となる。
【０００３】
【発明が解決しようとする課題】
上アーム側ゲート駆動回路の電源電圧値Ｖｇｕは、下記（１）式で示すように下アーム側ＩＧＢＴ１Ｂがオンしているときの値で決まる。
Ｖｇｕ＝Ｖｇｄ−ＶＦＢ−ＶＣＥ （１）
概ね、ＶＦＢ＝１Ｖ，ＶＣＥ＝２Ｖ程度であるので、上アーム側ゲート駆動回路の電源電圧値は、下アーム側のそれ（Ｖｇｄ）に対して３Ｖ程度低い値となる。
一方、下アーム側のダイオードがオンしている場合、ＶＣＥ＝−１．５Ｖ程度となるので、上アーム側ゲート駆動回路の電源電圧値は、下アーム側のそれ（Ｖｇｄ）に比べて０．５Ｖ程度高い値となる。
【０００４】
以上のように、ブートストラップ電源を使用した場合は、上アーム側と下アーム側でゲート駆動回路の電源電圧値が異なるため、上アーム側ＩＧＢＴの損失増大や、上下アームＩＧＢＴのスイッチング波形がアンバランスになると言う問題がある。
したがって、この発明の課題は、上アーム側ＩＧＢＴの損失増大や、上下アームＩＧＢＴのスイッチング波形のアンバランスを解消することにある。
【０００５】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、電力変換器を構成する電力用半導体素子のゲート駆動用電源としてブートストラップ回路を用いたゲート駆動回路において、
下アーム側ゲート駆動用電源と並列に昇圧チョッパ回路用のインダクタとスイッチ素子との直列回路を接続し、このインダクタとスイッチ素子との接続点と、上アーム側ゲート駆動用電源との間に、カソード側が上アーム側ゲート駆動用電源の正側となるようにブロック用ダイオードを挿入し、前記昇圧チョッパ回路用のスイッチ素子は、前記電力用半導体素子のうちの下アーム側素子にゲート信号が与えられているときにオン，オフさせることを特徴とする。
【０００６】
請求項１の発明においては、前記電力用半導体素子のうちの下アーム側素子に電流が流れているか、この下アーム側素子と逆並列に接続されたダイオードに電流が流れているかを検出する電流極性検出手段を付加し、前記下アーム側素子に電流が流れているとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることができ（請求項２の発明）、または、前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段を付加し、その検出手段からの出力が所定値以下のとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることができ（請求項３の発明）、もしくは、前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段と、その検出電圧を所定値と一致させるように制御するフィードバック制御回路とを付加し、この制御回路からの出力を加味して昇圧チョッパ回路用のスイッチ素子をオン，オフ制御することができる（請求項４の発明）。
すなわち、昇圧チョッパ回路をブートストラップ回路と並列に動作させることで、不足電圧の補償を可能とするものである。
【０００７】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。
これは、図６に示す従来例に対し、昇圧チョッパ回路としてのインダクタ９，金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）１０およびブロック用のダイオード８等を接続して構成される。この昇圧チョッパ回路の電源としては、ゲート駆動回路用電源６を流用する。
こうすれば、ＭＯＳＦＥＴ１０のオン，オフにより、インダクタ９の蓄積エネルギーをコンデンサ４Ａのエネルギーに転換できるので、コンデンサ４Ａの電圧Ｖｇｕを図６の場合よりも高くすることができる。
【０００８】
図２にこの発明の第２の実施の形態を示す。
この回路は、ＭＯＳＦＥＴ１０のオンデューティ（オン，オフ比）を、発振器１１からの信号と制御回路７からのゲート信号ＳＢとをアンドゲート１２に導き、その論理積出力で決めるようにした点が特徴である。なお、図示は省略したが、ゲート信号ＳＢがゲート駆動回路３Ｂに入力されてから、ＩＧＢＴ１Ｂがオンするまでに若干の時間差があるので、この時間差相当分はＭＯＳＦＥＴ１０をオン，オフさせない回路が実際には必要となる。
【０００９】
図３にこの発明の第３の実施の形態を示す。
この回路は、図２に示すものに対し、ダイオード１３，電流源回路１４およびコンパレータ１５を付加して構成される。これにより、ＩＧＢＴ１Ｂ側に電流が流れている場合（ＶＣＥ＞０）は点Ｐは正側となり、ダイオード２Ｂ側に電流が流れている場合（ＶＣＥ＜０）は点Ｐは負側となるので、コンパレータ１５により極性判別が可能となる。その結果をアンドゲート１２に入力することで、ＩＧＢＴ１Ｂ側に電流が流れているときのみＭＯＳＦＥＴ１０をオン，オフさせるようにしている。
【００１０】
図４にこの発明の第４の実施の形態を示す。
この回路も図２に示すものに対し、さらにコンパレータ１６を付加し、これにより上アーム側の電源電圧値が或る設定値以上か以下かを判断する。そして、フォトカプラやレベル変換回路等から構成される伝達回路１７により、下アーム側にコンパレータ１６の出力結果を伝達し、電源電圧値が設定値以下のときのみＭＯＳＦＥＴ１０をオン，オフさせるようにしている。
【００１１】
図５にこの発明の第５の実施の形態を示す。
この回路も図２に示すものに対し、上アーム側の電源電圧値Ｖｇｕのアナログ情報を下アーム側に伝達する伝達回路１８、自動電圧調整器（ＡＶＲ）構成の減算器１９，比例，積分（ＰＩ）調節器２０，ＰＷＭ信号発生回路２１および比較器２２等を付加してＭＯＳＦＥＴ１０をオン，オフさせ、Ｖｇｕを或る設定値Ｖｇｕｒｅｆに一致させるように制御するものである。
【００１２】
【発明の効果】
請求項１の発明によれば、上アーム側の電源電圧値を従来方式よりも高くでき、その結果、上アームＩＧＢＴのスイッチング損失や定常損失の増加を防止することができる。
請求項２の発明によれば、ＭＯＳＦＥＴ１０のスイッチング期間を下アーム側ＩＧＢＴまたはこれと逆並列に接続されたダイオードがオンしているときに限定することで、ＭＯＳＦＥＴ１０を低耐圧のもので実現できる。
請求項３または４の発明によれば、下アーム側のダイオードに電流が流れている場合、または上アーム側の電源電圧値が所定値より高い場合は昇圧回路による充電は行なわないため、上アーム側の電源電圧値を従来回路の場合とほぼ等しくすることができる。
請求項５の発明によれば、上アーム側の電源電圧値をフィードバック制御により管理することで、上下アームの電源電圧値をほぼ等しくすることができる。これにより、上下アームでの発生損失やスイッチング波形のアンバランス現象が解消できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図である。
【図２】この発明の第２の実施の形態を示す構成図である。
【図３】この発明の第３の実施の形態を示す構成図である。
【図４】この発明の第４の実施の形態を示す構成図である。
【図５】この発明の第５の実施の形態を示す構成図である。
【図６】従来例を示す構成図である。
【符号の説明】
１Ａ，１Ｂ…ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）、２Ａ，２Ｂ，５，８，１３…ダイオード、３Ａ，３Ｂ…ゲート駆動回路、４Ａ，４Ｂ…コンデンサ、６…下アームゲート駆動回路用電源、７…制御回路、９…インダクタ、１０…ＭＯＳＦＥＴ、１１…発振器、１２…アンドゲート、１４…電流源回路、１５，１６，２２…コンパレータ、１７，１８…伝達回路、１９…減算器、２０…調節器、２１…ＰＷＭ発生回路、ＳＡ，ＳＢ…ゲート駆動信号。
【発明の属する技術分野】
この発明は、インバータなどの電力変換装置に適用するゲート駆動回路、特にその電源回路の改良に関する。
【０００２】
【従来の技術】
図６に電力用半導体素子としてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を用いた、インバータ１相分の回路図を示す。
同図において、１Ａは上アーム側（１Ｂは下アーム側）のＩＧＢＴ、２Ａは上アーム側（２Ｂは下アーム側）のＩＧＢＴに逆並列に接続されるダイオード、３Ａは上アーム側（３Ｂは下アーム側）のＩＧＢＴのゲート駆動回路、４Ａは上アーム側（４Ｂは下アーム側）の電源平滑用コンデンサ、５はブートストラップ用ダイオード、６は下アームのゲート駆動回路用電源である。また、７は上位の制御回路で、上下アームＩＧＢＴのゲート駆動信号ＳＡ，ＳＢを生成する。
下アーム側ゲート駆動回路３Ｂは電源６によって駆動されるが、上アーム側駆動回路用電源は、下アーム側ＩＧＢＴ１Ｂがオン状態時において、電源６よりダイオード５，コンデンサ４Ａ，ＩＧＢＴ１Ｂを介してコンデンサ４Ａに充電することで確立される。このように、下アーム側素子ＩＧＢＴ１Ｂをオンさせることで上アーム側駆動回路用電源を確立する回路を、ここではブートストラップ回路と呼ぶ。アーム素子によらず上アーム側駆動回路用電源を確立する、従来のチャージポンプ方式に比べて電源の簡素化が可能となる。
【０００３】
【発明が解決しようとする課題】
上アーム側ゲート駆動回路の電源電圧値Ｖｇｕは、下記（１）式で示すように下アーム側ＩＧＢＴ１Ｂがオンしているときの値で決まる。
Ｖｇｕ＝Ｖｇｄ−ＶＦＢ−ＶＣＥ （１）
概ね、ＶＦＢ＝１Ｖ，ＶＣＥ＝２Ｖ程度であるので、上アーム側ゲート駆動回路の電源電圧値は、下アーム側のそれ（Ｖｇｄ）に対して３Ｖ程度低い値となる。
一方、下アーム側のダイオードがオンしている場合、ＶＣＥ＝−１．５Ｖ程度となるので、上アーム側ゲート駆動回路の電源電圧値は、下アーム側のそれ（Ｖｇｄ）に比べて０．５Ｖ程度高い値となる。
【０００４】
以上のように、ブートストラップ電源を使用した場合は、上アーム側と下アーム側でゲート駆動回路の電源電圧値が異なるため、上アーム側ＩＧＢＴの損失増大や、上下アームＩＧＢＴのスイッチング波形がアンバランスになると言う問題がある。
したがって、この発明の課題は、上アーム側ＩＧＢＴの損失増大や、上下アームＩＧＢＴのスイッチング波形のアンバランスを解消することにある。
【０００５】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、電力変換器を構成する電力用半導体素子のゲート駆動用電源としてブートストラップ回路を用いたゲート駆動回路において、
下アーム側ゲート駆動用電源と並列に昇圧チョッパ回路用のインダクタとスイッチ素子との直列回路を接続し、このインダクタとスイッチ素子との接続点と、上アーム側ゲート駆動用電源との間に、カソード側が上アーム側ゲート駆動用電源の正側となるようにブロック用ダイオードを挿入し、前記昇圧チョッパ回路用のスイッチ素子は、前記電力用半導体素子のうちの下アーム側素子にゲート信号が与えられているときにオン，オフさせることを特徴とする。
【０００６】
請求項１の発明においては、前記電力用半導体素子のうちの下アーム側素子に電流が流れているか、この下アーム側素子と逆並列に接続されたダイオードに電流が流れているかを検出する電流極性検出手段を付加し、前記下アーム側素子に電流が流れているとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることができ（請求項２の発明）、または、前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段を付加し、その検出手段からの出力が所定値以下のとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることができ（請求項３の発明）、もしくは、前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段と、その検出電圧を所定値と一致させるように制御するフィードバック制御回路とを付加し、この制御回路からの出力を加味して昇圧チョッパ回路用のスイッチ素子をオン，オフ制御することができる（請求項４の発明）。
すなわち、昇圧チョッパ回路をブートストラップ回路と並列に動作させることで、不足電圧の補償を可能とするものである。
【０００７】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。
これは、図６に示す従来例に対し、昇圧チョッパ回路としてのインダクタ９，金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）１０およびブロック用のダイオード８等を接続して構成される。この昇圧チョッパ回路の電源としては、ゲート駆動回路用電源６を流用する。
こうすれば、ＭＯＳＦＥＴ１０のオン，オフにより、インダクタ９の蓄積エネルギーをコンデンサ４Ａのエネルギーに転換できるので、コンデンサ４Ａの電圧Ｖｇｕを図６の場合よりも高くすることができる。
【０００８】
図２にこの発明の第２の実施の形態を示す。
この回路は、ＭＯＳＦＥＴ１０のオンデューティ（オン，オフ比）を、発振器１１からの信号と制御回路７からのゲート信号ＳＢとをアンドゲート１２に導き、その論理積出力で決めるようにした点が特徴である。なお、図示は省略したが、ゲート信号ＳＢがゲート駆動回路３Ｂに入力されてから、ＩＧＢＴ１Ｂがオンするまでに若干の時間差があるので、この時間差相当分はＭＯＳＦＥＴ１０をオン，オフさせない回路が実際には必要となる。
【０００９】
図３にこの発明の第３の実施の形態を示す。
この回路は、図２に示すものに対し、ダイオード１３，電流源回路１４およびコンパレータ１５を付加して構成される。これにより、ＩＧＢＴ１Ｂ側に電流が流れている場合（ＶＣＥ＞０）は点Ｐは正側となり、ダイオード２Ｂ側に電流が流れている場合（ＶＣＥ＜０）は点Ｐは負側となるので、コンパレータ１５により極性判別が可能となる。その結果をアンドゲート１２に入力することで、ＩＧＢＴ１Ｂ側に電流が流れているときのみＭＯＳＦＥＴ１０をオン，オフさせるようにしている。
【００１０】
図４にこの発明の第４の実施の形態を示す。
この回路も図２に示すものに対し、さらにコンパレータ１６を付加し、これにより上アーム側の電源電圧値が或る設定値以上か以下かを判断する。そして、フォトカプラやレベル変換回路等から構成される伝達回路１７により、下アーム側にコンパレータ１６の出力結果を伝達し、電源電圧値が設定値以下のときのみＭＯＳＦＥＴ１０をオン，オフさせるようにしている。
【００１１】
図５にこの発明の第５の実施の形態を示す。
この回路も図２に示すものに対し、上アーム側の電源電圧値Ｖｇｕのアナログ情報を下アーム側に伝達する伝達回路１８、自動電圧調整器（ＡＶＲ）構成の減算器１９，比例，積分（ＰＩ）調節器２０，ＰＷＭ信号発生回路２１および比較器２２等を付加してＭＯＳＦＥＴ１０をオン，オフさせ、Ｖｇｕを或る設定値Ｖｇｕｒｅｆに一致させるように制御するものである。
【００１２】
【発明の効果】
請求項１の発明によれば、上アーム側の電源電圧値を従来方式よりも高くでき、その結果、上アームＩＧＢＴのスイッチング損失や定常損失の増加を防止することができる。
請求項２の発明によれば、ＭＯＳＦＥＴ１０のスイッチング期間を下アーム側ＩＧＢＴまたはこれと逆並列に接続されたダイオードがオンしているときに限定することで、ＭＯＳＦＥＴ１０を低耐圧のもので実現できる。
請求項３または４の発明によれば、下アーム側のダイオードに電流が流れている場合、または上アーム側の電源電圧値が所定値より高い場合は昇圧回路による充電は行なわないため、上アーム側の電源電圧値を従来回路の場合とほぼ等しくすることができる。
請求項５の発明によれば、上アーム側の電源電圧値をフィードバック制御により管理することで、上下アームの電源電圧値をほぼ等しくすることができる。これにより、上下アームでの発生損失やスイッチング波形のアンバランス現象が解消できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図である。
【図２】この発明の第２の実施の形態を示す構成図である。
【図３】この発明の第３の実施の形態を示す構成図である。
【図４】この発明の第４の実施の形態を示す構成図である。
【図５】この発明の第５の実施の形態を示す構成図である。
【図６】従来例を示す構成図である。
【符号の説明】
１Ａ，１Ｂ…ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）、２Ａ，２Ｂ，５，８，１３…ダイオード、３Ａ，３Ｂ…ゲート駆動回路、４Ａ，４Ｂ…コンデンサ、６…下アームゲート駆動回路用電源、７…制御回路、９…インダクタ、１０…ＭＯＳＦＥＴ、１１…発振器、１２…アンドゲート、１４…電流源回路、１５，１６，２２…コンパレータ、１７，１８…伝達回路、１９…減算器、２０…調節器、２１…ＰＷＭ発生回路、ＳＡ，ＳＢ…ゲート駆動信号。
Claims (4)
- 電力変換器を構成する電力用半導体素子のゲート駆動用電源としてブートストラップ回路を用いたゲート駆動回路において、
下アーム側ゲート駆動用電源と並列に昇圧チョッパ回路用のインダクタとスイッチ素子との直列回路を接続し、このインダクタとスイッチ素子との接続点と、上アーム側ゲート駆動用電源との間に、カソード側が上アーム側ゲート駆動用電源の正側となるようにブロック用ダイオードを挿入し、前記昇圧チョッパ回路用のスイッチ素子は、前記電力用半導体素子のうちの下アーム側素子にゲート信号が与えられているときにオン，オフさせることを特徴とするゲート駆動回路。 - 前記電力用半導体素子のうちの下アーム側素子に電流が流れているか、この下アーム側素子と逆並列に接続されたダイオードに電流が流れているかを検出する電流極性検出手段を付加し、前記下アーム側素子に電流が流れているとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることを特徴とする請求項１に記載のゲート駆動回路。
- 前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段を付加し、その検出手段からの出力が所定値以下のとき前記昇圧チョッパ回路用のスイッチ素子をオン，オフさせることを特徴とする請求項１に記載のゲート駆動回路。
- 前記上アーム側ゲート駆動回路の電源電圧を検出する電圧検出手段と、その検出電圧を所定値と一致させるように制御するフィードバック制御回路とを付加し、この制御回路からの出力を加味して昇圧チョッパ回路用のスイッチ素子をオン，オフ制御することを特徴とする請求項１に記載のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197132A JP4765093B2 (ja) | 2001-06-28 | 2001-06-28 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197132A JP4765093B2 (ja) | 2001-06-28 | 2001-06-28 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018821A JP2003018821A (ja) | 2003-01-17 |
| JP4765093B2 true JP4765093B2 (ja) | 2011-09-07 |
Family
ID=19034793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197132A Expired - Fee Related JP4765093B2 (ja) | 2001-06-28 | 2001-06-28 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4765093B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501497B2 (ja) * | 2004-03-30 | 2010-07-14 | Ｔｄｋ株式会社 | ゲート駆動回路 |
| WO2015011949A1 (ja) | 2013-07-24 | 2015-01-29 | 三菱電機株式会社 | 半導体スイッチ回路 |
| JP2014033614A (ja) * | 2013-11-18 | 2014-02-20 | National Institute Of Advanced Industrial & Technology | 電力変換装置 |
| JP6500999B2 (ja) * | 2016-02-16 | 2019-04-17 | 富士電機株式会社 | 半導体装置 |
| JP6801343B2 (ja) * | 2016-09-29 | 2020-12-16 | 株式会社Ihi | 電力変換器 |
| JP6950495B2 (ja) * | 2017-11-28 | 2021-10-13 | 株式会社Ihi | 電力変換器 |
| JP7438092B2 (ja) | 2020-12-15 | 2024-02-26 | 三菱電機株式会社 | 電圧生成回路および半導体モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190275A (ja) * | 1982-04-30 | 1983-11-07 | Toshiba Corp | 昇圧チヨツパの制御装置 |
| JPS62230353A (ja) * | 1986-03-28 | 1987-10-09 | Mitsubishi Electric Corp | ３端子可制御電気弁の駆動制御装置 |
| JP2670406B2 (ja) * | 1992-09-11 | 1997-10-29 | 株式会社東芝 | ゲート電力供給回路 |
| JPH11122952A (ja) * | 1997-10-16 | 1999-04-30 | Fuji Electric Co Ltd | 電力変換器の駆動回路の電源 |
| JP2000092822A (ja) * | 1998-09-08 | 2000-03-31 | Fuji Electric Co Ltd | 半導体スイッチング素子の駆動電源回路 |
| JP2000236656A (ja) * | 1999-02-17 | 2000-08-29 | Hitachi Ltd | 半導体電力変換装置 |
-
2001
- 2001-06-28 JP JP2001197132A patent/JP4765093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018821A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184674B2 (en) | Power conversion apparatus that provides power conversion between AC and DC power | |
| US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
| TWI501533B (zh) | 一種離線電壓調節器、離線調節器積體電路及其電壓轉換方法 | |
| US10153702B2 (en) | Switched-mode power supply controller using a single pin for both input voltage sensing and control of power supply charging | |
| JP2634306B2 (ja) | インバータ装置の駆動回路 | |
| JP3542313B2 (ja) | 半導体スイッチング素子の駆動方法及び電源装置 | |
| JP6185860B2 (ja) | 双方向コンバータ | |
| KR102129872B1 (ko) | 양방향 능동 정류 브릿지를 이용하는 전력 변환기 | |
| US6414854B2 (en) | Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element | |
| JP4765093B2 (ja) | ゲート駆動回路 | |
| US20130088904A1 (en) | Alternating-current/direct-current converter | |
| JP5394975B2 (ja) | スイッチングトランジスタの制御回路およびそれを用いた電力変換装置 | |
| KR20150049061A (ko) | 배터리를 충방전하기 위한 양방향 ｄｃ－ｄｃ 컨버터 및 이를 이용한 배터리 충방전 방법 | |
| JP6818140B2 (ja) | 電力変換装置 | |
| JP2004215356A (ja) | スイッチング電源装置 | |
| KR101958787B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
| US20030021594A1 (en) | DC motor matrix converter with field and armature circuits | |
| JP2002359977A (ja) | スイッチング電源装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP2777892B2 (ja) | 共振型インバータ式ｘ線装置 | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JP3296424B2 (ja) | 電力変換装置 | |
| KR101043552B1 (ko) | 소프트 스위칭 컨버터 및 이를 이용한 인버터 | |
| US20230076042A1 (en) | Apparatus and Method for Controlling Converter | |
| JPH10178781A (ja) | 三相整流器の力率改善回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |