JP6500999B2 - 半導体装置 - Google Patents

Description

本発明は、トーテムポール接続されたハイサイドスイッチング素子とローサイドスイッチング素子を相補的に駆動するハイサイド駆動回路とローサイド駆動回路とを備えた半導体装置に関する。

図１１はトーテムポール接続されたハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２とを備えた電力変換器の概略構成を示している。この電力変換器は、相補的にオン・オフされるスイッチング素子ＸＭ１,ＸＭ２を介して直流電圧ＨＶおよび接地電位を交互に負荷ＲＬに出力し、これによって負荷ＲＬに供給する交流電力を生成するＤＣ／ＡＣコンバータとしての役割を担う。

ハイサイド駆動回路１１およびローサイド駆動回路１２を備えてスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフする半導体装置１は、例えばＩＰＭ（Intelligent Power Module）として実現される。この半導体装置１は、外部機器であるコントローラ２から与えられる制御信号ＩＮに従ってハイサイド駆動信号とローサイド駆動信号とを相補的に生成するインターフェース回路１３を備える。ハイサイド駆動回路１１はハイサイド駆動信号に従ってハイサイドスイッチング素子ＸＭ１をオン・オフし、またローサイド駆動回路１２はローサイド駆動信号に従ってローサイドスイッチング素子ＸＭ２をオン・オフする。尚、インターフェース回路１３が生成したハイサイド駆動信号は、レベルシフト回路１４を介してハイサイド駆動回路１１に与えられる。

ここでローサイド駆動回路１２およびインターフェース回路１３は、接地電位ＧＮＤを基準電位として所定の電源電圧ＶＣＣを受けて動作する。またハイサイド駆動回路１１はスイッチング素子ＸＭ１,ＸＭ２の直列接続点に生起される中間電圧ＶＳを基準電位とし、ブートストラップダイオードＤbsおよびブートストラップコンデンサＣbsからなるブートストラップ回路にて電源電圧ＶＣＣを昇圧（ブートストラップ）した電源電圧ＶＢを受けて動作する。

ブートストラップ回路は、ローサイドスイッチング素子ＸＭ２のオン時に電源電圧ＶＣＣによりブートストラップコンデンサＣbsを充電する。ブートストラップ回路は、ローサイドスイッチング素子ＸＭ２がオフ動作のとき、ハイサイドスイッチング素子ＸＭ１のオン動作に伴ってブートストラップコンデンサＣbsの低電圧側端子電圧である中間電圧ＶＳが上昇することを利用して、昇圧（ブートストラップ）された電源電圧ＶＢを生成する。

基本的には上述した如く構成される半導体装置１において、例えばハイサイドスイッチング素子ＸＭ１のオン時間が長いとき、ブートストラップコンデンサＣbsに充電された電荷の減少が大きくなり、ハイサイド駆動回路１１の駆動に必要な電源電圧ＶＢを維持することができなくなる虞れがある。

このような不具合を解消する為に、例えば特許文献１にはローサイドスイッチング素子ＸＭ２をオフする際、高圧側電位を基準電位とするフローティング電源ＦＶからブートストラップコンデンサＣbsに電流を供給することが開示されている（特許文献１の図１を参照）。しかし特許文献１に開示される構成においては、フローティング電源ＦＶを用意しなければならず、追加コストの発生やそもそもフローティング電源ＦＶ自体をどうするのか等の問題が生じる。

また特許文献２にはローサイドスイッチング素子ＸＭ２がオンのとき、高圧の直流電圧ＨＶから抵抗Ｒ１を介してブートストラップコンデンサＣbsを直接的に充電することが開示されている（特許文献２の図１を参照）。しかし特許文献２に開示される構成においてはハイサイドスイッチング素子ＸＭ１がオンのときには直流電圧ＨＶと中間電圧ＶＳとが略同電位となり、抵抗Ｒ１が電源電圧ＶＢに対して負荷となってブートストラップコンデンサＣbsに充電した電荷を放電すると言う不具合が生じる。

しかもローサイドスイッチング素子ＸＭ２がオンのときには中間電圧ＶＳと接地電位ＧＮＤとが略同電位となるのでブートストラップコンデンサＣbsの充電電流が大きくなる。更にブートストラップコンデンサＣbsの充電電圧を規定するツェナーダイオードに流れるクランプ電流も大きくなる。この結果、ブートストラップ回路における消費電力が増大し、半導体装置１の小型化を図ることが困難になると言う問題がある。

この点、特許文献３には図１２に示すようにスイッチ素子Ｑn１,Ｑn２を介して電源電圧ＶＣＣにより１段目のコンデンサＣ１を充電した後、スイッチ素子Ｑp１,Ｑp２を介してコンデンサＣ１の充電電圧にて２段目のコンデンサＣ２を充電することが開示される。特許文献３に開示される構成によれば、スイッチング素子ＸＭ１,ＸＭ２のオン・オフとは独立に制御回路１５による制御の下でスイッチ素子Ｑn１,Ｑn２とスイッチ素子Ｑp１,Ｑp２を相補的にオン・オフさせることで、２段目のコンデンサＣ２の充電電圧として電源電圧ＶＢが生成される。従ってローサイドスイッチング素子ＸＭ２のオフ時間が長い場合でもハイサイド駆動回路１１を駆動する上で必要な電源電圧ＶＢを確保することが可能となる。

特開２０１１−２３４４３０号公報 特開２０１３−５５５４９号公報 特開２００７−６２０７号公報

しかしながら特許文献３に開示される構成においては、２段目のスイッチ素子Ｑp１,Ｑp２をオン・オフする為には制御回路１５内にレベルシフト回路を組み込むことが必要である。また、中間電圧ＶＳはスイッチング素子ＸＭ１,ＸＭ２のスイッチング動作に伴い高圧の直流電圧ＨＶになったり、接地電位ＧＮＤになったりする。中間電圧ＶＳが高電圧になるとき、電源電圧ＶＢも高電圧になっている。

これらの高電圧からスイッチ素子Ｑn１,Ｑn２に電源電圧ＶＣＣを供給する電源を分離・保護するためには、スイッチ素子Ｑn１,Ｑn２,Ｑp１,Ｑp２としてそれぞれ高耐圧素子を用いることが必要となる。またレベルシフト回路についても高耐圧素子を用いて構成することが必要となる。これ故、ブートストラップ回路の構成が複雑化すると共に、高耐圧素子の採用に伴う部品コストの高価格化が否めない。

本発明はこのような事情を考慮してなされたもので、その目的は、ハイサイドスイッチング素子のオン時間が長い場合でも、前記ハイサイドスイッチング素子をオン・オフ駆動するハイサイド駆動回路に安定に電源供給することのできるブートストラップ回路を備えた安価で簡易な構成の半導体装置を提供することにある。

本発明に係る半導体装置は、基本的にはトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子をそれぞれ相補的にオン・オフするハイサイド駆動回路およびローサイド駆動回路と、ダイオードを介して前記ローサイド駆動回路の駆動電源に接続されて前記ローサイドスイッチング素子のオン時に充電され、その充電電圧を前記ローサイドスイッチング素子のオフ時に昇圧して前記ハイサイド駆動回路に印加するブートストラップコンデンサとを備える。

特に本発明に係る半導体装置は上述した目的を達成するべく上記構成に加えて、
更にスイッチ回路を介して前記ブートストラップコンデンサに並列的に設けられて前記ハイサイドスイッチング素子のオン時に前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に生起される中間電圧により充電される補助ブートストラップコンデンサと、
前記接続点に接続されて該補助ブートストラップコンデンサの充電開始電圧を規定するツェナーダイオードと、
前記ハイサイドスイッチング素子のオン時における前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記スイッチ回路を介して前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加する制御回路と
を備えたことを特徴としている。

即ち、本発明に係る半導体装置は、概略的にはローサイドスイッチング素子のオン時に充電されるブートストラップコンデンサと並列に、前記ローサイドスイッチング素子のオフ時に充電される補助ブートストラップコンデンサを備える。そしてハイサイドスイッチング素子のオン時間が長いときには、ブートストラップコンデンサからハイサイド駆動回路に印加される電圧の低下を補助ブートストラップコンデンサの充電電圧を用いて補うようにしたことを特徴としている。

ちなみに前記ハイサイド駆動回路は、前記接続点の電圧動作基準電圧として動作するように構成される。そして前記ツェナーダイオードは、前記中間電圧により充電される前記補助ブートストラップコンデンサの充電基準電圧を前記ローサイド駆動回路の駆動電源の電圧として規定する役割を担う。また前記制御回路は、前記ハイサイドスイッチング素子のオン時間が予め設定した時間を上回るとき、前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したと判断するものであっても良い。

好ましくは前記スイッチ回路は、例えば前記ハイサイドスイッチング素子のオン時で前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記補助ブートストラップコンデンサを前記ハイサイド駆動回路の電源ラインに並列接続する第１および第２のスイッチと、前記ハイサイドスイッチング素子がオンで前記第１および第２のスイッチがオフのときに前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第３および第４のスイッチとを備えて構成される。これらの第１〜第４のスイッチとしては、例えば双方向アナログスイッチが用いられる。

また前記制御回路は、好ましくはトーテムポール接続された前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との直列接続点に生起される中間電圧を動作基準電圧として動作するように設けられる。特に前記制御回路は、例えば前記ハイサイド駆動回路に印加される電源電圧の低下を検出して電圧低下検出信号を出力する電圧低下検出器と、前記電圧低下検出信号に基づいて前記第１〜第４のスイッチをそれぞれオン・オフ制御するスイッチ信号を生成する制御ロジック回路とを備えて構成される。ちなみに前記第１および第２のスイッチは、第３および第４のスイッチと相補的にオン・オフするように設けられる。

尚、前記第１のスイッチを、前記補助ブートストラップコンデンサの充電電圧が前記ブートストラップコンデンサの充電電圧を上回ったときに導通する第１のダイオードとして実現し、また前記第３のスイッチを、前記補助ブートストラップコンデンサの充電電圧が前記ツェナーダイオードにより規定される電圧を下回るときに導通する第２のダイオードとして実現することも可能である。

また本発明は上述した構成の半導体装置において、
更に前記第１および第２のスイッチの導通時に前記ブートストラップコンデンサを前記ローサイド駆動回路の駆動電源から切り離す第５および第６のスイッチ、並びに前記第５および第６のスイッチに対して相補的に導通して前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第７および第８のスイッチを設けて構成することも可能である。この場合、前記第５〜第８のスイッチについても双方向アナログスイッチを用いて実現すれば良い。

この場合、例えば前記ツェナーダイオードのカソードを、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点に接続する。そしてこのツェナーダイオードのアノードを前記中間電圧に対する負側の基準電位を規定し、該ツェナーダイオードのアノード・カソード間電圧が前記充電基準電圧となるようにすることが好ましい。

本発明に係る半導体装置は、上述したようにローサイドスイッチング素子のオン時に充電されるブートストラップコンデンサに加えて前記ハイサイドスイッチング素子のオン時に充電される補助ブートストラップコンデンサを備える。そしてハイサイドスイッチング素子のオン時間が長いときには、前記ブートストラップコンデンサからハイサイド駆動回路に印加される電圧の低下を前記補助ブートストラップコンデンサの充電電圧を用いて補うように構成されている。

従って上記構成の半導体装置によれば、ハイサイドスイッチング素子のオン時間が長い場合であっても前記ハイサイド駆動回路に、その動作に必要な電源電圧を安定に供給することができる。故に簡易な構成でありながらハイサイドスイッチング素子のオン・オフ条件に係わることなしに前記ハイサイド駆動回路の安定した動作を保証することが可能となる等の実用上多大なる効果が奏せられる。

また上記構成によれば、前記ハイサイド駆動回路は前記接続点の電圧を動作基準電圧として動作する。従って特許文献３に開示されるような高価な高耐圧素子を用いることなくブートストラップ回路を安価に構築することができる。しかも第１〜第４のスイッチのオン・オフをそれぞれ制御する制御回路についても、例えば制御ロジック回路として簡易に構築することができるので、この点においても半導体装置の低価格化を図ることができる等の効果も奏せられる。

また更に第５〜第８のスイッチを備えて構成される半導体装置によれば前記ブートストラップコンデンサの充放電とは独立して前記補助ブートストラップコンデンサを充電することができる。そして前記ブートストラップコンデンサの充電電圧が低下し、これに伴って前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加している際には前記ブートストラップコンデンサを再充電することが可能となる。従って前記ハイサイドスイッチング素子のオン時間が長い場合であっても前記ブートストラップコンデンサの役割を逸早く回復させ、ハイサイド駆動回路に安定に電源電圧を供給することが可能となる。

本発明の第１の実施形態に係る半導体装置の概略構成図。 図１に示す半導体装置における制御回路の構成例を示す図。 図２に示す制御回路の動作を示すタイミング図。 図１に示す半導体装置におけるブートストラップ動作を示すタイミング図。 本発明の第２の実施形態に係る半導体装置の概略構成図。 図５に示す半導体装置における制御回路の構成例を示す図。 図６に示す制御回路の動作を示すタイミング図。 図５に示す半導体装置におけるブートストラップ動作を示すタイミング図。 本発明の第３の実施形態に係る半導体装置の概略構成図。 図９に示す半導体装置における制御回路の構成例を示す図。 トーテムポール接続されたハイサイドスイッチング素子とローサイドスイッチング素子をそれぞれ駆動するハイサイド駆動回路とローサイド駆動回路とを備えた従来一般的な半導体装置の概略構成図。 ローサイドスイッチング素子のオン・オフに係わらずにハイサイド駆動回路に安定に電力供給するように構成した従来の半導体装置の一例を示す図。

以下、図面を参照して本発明の実施形態について説明する。

図１は本発明の第１の実施形態に係る半導体装置１の概略構成を示す図である。尚、本発明の実施形態においては、図１１に示した従来の半導体装置１と同一部分には同一符号を付して説明する。

本発明に係る半導体装置１は、基本的にはトーテムポール接続されたハイサイドスイッチング素子ＸＭ１およびローサイドスイッチング素子ＸＭ２を相補的に駆動するハイサイド駆動回路１１およびローサイド駆動回路１２と、ブートストラップダイオードＤbsを介してローサイド駆動回路１２の駆動電源に接続されたブートストラップコンデンサＣbsとを備えて構成される。

ブートストラップコンデンサＣbsは、その一端をハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続し、他端をブートストラップダイオードＤbsのカソードに接続されている。従ってブートストラップコンデンサＣbsは、ローサイドスイッチング素子ＸＭ２のオン時には接地電位ＧＮＤを基準電位としてブートストラップダイオードＤbsを介して電源電圧ＶＣＣに充電される。そしてブートストラップコンデンサＣbsに充電された電圧は、ローサイドスイッチング素子ＸＭ２のオフに伴ってハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点の電位ＶＳを基準とする電位まで昇圧（ブートストラップ）される。このようにして昇圧されたブートストラップコンデンサＣbsの充電電圧が電源電圧ＶＢとしてハイサイド駆動回路１１に印加される。

第１の実施形態に係る半導体装置１が特徴とするところは、第１〜第４のスイッチＳＷ１〜ＳＷ４からなるスイッチ回路を介してブートストラップコンデンサＣbsと並列的に補助ブートストラップコンデンサＣsplを備える点にある。尚、第１〜第４のスイッチＳＷ１〜ＳＷ４は双方向アナログスイッチ（トランスミッションゲート）などで構成される。第１および第２のスイッチＳＷ１,ＳＷ２は、制御回路１５の制御を受けて互いに連動してオン・オフするものであり、また第３および第４のスイッチＳＷ３,ＳＷ４もまた制御回路１５の制御を受けて互いに連動してオン・オフするものである。

具体的には補助ブートストラップコンデンサＣsplの一端は、第１のスイッチＳＷ１を介してブートストラップダイオードＤbsのカソード（ブートストラップコンデンサＣbsの他端側）に接続され、補助ブートストラップコンデンサＣsplの他端は第２のスイッチＳＷ２を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点（ブートストラップコンデンサＣbsの一端側）に接続されている。また同時に補助ブートストラップコンデンサＣsplの一端は、第３のスイッチＳＷ３を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点（ブートストラップコンデンサＣbsの一端側）に接続され、補助ブートストラップコンデンサＣsplの他端は第４のスイッチＳＷ４を介して基準電位ＭＶＳに接続されている。基準電位ＭＶＳは定電流源ｉbiasを介して接地電位ＧＮＤに接続されている。

尚、ブートストラップコンデンサＣbsの一端と定電流源ｉbiasとの間にはツェナーダイオードＺＤが介装されている。後述するように、このツェナーダイオードＺＤの両端電圧（特に、降伏電圧）が、補助ブートストラップコンデンサＣsplを充電する充電基準電圧となる。

ここで第３および第４のスイッチＳＷ３,ＳＷ４は、ローサイドスイッチング素子ＸＭ２がオフであって、ハイサイドスイッチング素子ＸＭ１がオンのときに導通（オン）制御されて補助ブートストラップコンデンサＣsplを充電する役割を担う。このとき、ツェナーダイオードＺＤのカソードには高圧の直流電圧ＨＶが印加されて降伏し、その降伏電圧が充電基準電圧として補助ブートストラップコンデンサＣsplに印加される。また第１および第２のスイッチＳＷ１,ＳＷ２は、ローサイドスイッチング素子ＸＭ２がオフであって、ブートストラップコンデンサＣbsからハイサイド駆動回路１１に供給される電源電圧ＶＢが該ハイサイド駆動回路１１の動作を保証する最低電圧付近の予め定めた所定電圧まで低下したときに導通（オン）制御される。これらの第１および第２のスイッチＳＷ１,ＳＷ２のオンによって電源電圧ＶＢの低下が補助ブートストラップコンデンサＣsplからの充電電圧の放電によって補われ、ハイサイド駆動回路１１に給電される電源電圧ＶＢの低下が防がれる。尚、このときの第３および第４のスイッチＳＷ３,ＳＷ４はオフとなっている。

このように第１〜第４のスイッチＳＷ１〜ＳＷ４のオン・オフを制御する制御回路１５は、例えば図２に示すように構成される。この制御回路１５は、その基準電位ＭＶＳをツェナーダイオードＺＤのアノードから得ている。基準電位ＭＶＳは、ツェナーダイオードＺＤが降伏しているときは（中間電圧ＶＳ−ツェナーダイオードＺＤの降伏電圧）となり、ツェナーダイオードＺＤが降伏していないときは接地電位ＧＮＤとなる。なお、ツェナーダイオードＺＤの降伏電圧は、ハイサイドスイッチング素子ＸＭ１がオンし、ローサイドスイッチング素子ＸＭ２がオフのときにツェナーダイオードＺＤが降伏するように設定されている。

ここでハイサイド駆動回路１１は、中間電圧ＶＳを動作基準電位として動作する。制御回路１５は、ハイサイドスイッチング素子ＸＭ１のオン駆動に連動してハイサイド駆動回路１１が出力する信号ＣＥＮＢを入力して該制御回路１５の基準電位ＭＶＳをＬレベルとするオン信号ＣＥＮに変換する入力回路１５ａを備える。また制御回路１５は、中間電圧ＶＳを基準電位として電源電圧ＶＢの低下、即ち、（ＶＢ−ＶＳ）間電圧の低下を検出する電圧低下検出器１６を備える。この電圧低下検出器１６は、電源電圧ＶＢがハイサイド駆動回路１１の動作を保証する最低電圧付近の予め定めた所定電圧まで低下したとき、電圧低下の検出信号を出力する。電源電圧ＶＢの低下時に電圧低下検出器１６から出力される検出信号は、入力回路１５ｂを介して基準電位ＭＶＳをＬレベルとする電圧低下信号ＵＶＥＮに変換される。

また制御回路１５に設けられた制御ロジック回路１５ｃは基準電位ＭＶＳを動作基準電圧とし、中間電圧ＶＳを電源電圧として動作する。そして制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧低下信号ＵＶＥＮとに従って、例えば図３に示すように第１〜第４のスイッチＳＷ１〜ＳＷ４をそれぞれオン・オフ制御する為のスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ３,Ｓ４を生成する。

特に制御ロジック回路１５ｃは、中間電位ＶＳを基準とする電源電圧ＶＢ（ＶＢ-ＶＳ間電圧）がハイサイド駆動回路１１の動作を保証する電圧まで低下したときにだけスイッチ信号Ｓ１Ｃ,Ｓ２Ｃを生成する。具体的には制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧低下信号ＵＶＥＮとに従って、ハイサイドスイッチング素子ＸＭ１がオンの状態において（ＶＢ−ＶＳ）間電圧が低下したときにスイッチ信号Ｓ１Ｃ,Ｓ２Ｃを出力する。

尚、オン信号ＣＥＮは必ずしも制御ロジック回路１５ｃの動作に必要ではない。なぜならば、信号ＣＥＮＢがＨレベルの期間は、基本的にローサイドスイッチング素子ＸＭ２がオンして中間電位ＶＳが接地電位ＧＮＤとなり、制御ロジック回路１５ｃに電源が供給されていない状態となるので、信号ＣＥＮＢがＨレベルであることを制御ロジック回路１５ｃに伝えても無意味であるからである。但し、ハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２がともにオフしているデッドタイムでの動作を確定させるためには、オン信号ＣＥＮはあった方がよい。

ここで制御ロジック回路１５ｃが生成するスイッチ信号Ｓ１Ｃ,Ｓ２ＣはＬレベルのときに第１および第２のスイッチＳＷ１,ＳＷ２をオンにする為の負論理信号である。これらのスイッチ信号Ｓ１Ｃ,Ｓ２Ｃは出力回路１５ｄ,１５ｅを介して電源電圧ＶＢまたは中間電圧ＶＳに択一的に設定される信号に変換されて第１および第２のスイッチＳＷ１,ＳＷ２にそれぞれ印加される。またスイッチ信号Ｓ３,Ｓ４はＨレベルのときに第３および第４のスイッチＳＷ３,ＳＷ４をオンにする為の正論理信号である。これらのスイッチ信号Ｓ３,Ｓ４は、中間電圧ＶＳまたは基準電位ＭＶＳに択一的に設定される信号として第３および第４のスイッチＳＷ３,ＳＷ４にそれぞれ印加される。

また信号ＣＥＮＢがＬレベルのとき、第１および第２のスイッチＳＷ１,ＳＷ２は、前記第３および第４のスイッチＳＷ３,ＳＷ４と相補的にオン・オフして、電源電圧ＶＢと中間電圧ＶＳが短絡したり、中間電圧ＶＳと基準電位ＭＶＳが短絡したりしないようにしている。

尚、図２においてＣ１は、ツェナーダイオードＺＤの降伏電圧によりクランプされた（ＶＳ−ＭＶＳ）間電圧を平滑化して制御回路１５に取り込む平滑コンデンサである。この平滑コンデンサＣ１とツェナーダイオードＺＤとにより制御回路１５の基準電圧ＭＶＳの安定化を図る電圧レギュレータが構成される。

図４は上述した如く構成された半導体装置１におけるブートストラップ動作を示すタイミング図である。即ち、図４はスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフするハイサイド駆動回路１１およびローサイド駆動回路１２の動作に伴う第１〜第４スイッチＳＷ１〜ＳＷ４のオン・オフの形態と、このときのブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの充放電の様子を示している。

図４に示すようにブートストラップコンデンサＣbsはローサイドスイッチング素子ＸＭ２のオン・オフに連動し、ローサイドスイッチング素子ＸＭ２がオンのときに電源電圧ＶＣＣにより充電される。そしてブートストラップコンデンサＣbsの充電電圧（電荷）は、ローサイドスイッチング素子ＸＭ２がオフのときに放電されてハイサイド駆動回路１１に給電される。この際、ブートストラップコンデンサＣbsの放電によりハイサイド駆動回路１１に供給される電源電圧ＶＢは、ローサイドスイッチング素子ＸＭ２のオフおよびハイサイドスイッチング素子ＸＭ１のオンに伴って電源電圧ＶＣＣを中間電位ＶＳだけ昇圧（ブートストラップ）したものとなる。

これに対して補助ブートストラップコンデンサＣsplは、ハイサイドスイッチング素子ＸＭ１がオンになってハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点の中間電圧ＶＳが高電圧となったとき、ツェナーダイオードＺＤの降伏電圧によりクランプされた（ＶＳ−ＭＶＳ）間電圧、すなわち充電基準電圧により充電される。ちなみにツェナーダイオードＺＤによりクランプされた（ＶＳ−ＭＶＳ）間電圧は、ローサイド駆動回路１２を駆動する電源電圧ＶＣＣに相当する電圧である。即ち、補助ブートストラップコンデンサＣsplは、電源電圧ＶＣＣを受けて充電されるブートストラップコンデンサＣbsとは独立に、ハイサイドスイッチング素子ＸＭ１を介して印加される中間電圧ＶＳを受けて充電される。

そして電源電圧ＶＢの供給源となるブートストラップコンデンサＣbsの放電によって該ブートストラップコンデンサＣbsの残存電荷量が不足し、これに伴ってハイサイド駆動回路１１に印加する電源電圧ＶＢが低下したときには、補助ブートストラップコンデンサＣsplに充電された電荷が放電される。この補助ブートストラップコンデンサＣsplの放電によってハイサイド駆動回路１１に印加する電源電圧ＶＢの低下が補われて該ハイサイド駆動回路１１の動作に必要な電源電圧ＶＢが維持される。

従ってハイサイドスイッチング素子ＸＭ１のオン時間が長い場合であっても、ブートストラップコンデンサＣbsの充電容量の制約を受けることなしにハイサイド駆動回路１１の動作に必要な電源電圧ＶＢを維持することが可能となる。特にブートストラップコンデンサＣbsの充電容量の不足を補助ブートストラップコンデンサＣsplによって解消することができるので、ハイサイドスイッチング素子ＸＭ１のオン時間が長い場合でも簡易にして効果的に対処することが可能となる。

ところでハイサイドスイッチング素子ＸＭ１のオン時間が長いときにブートストラップコンデンサＣbsにより生成される電源電圧ＶＢの低下を防ぐには、例えばブートストラップコンデンサＣbsの容量自体を増やすことが考えられる。或いはブートストラップコンデンサＣbsに補助ブートストラップコンデンサＣsplを並列接続することで、その合成容量を増大させることが考えられる。しかしながらこのようにした場合、ブートストラップコンデンサＣbsの充電はローサイドスイッチング素子ＸＭ２のオン時に行われるので、ブートストラップコンデンサＣbsを十分に充電することができなくなる恐れがある。

この点、上述した如く構成された半導体装置１においてはローサイドスイッチング素子ＸＭ２がオフであって、ハイサイドスイッチング素子ＸＭ１がオンのときに補助ブートストラップコンデンサＣsplを充電する。換言すればブートストラップコンデンサＣbsの充放電とは独立に補助ブートストラップコンデンサＣsplを充電し、電源電圧ＶＢの低下時にだけ補助ブートストラップコンデンサＣsplを放電させて電源電圧ＶＢの低下を防止する。従って仮にローサイドスイッチング素子ＸＭ２のオン時間が短い場合であっても、ブートストラップコンデンサＣbsおよび／または補助ブートストラップコンデンサＣsplに電源電圧ＶＢを安定に供給するに必要な電荷を十分に充電することが可能となる。この結果、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間が大きく変化する場合であっても電源電圧ＶＢを安定に生成することができ、半導体装置１の安定動作を図ることが可能となる。

しかも上述した如く構成された半導体装置１によれば、ツェナーダイオードＺＤにより（ＶＳ−ＭＶＳ）間電圧をクランプし、これによって補助ブートストラップコンデンサＣsplの充電電圧を制限するものとなっている。従って特許文献３に開示される回路のように高耐圧素子を用いる必要がなく、制御回路１５を簡易に、且つ安価に構築することができる。また第１〜第４のスイッチＳＷ１〜ＳＷ４として用いる双方向アナログスイッチについても高耐圧化を図る必要がないので半導体装置１の全体を安価に構築することができる等の効果が奏せられる。

次に本発明の第２の実施形態について説明する。

図５は本発明の第２の実施形態に係る半導体装置１の概略構成を示す図である。第２の実施形態に係る半導体装置１は、上述した第１の実施形態に係る半導体装置１の構成に第５〜第８のスイッチＳＷ５〜ＳＷ８を追加し、ブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplをブートストラップダイオードＤbsのカソードとスイッチング素子ＸＭ１,ＸＭ２の直列接続点との間、またはスイッチング素子ＸＭ１,ＸＭ２の直列接続点と接地電位ＧＮＤとの間に選択的に接続するように構成したことを特徴としている。ちなみに第５〜第８のスイッチＳＷ５〜ＳＷ８は、第１〜第４のスイッチＳＷ１〜ＳＷ４と同様に、制御回路１５の制御を受けて互いに連動して一括してオン・オフされる。また、第５〜第８のスイッチＳＷ５〜ＳＷ８は、双方向アナログスイッチ（トランスミッションゲート）などで構成される。

具体的にはブートストラップコンデンサＣbsの一端は、第５のスイッチＳＷ５を介してブートストラップダイオードＤbsのカソードに接続され、他端は第６のスイッチＳＷ６を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続されている。また同時にブートストラップコンデンサＣbsの一端は、第７のスイッチＳＷ７を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続され、他端は第８のスイッチＳＷ８を介して基準電位ＭＶＳに接続されている。基準電位ＭＶＳは定電流源ｉbiasを介して接地電位ＧＮＤに接続されている。

これらの第５〜第８のスイッチＳＷ５〜ＳＷ８は、前述した第１〜第４のスイッチＳＷ１〜ＳＷ４と連動して前記制御回路１５によりオン・オフ制御されて、ブートストラップコンデンサＣbsと補助ブートストラップコンデンサＣsplが交互に充電と放電を行うようにする役割を担う。

ちなみに第１〜第８のスイッチＳＷ１〜ＳＷ８をオン・オフ制御する制御回路１５は、例えば図６に示すように構成される。尚、この制御回路１５は、前述した電圧低下検出器１６に代えて制御ロジック回路１５ｃ内にタイマー１７を備える。このタイマー１７は、ハイサイドスイッチング素子ＸＭ１のオン時間を計時し、オン時間が予め設定時間を超えたときに電圧検出信号ＵＶＥＮ（図６には不図示）を生成する役割を担う。

即ち、ブートストラップコンデンサＣbsからハイサイド駆動回路１１に給電される電源電圧ＶＢは、ハイサイドスイッチング素子ＸＭ１のオン時間に依存し、ブートストラップコンデンサＣbsの放電時間が長くなるに従って低下する。タイマー１７は、ブートストラップコンデンサＣbsの放電に伴う電源電圧ＶＢの低下の度合いを、ハイサイドスイッチング素子ＸＭ１のオン時間の長さとして等価的に検出することで電圧検出信号ＵＶＥＮを生成する。

そして制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧検出信号ＵＶＥＮとに従い、例えば図７に示すように前述した第１〜第４のスイッチＳＷ１〜ＳＷ４をそれぞれオン・オフ制御する為のスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ３,Ｓ４に加えて、第５〜第８のスイッチＳＷ５〜ＳＷ８をそれぞれオン・オフ制御する為のスイッチ信号Ｓ５Ｃ,Ｓ６Ｃ,Ｓ７,Ｓ８を生成するように構成される。

尚、制御ロジック回路１５ｃが生成するスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ５Ｃ,Ｓ６ＣはＬレベルのときに第１,第２,第５および第６のスイッチＳＷ１,ＳＷ２,ＳＷ５,ＳＷ６をそれぞれオンにする為の負論理信号である。これらのスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ５Ｃ,Ｓ６Ｃは出力回路１５ｄ,１５ｅ,１５ｆ,１５ｇを介して電源電圧ＶＢまたは中間電圧ＶＳに択一的に設定される信号に変換されて第１,第２,第５および第６のスイッチＳＷ１,ＳＷ２,ＳＷ５,ＳＷ６にそれぞれ印加される。

またスイッチ信号Ｓ３,Ｓ４,Ｓ７,Ｓ８はＨレベルのときに第３,第４,第７および第８のスイッチＳＷ３,ＳＷ４,ＳＷ７,ＳＷ８をそれぞれオンにする為の正論理信号である。これらのスイッチ信号Ｓ３,Ｓ４,Ｓ７,Ｓ８は、中間電圧ＶＳまたは基準電位ＭＶＳに択一的に設定される信号として第３,第４,第７および第８のスイッチＳＷ３,ＳＷ４,ＳＷ７,ＳＷ８にそれぞれ印加される。

図８は上述した如く構成された半導体装置１におけるブートストラップ動作を示すタイミング図である。即ち、図８はスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフするハイサイド駆動回路１１およびローサイド駆動回路１２の動作に伴う第１〜第８スイッチＳＷ１〜ＳＷ８のオン・オフの形態と、このときのブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの充放電の様子を示している。

このように構成された半導体装置１によれば、図８に示すようにブートストラップコンデンサＣbsはローサイドスイッチング素子ＸＭ２のオン・オフに連動し、ローサイドスイッチング素子ＸＭ２がオンのときに電源電圧ＶＣＣにより充電される。そしてブートストラップコンデンサＣbsの充電電圧は、ローサイドスイッチング素子ＸＭ２がオフでハイサイドスイッチング素子ＸＭ１がオンのときに昇圧（ブートストラップ）されてハイサイド駆動回路１１に供給される。また補助ブートストラップコンデンサＣsplは、第１の実施形態の場合と同様に、電源電圧ＶＣＣを受けて充電されるブートストラップコンデンサＣbsとは独立に、（ＶＳ−ＭＶＳ）間電圧を受けて充電される。

そしてタイマー１７によって電源電圧ＶＢが低下したことが示されたとき、補助ブートストラップコンデンサＣsplに充電された電荷が第１およぴ第２のスイッチＳＷ１,ＳＷ２を介して放電され、電源電圧ＶＢとしてハイサイド駆動回路１１に供給される。この際、ブートストラップコンデンサＣbsは、第５および第６のスイッチＳＷ５,ＳＷ６によりハイサイド駆動回路１１から切り離されると共に、第７およぴ第８のスイッチＳＷ７,ＳＷ８を介してスイッチング素子ＸＭ１,ＸＭ２の直列接続点と基準電位ＭＶＳとに接続される。

この結果、ハイサイド駆動回路１１には、ブートストラップコンデンサＣbsに代わって補助ブートストラップコンデンサＣsplから電源電圧ＶＢが印加される。また補助ブートストラップコンデンサＣsplの放電時には、ブートストラップコンデンサＣbsが（ＶＳ−ＭＶＳ）間電圧を受けて再充電される。従ってこのように動作する半導体装置１においても、第１の実施形態として説明した半導体装置１と同様に、ハイサイドスイッチング素子ＸＭ１のオン時間が長い場合でもハイサイド駆動回路１１に電源電圧ＶＢを安定に供給することが可能である。しかも補助ブートストラップコンデンサＣsplの放電時にブートストラップコンデンサＣbsを充電するので、ローサイドスイッチング素子ＸＭ２のオン時間が短い場合においてもブートストラップコンデンサＣbsを確実に充電することが可能となる。

また、ブートストラップコンデンサＣbsに代わって補助ブートストラップコンデンサＣsplから電源電圧ＶＢの供給を開始してからタイマー１７を再起動させる。そしてタイマー１７の計時により補助ブートストラップコンデンサＣsplの電圧低下を検出したとき、再度補助ブートストラップコンデンサＣspl代わってブートストラップコンデンサＣbsから電源電圧ＶＢの供給を行うようにする。以下、同様にブートストラップコンデンサＣbsからの電源電圧ＶＢの供給と補助ブートストラップコンデンサＣsplからの電源電圧ＶＢの供給を交互に行い続ければ、ハイサイドスイッチング素子ＸＭ１のオン時間がどのような場合であっても対応可能である。

故に第１の実施形態に比較して第５〜第８のスイッチＳＷ５〜ＳＷ８を余分に必要とするものの、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間の変化に対してより柔軟に対処して電源電圧ＶＢを安定に生成し、半導体装置１の安定動作を図ることができる等の効果が奏せられる。

図９は本発明の第３の実施形態に係る半導体装置１の概略構成を示している。この第３の実施形態に係る半導体装置１は、上述した第１の実施形態に係る半導体装置１における第１および第３のスイッチＳＷ１,ＳＷ３を、ダイオードＤ１,Ｄ２を用いて実現したものである。即ち、ダイオードＤ１のアノードを補助ブートストラップコンデンサＣsplの一端に接続すると共に、ダイオードＤ１のカソードをハイサイド駆動回路１１の電源電圧ＶＢの供給ラインに接続する。そして第２のスイッチＳＷ２のオン時に、電源電圧ＶＢと、中間電圧ＶＳに補助ブートストラップコンデンサＣsplの充電電圧を加算した電圧との電位差を利用してダイオードＤ１をオン・オフし、補助ブートストラップコンデンサＣsplの放電を制御するように構成する。

またダイオードＤ２のアノードをスイッチング素子ＸＭ１,ＸＭ２の直列接続点に接続すると共に、ダイオードＤ２のカソードを補助ブートストラップコンデンサＣsplの一端に接続する。そして第４のスイッチＳＷ４のオン時に、中間電圧ＶＳと、制御回路１５の基準電位ＭＶＳに補助ブートストラップコンデンサＣsplの充電電圧を加算した電圧との電位差を利用してダイオードＤ２をオン・オフし、ローサイドスイッチング素子ＸＭ２がオフのときに補助ブートストラップコンデンサＣsplを充電するように構成する。

第１および第３のスイッチＳＷ１,ＳＷ３としてダイオードＤ１,Ｄ２を用いて構成した半導体装置１における制御回路１５については、図１０に示すように出力回路１５ｄを省略することができる。従ってこの第３の実施形態に係る半導体装置１によれば、前述した第１の実施形態に係る半導体装置１と同様に作用させながら、制御回路１５の構成の簡素化を図ることができる等の効果が奏せられる。

尚、本発明は上述した各実施形態に限定されるものではない。例えばブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの各容量については、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間の変化幅を見込んで設定すれば十分である。また電圧低下検出器１６については従来より知られている種々の回路構成を適宜採用可能である。更に制御ロジック回路１５ｃについても、例えば種々の論理ゲート回路を用いて構成することが可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ 半導体装置
２ コントローラ
１１ ハイサイド駆動回路
１２ ローサイド駆動回路
１３ インターフェース回路
１４ レベルシフト回路
１５ 制御回路
１５ｃ 制御ロジック回路
１６ 電圧低下検出器
１７ タイマー
ＸＭ１ ハイサイドスイッチング素子
ＸＭ２ ローサイドスイッチング素子
Ｄbs ブートストラップダイオード
Ｃbs ブートストラップコンデンサ
Ｃspl 補助ブートストラップコンデンサ
ＳＷ１,ＳＷ２〜ＳＷ８ スイッチ
ＺＤ ツェナーダイオード
ｉbias 定電流源
Ｄ１,Ｄ２ ダイオード（スイッチ）

Claims (11)

1. トーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子をそれぞれ相補的にオン・オフするハイサイド駆動回路およびローサイド駆動回路と、
   ダイオードを介して前記ローサイド駆動回路の駆動電源に接続されて前記ローサイドスイッチング素子のオン時に充電され、その充電電圧を前記ローサイドスイッチング素子のオフ時に昇圧して前記ハイサイド駆動回路に印加するブートストラップコンデンサと、
   スイッチ回路を介して前記ブートストラップコンデンサに並列的に設けられて前記ハイサイドスイッチング素子のオン時に前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に生起される中間電圧により充電される補助ブートストラップコンデンサと、
   前記ハイサイドスイッチング素子のオン時における前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記スイッチ回路を介して前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加する制御回路と
   を具備したことを特徴とする半導体装置。
2. 前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に接続されて前記補助ブートストラップコンデンサの充電基準電圧を規定するツェナーダイオードを備え、
   前記ツェナーダイオードのカソードは前記接続点に接続され、前記ツェナーダイオードのアノードは前記中間電圧に対する負側の基準電位を規定し、前記ツェナーダイオードのアノード・カソード間電圧が前記充電基準電圧であることを特徴とする請求項１に記載の半導体装置。
3. 前記ハイサイド駆動回路は、前記接続点の電圧を動作基準電圧として動作するものであって、
   前記ツェナーダイオードは、前記中間電圧を受けて充電される前記補助ブートストラップコンデンサの充電基準電圧を前記ローサイド駆動回路の駆動電源の電圧に規定することを特徴とする請求項２に記載の半導体装置。
4. 前記制御回路は、前記ハイサイドスイッチング素子のオン時間が予め設定した時間を上回るとき、前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したと判断することを特徴とする請求項１または２に記載の半導体装置。
5. 前記スイッチ回路は、前記ハイサイドスイッチング素子のオン時で前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記補助ブートストラップコンデンサを前記ハイサイド駆動回路の電源ラインに接続する第１のスイッチおよび第２のスイッチと、前記ハイサイドスイッチング素子がオンで前記第１のスイッチおよび前記第２のスイッチがオフのときに前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第３のスイッチおよび第４のスイッチとを備えたことを特徴とする請求項２に記載の半導体装置。
6. 前記第１のスイッチ〜前記第４のスイッチは、それぞれ双方向アナログスイッチからなることを特徴とする請求項５に記載の半導体装置。
7. 前記制御回路は、トーテムポール接続された前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点電圧を動作基準電圧として動作するものであって、
   前記ハイサイド駆動回路に印加される電源電圧の低下を検出して電圧低下検出信号を出力する電圧低下検出器と、
   前記電圧低下検出信号に基づいて前記第１のスイッチ〜前記第４のスイッチをそれぞれオン・オフ制御するスイッチ信号を生成する制御ロジック回路とを備えて構成されることを特徴とする請求項５に記載の半導体装置。
8. 前記第１のスイッチおよび前記第２のスイッチは、前記第３のスイッチおよび前記第４のスイッチと相補的にオン・オフすることを特徴とする請求項５に記載の半導体装置。
9. 前記第１のスイッチは、前記補助ブートストラップコンデンサの充電電圧が前記ブートストラップコンデンサの充電電圧を上回ったときに導通する第１のダイオードからなり、前記第３のスイッチは、前記補助ブートストラップコンデンサの充電電圧が前記ツェナーダイオードにより規定される電圧を下回るときに導通する第２のダイオードからなることを特徴とする請求項５に記載の半導体装置。
10. 請求項５に記載の半導体装置において、
    更に前記第１および第２のスイッチの導通時に前記ブートストラップコンデンサを前記ローサイド駆動回路の駆動電源から切り離す第５および第６のスイッチ、
    並びに前記第５および第６のスイッチに対し相補的に導通して前記ブートストラップコンデンサに前記充電基準電圧を印加する第７および第８のスイッチを備えることを特徴とする半導体装置。
11. 前記第５のスイッチ〜前記第８のスイッチは、双方向アナログスイッチからなることを特徴とする請求項１０に記載の半導体装置。

Images