JP2009100623A - 電源回路 - Google Patents

Abstract

【課題】停電時にフロート充電蓄電池のエネルギーを有効に利用することができる電源回路を提供する。
【解決手段】交流電圧ＡＣが与えられているときは、整流部１で生成した直流電圧ＤＣで蓄電池２をフロート充電すると共に、この直流電圧ＤＣを制御部１０や比較部３０で構成される電圧安定回路を介して所定の出力電圧ＶＯを生成して負荷回路に供給する。交流電圧ＡＣが遮断して蓄電池２の直流電圧ＤＣが低下すると、比較部７０が直流電圧ＤＣの低下を検出し、バイパス部５０をオン状態に制御する。これにより、制御部１０を通さずに蓄電池２の直流電圧ＤＣが負荷回路に直接供給され、この制御部１０による電圧降下がなくなる。従って、出力電圧ＶＯが負荷回路の動作下限電圧に達するまでの時間が延び、蓄電池２のエネルギーを有効に利用することができる。
【選択図】図１

Description

本発明は、フロート（浮動）充電蓄電池を備えた電源回路に関するものである。

図２は、フロート充電蓄電池を備えた従来の電源回路の構成図である。
この電源回路は、交流電源ＡＣを整流して直流電圧ＤＣを出力する整流部１を有し、この整流部１の出力側に蓄電池２と電圧安定回路３が並列に接続されている。電圧安定回路３は、整流部１から出力される直流電圧ＤＣを一定の安定した出力電圧ＶＯに変換して、負荷回路に供給するものである。電圧安定回路３は、例えば下記非特許文献１に記載されているように、出力電圧ＶＯを抵抗分圧器で分圧した電圧ＶＤと基準電圧ＶＲとを比較部で比較し、これらの電圧が等しくなるように制御部の導通状態を制御するものである。

この電源回路において、交流電源ＡＣが入力されている間は、整流部１から直流電圧ＤＣが出力されて蓄電池２が浮動充電されると共に、電圧安定回路３を介して負荷回路に負荷電流が供給される。

このとき、整流部１から蓄電池２に与えられる充電電圧Ｖｃは、蓄電池の起電力をＥ（Ｖ）、内部抵抗をＲ（Ω）、充電電流をＩｃ（Ａ）とすると、Ｖｃ＝Ｅ＋Ｒ・Ｉｃとなり、蓄電池の起電力Ｅよりも若干高い電圧となる。電圧安定回路３には、蓄電池２と同じ充電電圧Ｖｃが入力され、この充電電圧Ｖｃよりも低い安定した出力電圧ＶＯが生成される。そして、この出力電圧ＶＯが負荷回路に供給される。

ここで、停電等によって交流電源ＡＣが遮断されると、整流部１から出力されていた直流電圧ＤＣが停止する。これにより、今度は蓄電池２が放電を開始し、この蓄電池２から電圧安定回路３に直流電圧ＤＣが供給される。このときの蓄電池２から出力される放電電圧Ｖｄは、放電電流をＩｄ（Ａ）とすると、Ｖｄ＝Ｅ−Ｒ・Ｉｄとなり、蓄電池の起電力Ｅよりも低い電圧となる。但し、蓄電池の起電力Ｅは所定の出力電圧ＶＯよりも十分高い電圧に設定されているので、電圧安定回路３によって安定した出力電圧ＶＯが生成されて負荷回路に供給される。

特開２００４−２３９７５号公報 押山保常、他３名「改訂電子回路」（昭６０−１０−３０）コロナ社 ｐ．３０９−３１４ 天野尚、（社）日本電気技術者協会・電気技術解説講座「据置蓄電池」http://www.jeea.or.jp/course/contents/09203/

停電等によって交流電源ＡＣが遮断されたとき、蓄電池２の放電電圧Ｖｄが電圧安定回路３の正常動作入力電圧以上である間は、安定した出力電圧ＶＯが生成されるが、蓄電池２の放電に伴って起電力Ｅが低下すると、放電電圧Ｖｄが電圧安定回路３の正常動作入力電圧を下回ることになる。この場合、蓄電池２の放電電圧Ｖｄが必要とする出力電圧ＶＯ以上であっても、電圧安定回路３による電圧降下のため、所望の出力電圧ＶＯが得られなくなるという課題があった。また、電圧安定回路３の変換効率が１００％未満であるので、蓄電池２に蓄えられたエネルギーが早く消費されてしまうという課題も有った。本発明は、停電時にフロート充電蓄電池のエネルギーを有効に利用することができる電源回路を提供することを目的としている。

本発明の電源回路は、直流電圧が与えられる入力ノード及び負荷回路が接続される出力ノードと、前記入力ノードの電圧が起電力よりも高いときは充電され、該入力ノードの電圧が起電力よりも低下したときには蓄積した電力を該入力ノードに出力する蓄電池と、前記入力ノードと前記出力ノードの間に設けられ、該入力ノードの電圧が予め設定された所定電圧よりも高いときは該入力ノードの電圧を該所定電圧まで低下させて該出力ノードに出力する電圧安定手段と、前記入力ノードの電圧が、前記負荷回路の最大許容電圧と前記所定電圧の間に設定された一定電圧以下に低下したときに、該入力ノードと前記出力ノードの間を直接接続するバイパス手段とを備えたことを特徴としている。

本発明では、入力ノードの電圧が一定電圧以下に低下したときに、入力ノードと出力ノードの間を直接接続するバイパス手段を有している。これにより、例えば停電によって入力ノードに与えられる直流電圧が遮断されたときに、この直流電圧に代わって蓄電池から電力が供給されるが、この蓄電池の電圧が一定電圧以下に低下するとバイパス手段によって入力ノードと出力ノードの間が直接接続される。これにより、電圧安定手段がバイパスされ、蓄電池の電圧が負荷回路に直接供給されるので、電圧安定手段による電圧降下がなくなる。従って、負荷回路は、蓄電池の出力電圧が最低動作電圧になるまで動作することができ、蓄電池のエネルギーを有効に利用することができるという効果がある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例を示す電源回路の構成図である。
この電源回路は、例えば１００Ｖの商用の交流電圧ＡＣを変換して、共通電位ＧＮＤに対して−５５Ｖ程度の直流電圧ＤＣを出力する整流部１を有しており、この整流部１の出力側が入力ノードＮＩに接続されている。本電源回路は負電圧を扱っているが、説明が煩雑になることを避けるため、以下の説明では電圧はすべて絶対値で表現することにする。

入力ノードＮＩと共通電位ＧＮＤの間には、フロート充電用の蓄電池２が接続されている。蓄電池２は、入力ノードＮＩの直流電圧ＤＣがその起電力Ｅ（例えば、５４Ｖ）よりも高いときは充電され、この直流電圧ＤＣが起電力Ｅよりも低下したときには蓄積した電気エネルギーを入力ノードＮＩに出力するものである。

入力ノードＮＩは、制御部１０を介して出力ノードＮＯに接続されている。出力ノードＮＯは、図示しない負荷回路に対して所定の出力電圧ＶＯ（例えば、４８Ｖ）を出力するもので、制御部１０は、制御信号ＣＮ１に応じて導通状態を制御することにより、入力ノードＮＩの直流電圧ＤＣを所定の出力電圧ＶＯになるように低下させるものである。

制御部１０は、入力ノードＮＩと出力ノードＮＯとの間に直列に接続された抵抗１１及びＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）１２と、入力ノードＮＩとこのＮＭＯＳ１２のゲートとの間に並列に接続されツェナーダイオード１３及び抵抗１４を有しており、このＮＭＯＳ１２のゲートに、抵抗１５を介して制御信号ＣＮ１が与えられるようになっている。

制御信号ＣＮ１は、抵抗分圧器２０と比較部３０によって生成されるようになっている。抵抗分圧器２０は、出力ノードＮＯと共通電位ＧＮＤの間に直列接続された抵抗２１，２２によって出力電圧ＶＯを分圧し、その接続点から出力電圧ＶＯに比例する比較用の分圧電圧ＶＤ１を出力するものである。また、比較部３０は、その分圧電圧ＶＤ１を内部で発生する基準電圧ＶＲ１と比較し、その差に応じて制御信号ＣＮ１を生成して出力するものである。

比較部３０は、入力ノードＮＩと共通電位ＧＮＤとの間に直列に接続された抵抗３１，３２及びシャントレギュレータ３３を有しており、このシャントレギュレータ３３の制御端子に分圧電圧ＶＤ１が与えられている。シャントレギュレータ３３は、制御端子に与えられる分圧電圧ＶＤ１と内部で発生する基準電圧ＶＲ１とを比較し、分圧電圧ＶＤ１が基準電圧ＶＲ１よりも高くなったときに、オン状態となる電圧調整素子である。

比較部３０は、また、入力ノードＮＩと内部ノードＮ３０との間に接続された抵抗３４を有している。更に、内部ノードＮ３０と共通電位ＧＮＤとの間には、シャントレギュレータ３５、直列接続された抵抗３６，３７、及びキャパシタ３８が並列に接続され、この抵抗３６，３７の接続点の電圧がシャントレギュレータ３５の制御端子に与えられるようになっている。

内部ノードＮ３０は、更に抵抗３９を介してＰＮＰトランジスタ（以下、「ＰＮＰ」という）４０のエミッタに接続され、このＰＮＰ４０のベースは抵抗３１，３２の接続点に接続されている。そして、ＰＮＰ４０のコレクタから制御部１０に対する制御信号ＣＮ１が出力されるようになっている。これらの制御部１０、抵抗分圧器２０及び比較部３０は、従来の電源回路における電圧安定回路と同様に、電圧安定手段を構成している。

更に、この電源回路は、入力ノードＮＩと出力ノードＮＯとの間に接続されたバイパス部５０を有している。バイパス部５０は、停電等によって整流部１からの直流電圧ＤＣが停止して蓄電池２の放電によって入力ノードＮＩの電圧が一定値（例えば、５０Ｖ）以下に低下したときに、これを検出して出力される制御信号ＣＮ２，ＣＮ３に従って、入力ノードＮＩと出力ノードＮＯとの間を直接接続するものである。

バイパス部５０は、ソースとドレインがそれぞれ入力ノードＮＩと出力ノードＮＯに接続されたスイッチ用のＮＭＯＳ５１を有している。ＮＭＯＳ５１のゲートは、抵抗５２を介してソースに接続されると共に、順方向に直列接続されたダイオードとＮＰＮトランジスタ（以下、「ＮＰＮ」という）５４を介してソースに接続されている。そして、ＮＰＮ５４のベースに制御信号ＣＮ２が与えられている。ＮＭＯＳ５１のゲートは、更に直列に接続されたＰＮＰ５５と抵抗５６を介して共通電位ＧＮＤに接続され、このＰＮＰ５５のゲートに制御信号ＣＮ３が与えられている。

制御信号ＣＮ２，ＣＮ３は、抵抗分圧器６０と比較部７０によって生成されるようになっている。抵抗分圧器６０は、入力ノードＮＩと共通電位ＧＮＤの間に直列接続された抵抗６１，６２，６３によって直流電圧ＤＣを分圧し、その接続点から直流電圧ＤＣに比例する分圧電圧ＶＤ２，ＶＤ３を出力するものである。分圧電圧ＶＤ２は比較用の電圧として比較部７０に与えられ、分圧電圧ＶＤ３は制御信号ＣＮ３としてバイパス部５０に与えられている。

比較部７０は、入力ノードＮＩの直流電圧ＤＣが、負荷回路の最大許容電圧（例えば、５３Ｖ）と所定の出力電圧ＶＯ（この場合は、４８Ｖ）の間に設定された一定電圧（この場合は、５０Ｖ）以下に低下したときに、バイパス部５０をオン状態にするための制御信号ＮＣ２を出力するものである。

この比較部７０は、入力ノードＮＩにアノードが接続され、カソードがＮＰＮ７１のベースに接続されたツェナーダイオード７２を有している。ＮＰＮ７１のコレクタは抵抗７３を介してベースに接続されると共に、抵抗７４を介して共通電位ＧＮＤに接続されている。また、ＮＰＮ７１のエミッタはノードＮ７０に接続され、このノードＮ７０と入力ノードＮ１との間に、キャパシタ７５が接続されている。これらのＮＰＮ７１、ツェナーダイオード７２、抵抗７３，７４、及びキャパシタ７５は、シリーズレギュレータを構成しており、入力ノードＮＩを基準にしてノードＮ７０にツェナーダイオード７２のツェナー電圧に相当する一定電圧を出力するものである。入力ノードＮＩとノードＮ７０の間に出力される一定電圧は、比較器（ＣＭＰ）７６に対する電源電圧として供給されるようになっている。

比較器７６は、分圧電圧ＶＤ２と基準電圧ＶＲ２を比較し、分圧電圧ＶＤ２が基準電圧ＶＲ２以下となったときに、バイパス部５０をオン状態にするための制御信号ＣＮ２を出力するものである。比較器７６に対する基準電圧ＶＲ２は、入力ノードＮＩとノードＮ７０の間に直列に接続されたシャントレギュレータ７７と抵抗７８による定電圧回路から与えられ、分圧電圧ＶＤ２は、抵抗分圧器６０から抵抗７９を介して与えられている。比較器７６の出力信号は、抵抗８０を介して入力側にフィードバックされると共に、抵抗８１を介して制御信号ＣＮ２としてバイパス部５０に与えられるようになっている。

次に動作を説明する。
（１） 交流電圧ＡＣが正常である場合
１００Ｖの交流電圧ＡＣが正常に与えられているとき、整流部１から入力ノードＮＩに対して、通常の−５５Ｖ程度の直流電圧ＤＣが出力される。このとき、抵抗分圧器６０から出力される分圧電圧ＶＤ２は、比較部７０内で生成される基準電圧ＶＲ２よりも高くなるように設定されているので、比較器７６から出力される制御信号ＣＮ２により、バイパス部５０のＮＰＮ５４がオン状態にされる。これにより、バイパス部５０のＮＭＯＳ５１のゲート電圧が低下し、このＮＭＯＳ５１はオフ状態となる。従って、バイパス部５０による入力ノードＮＩと出力ノードＮＯの間の経路は切断される。

一方、入力ノードＮＩから制御部１０を介して出力ノードＮＯに出力された出力電圧ＶＯは、抵抗分圧器２０で分圧されて分圧電圧ＶＤ１として比較部３０のシャントレギュレータ３３に与えられる。

分圧電圧ＶＤ１がシャントレギュレータ３３内で生成される基準電圧ＤＲ１よりも高い場合、このシャントレギュレータ３３がオン状態となる。シャントレギュレータ３３がオン状態になると、ＮＰＮ４０のベース電圧が低下し、このＮＰＮ４０のコレクタ電流が減少して制御信号ＣＮ１のレベルが低下する。これにより、制御部１０のＮＭＯＳ１２のゲート電圧が低下し、このＮＭＯＳ１２の内部抵抗が増加する。従って、接地電位ＧＮＤと出力ノードＮＯ間の電圧は減少する。

これに対し、分圧電圧ＶＤ１がシャントレギュレータ３３内で生成される基準電圧ＤＲ１よりも低い場合、シャントレギュレータ３３はオフ状態になり、ＮＰＮ４０のベース電圧が上昇してコレクタ電流が増加し、制御信号ＣＮ１のレベルが上昇する。これにより、制御部１０のＮＭＯＳ１２のゲート電圧が上昇し、このＮＭＯＳ１２の内部抵抗が減少して接地電位ＧＮＤと出力ノードＮＯ間の電圧が増加する。

このような負帰還動作により、出力ノードＮＯの出力電圧ＶＯは所定の４８Ｖとなるように制御される。

（２） 交流電圧ＡＣが停止した場合
交流電圧ＡＣが停止して整流部１から出力される直流電圧ＤＣがなくなっても、その直後は蓄電池２には少なくとも５２Ｖ以上の電圧が充電されているので、入力ノードＮＩの電圧は殆ど変化しない。従って、交流電圧ＡＣの停止直後はバイパス部５０がオフ状態となっており、蓄電池２から制御部１０を介して電流が出力され、出力ノードＮＯの出力電圧Ｖは所定の値（４８Ｖ）に維持される。

しかし、蓄電池２の容量には限度があるので、交流電圧ＡＣの停止状態が長引くと、入力ノードＮＩの直流電圧ＤＣは負荷電流の供給に伴って低下する。

入力ノードＮＩの直流電圧ＤＣが一定電圧（この場合、５０Ｖ）以下に低下すると、抵抗分圧器６０から出力される分圧電圧ＶＤ２が、比較部７０内で生成される基準電圧ＶＲ２よりも低くなる。これにより、比較器７６から出力される制御信号ＣＮ２により、バイパス部５０のＮＰＮ５４がオフ状態にされる。このため、バイパス部５０のＮＭＯＳ５１のゲート電圧が上昇し、このＮＭＯＳ５１はオン状態となり、このバイパス部５０によって、入力ノードＮＩと出力ノードＮＯの間の経路が接続される。このときのＮＭＯＳ５１のオン抵抗は極めて小さい（例えば、０．２ｍΩ程度）ので、出力ノードＮＯには、蓄電池２の電圧がほぼそのまま出力電圧ＶＯとして出力される。

以上のように、本実施例の電源回路は、蓄電池２が接続される入力ノードＮＩと負荷回路が接続される出力ノードＮＯとの間を直接接続するためのバイパス部５０と、この入力ノードＮＩの直流電圧ＤＣが予め設定された一定電圧以下に低下したときに、このバイパス部５０によって制御部１０をバイパスさせる比較部７０を有している。これにより、交流電圧ＡＣが遮断して蓄電池２の直流電圧ＤＣが低下したときに、制御部１０を通さずに蓄電池２の直流電圧ＤＣを負荷回路に直接供給することができる。これにより、制御部１０による電圧降下がなくなり、出力電圧ＶＯが低下して負荷回路が正常な動作を行うことができる最小許容電圧（例えば、４３Ｖ）に達するまでの時間が延び、蓄電池２のエネルギーを有効に利用することができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） 図１中の制御部１０、バイパス部５０及び比較部３０，７０等の回路構成は一例であり、同様の機能を有する回路であれば、同様に適用することが可能である。
（ｂ） 図１の電源回路は、例えば−４８Ｖの負電圧を出力するものであるが、正電圧を出力するものにも適用可能である。
（ｃ） バイパス部５０は、ＮＭＯＳをスイッチとして使用しているが、入力ノードＮＩと出力ノードＮＯの間を直接接続する接点を備えた継電器を使用することもできる。

本発明の実施例を示す電源回路の構成図である。 従来の電源回路の構成図である。

符号の説明

１ 整流部
２ 蓄電池
１０ 制御部
２０，６０ 抵抗分圧器
３０，７０ 比較部
５０ バイパス部

Claims (3)

1. 直流電圧が与えられる入力ノード及び負荷回路が接続される出力ノードと、
   前記入力ノードの電圧が起電力よりも高いときは充電され、該入力ノードの電圧が起電力よりも低下したときには蓄積した電力を該入力ノードに出力する蓄電池と、
   前記入力ノードと前記出力ノードの間に設けられ、該入力ノードの電圧が予め設定された所定電圧よりも高いときは該入力ノードの電圧を該所定電圧まで低下させて該出力ノードに出力する電圧安定手段と、
   前記入力ノードの電圧が、前記負荷回路の最大許容電圧と前記所定電圧の間に設定された一定電圧以下に低下したときに、該入力ノードと前記出力ノードの間を直接接続するバイパス手段とを、
   備えたことを特徴とする電源回路。
2. 前記バイパス手段は、前記入力ノードと前記出力ノードの間を接続するトランジスタを有することを特徴とする請求項１記載の電源回路。
3. 前記バイパス手段は、前記入力ノードと前記出力ノードの間を接続する接点を備えた継電器を有することを特徴とする請求項１記載の電源回路。

Images