JP5582115B2

JP5582115B2 - ブートストラップ回路、半導体装置

Info

Publication number: JP5582115B2
Application number: JP2011193089A
Authority: JP
Inventors: 俊明金成; 小广梁
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-09-05
Filing date: 2011-09-05
Publication date: 2014-09-03
Anticipated expiration: 2031-09-05
Also published as: JP2013055549A

Description

本発明は、ブートストラップ回路および半導体装置に関する。

従来、スイッチング素子およびこのスイッチング素子を駆動するための駆動回路を備えた、各種の電力変換回路が知られている。
例えば、特開平１−１７０３７８号公報は、ＤＣ／ＡＣ変換器に関するものであり、トランジスタの制御電極とソースの間の電圧を閾値電圧より高く保つことを保証するために、電圧レベルをシフトするブートストラップ回路について記載している（当該公報の３ページ目における紙面右下欄参照）。コンデンサ、抵抗器およびツェナーダイオードにより、電圧レベルシフトを行うことができる制御回路についても記載している（当該公報の５ページ目における紙面左上欄参照）。

特開平１−１７０３７８号公報特開平９−２９８８７１号公報

アーム回路あるいはハーフブリッジ回路は、高電位側に配置されたハイサイドスイッチング素子と、低電位側に配置されたローサイドスイッチング素子とを備えている。一般に、ハイサイドスイッチング素子を駆動するために、これを駆動するハイサイド駆動回路の電源を、ハイサイドスイッチング素子の電位（ＭＯＳＦＥＴであればソース電位、ＩＧＢＴであればエミッタ電位）よりも一定電位だけ高くする必要がある。この電圧を印加するための方式の１つとして、ブートストラップ回路方式が知られている。

従来、ブートストラップ回路として知られる構成として、次のようなものがあった。図１１は、本願発明が解決しようとする課題を説明するために用いる、従来のブートストラップ回路の構成を説明するための図である。図１１において、ＤＩＰ−ＩＰＭ（Dual-in-line Package Intelligent Power Module）２は、高耐圧ＩＣであるＨＶＩＣ４と、低耐圧ＩＣであるＬＶＩＣ６とを備えている。ＨＶＩＣ４のＶｃｃ端子およびＬＶＩＣ６のＶｃｃ端子は、共通の電源に接続している。

ＨＶＩＣ４のＨＯ端子はスイッチング素子（ＩＧＢＴ）ＳＷ１のゲート端子と接続し、ＬＶＩＣ６のＬＯ端子はスイッチング素子（ＩＧＢＴ）ＳＷ２のゲート端子と接続している。ＨＶＩＣ４のＶＳ端子は、スイッチング素子ＳＷ１のエミッタとスイッチング素子ＳＷ２のコレクタとの間に接続している。ＬＶＩＣ６のＶＮＯ端子はスイッチング素子ＳＷ２のエミッタと接続している。スイッチング素子ＳＷ１のコレクタはＰ母線と接続し、スイッチング素子ＳＷ２のエミッタはＮ母線と接続している。Ｐ母線とＮ母線の間に、平滑コンデンサが設けられている。

ＨＶＩＣ４のＶＢ端子は、コンデンサＣ１の一方の端子と接続している。コンデンサＣ１の他方の端子は、ＨＶＩＣ４のＶＳ端子に接続している。コンデンサＣ１と並列にツェナーダイオードＤ１が接続されている。コンデンサＣ１の他方の端子およびツェナーダイオードＤ１のアノードは、リアクトルＬ１の一方の端子に接続している。リアクトルＬ１の他方の端子は、グランド（ＧＮＤ）に接続されている。

図１１の回路は、ブートストラップ回路２００を備えている。ブートストラップ回路２００は、抵抗Ｒ２００およびダイオードＤｉ２０の直列回路を備えている。この直列回路は、ＨＶＩＣ４のＶｃｃ端子側の配線と、ＨＶＩＣ４のＶＢ端子側の配線との間に並列に接続している。すなわち、ブートストラップ回路２００の抵抗Ｒ２００の一端が、ＨＶＩＣ４のＶｃｃ端子側の配線と接続し、ブートストラップ回路２００のダイオードＤｉ２０の他端（カソード）が、ＨＶＩＣ４のＶＢ端子側の配線と接続している。ダイオードＤｉ２０は、いわゆるブートストラップダイオード（ＢＳＤ）である。

ハイサイドスイッチング素子（スイッチング素子ＳＷ１）を駆動するためには、ＨＶＩＣ（ハイサイド駆動回路）の電源を、ハイサイドスイッチング素子の電位（ＭＯＳＦＥＴであればソース電位、ＩＧＢＴであればエミッタ電位）よりもＶｃｃだけ高い電位とする必要がある。図１１の回路において、ブートストラップ回路２００（つまり抵抗Ｒ２００およびダイオードＤｉ２０）を介して、コンデンサＣ１が充電される。この電圧で、ＨＶＩＣ４を動作させることができる。

しかしながら、上記従来のブートストラップ回路方式は、ブートストラップダイオード（ＢＳＤ）を必須構成とするものであった。本願発明者は、鋭意研究の結果、従来のブートストラップ回路方式とは異なり、ブートストラップダイオード（ＢＳＤ）を用いない新たな方式のブートストラップ回路についての着想を得た。

本発明は、上述のような課題を解決するためになされたもので、ブートストラップダイオード（ＢＳＤ）を用いない新たな方式のブートストラップ回路を提供することを目的とする。
また、本発明の他の目的は、ブートストラップダイオード（ＢＳＤ）を用いない新たな方式のブートストラップ回路を用いた半導体装置を提供することである。

第１の発明にかかるブートストラップ回路は、
充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する抵抗と、
前記第１抵抗に並列に接続する第２コンデンサと、
を備えることを特徴とする。

第２の発明にかかる半導体装置は、
メイン電源母線と接続するハイサイドスイッチング素子と、
前記ハイサイドスイッチング素子を駆動するスイッチング素子駆動用回路と、
前記スイッチング素子駆動用回路と接続する前記第１の発明にかかるブートストラップ回路と、
を備えることを特徴とする。

第１の発明にかかるブートストラップ回路によれば、メイン電源側からブートストラップ回路のコンデンサを充電することができ、ブートストラップダイオード（ＢＳＤ）を省略することができる。第２コンデンサにより、スイッチング動作時におけるｄｖ／ｄｔで、第１コンデンサを充電することもできる。

第２の発明によれば、ブートストラップダイオード（ＢＳＤ）を省略したブートストラップ回路を備えた半導体装置が提供される。スイッチング動作時におけるｄｖ／ｄｔで、第１コンデンサを充電することもできる。

本発明の実施の形態１にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態２にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態３にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態４にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態５にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態６にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態７にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態８にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態９にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本発明の実施の形態１０にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。本願発明が解決しようとする課題を説明するために用いる、従来のブートストラップ回路の構成を説明するための図である。

実施の形態１．
図１は、本発明の実施の形態１にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。図１には図１１と共通する構成として、ＤＩＰ−ＩＰＭ（Dual-in-line Package Intelligent Power Module）２と、高耐圧ＩＣであるＨＶＩＣ４と、低耐圧ＩＣであるＬＶＩＣ６と、スイッチング素子（ＩＧＢＴ）ＳＷ１およびスイッチング素子（ＩＧＢＴ）ＳＷ２と、コンデンサＣ１と、ツェナーダイオードＤ１と、リアクトルＬ１などが示されている。これらの回路素子は、図１１において説明したのと同様の接続関係で回路を形成しており、重複した説明を避けるため、図１１と同様の点は説明を省略する。なお、符号２を付した図面中の破線領域内が、ＤＩＰ−ＩＰＭ２の内部構成を意味している。この符号２を付した破線領域内の構成が、例えばケースに収納されたり、トランスファーモールド樹脂封止されたりして、ＩＰＭとして提供されるものである。

図１の回路は、ブートストラップ部用電源供給部１０を備えている。ブートストラップ部用電源供給部１０は、抵抗Ｒ１からなる回路である。抵抗Ｒ１の一方の端子は、Ｐ母線と接続している。抵抗Ｒ１の他方の端子は、コンデンサＣ１およびツェナーダイオードＤ１の並列回路の一端と接続している。コンデンサＣ１は、充電された電圧をスイッチング素子駆動用回路（ＨＶＩＣ４）に印加する。抵抗Ｒ１は、メイン電源母線に一方の端子が接続し、他方の端子がコンデンサＣ１と接続して、メイン電源母線の電圧をコンデンサＣ１に印加する。ハイサイドスイッチング素子（スイッチング素子ＳＷ１）を駆動するためには、ＨＶＩＣ４（ハイサイド駆動回路）の電源を、ハイサイドスイッチング素子の電位（スイッチング素子ＳＷ１のエミッタ電位）よりもＶｃｃだけ高い電位とする必要がある。この電圧を印加するための方式の１つが、ブートストラップ回路方式である。図１の回路において、抵抗Ｒ１を介して、メイン電源（Ｐ母線とＮ母線間から得られる電圧）によって、コンデンサＣ１が充電される。この電圧で、ＨＶＩＣ４を動作させることができる。

実施の形態１にかかるブートストラップ回路によれば、抵抗Ｒ１によって、メイン電源側からブートストラップ回路のコンデンサＣ１を充電することができる。従って、図１１に示したブートストラップ回路とは異なり、実施の形態１にかかるブートストラップ回路ではブートストラップダイオード（ＢＳＤ）を省略することができる。

実施の形態２．
図２は、本発明の実施の形態２にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態２にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部２０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部２０は、抵抗Ｒ２およびコンデンサＣ２を備えている。抵抗Ｒ２は、実施の形態１にかかる抵抗Ｒ１と同様にコンデンサＣ１と接続しており、抵抗Ｒ１と同様の作用効果を発揮することができる。また、コンデンサＣ２により、スイッチング動作時におけるｄｖ／ｄｔで、ブートストラップ回路におけるコンデンサＣ１を充電できるようになる。

実施の形態３．
図３は、本発明の実施の形態３にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態３にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部３０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部３０は、抵抗Ｒ３およびダイオードＤｉ３を備えている。抵抗Ｒ３およびダイオードＤｉ３は直列に接続しており、抵抗Ｒ３およびダイオードＤｉ３の直列回路は、実施の形態１にかかる抵抗Ｒ１と同様にコンデンサＣ１と接続している。具体的には、ダイオードＤｉ３のアノードは、抵抗Ｒ３を介してＰ母線と接続しており、ダイオードＤｉ３のカソードはコンデンサＣ１と接続している。
抵抗Ｒ３とダイオードＤｉ３の直列回路を介して、実施の形態１の抵抗Ｒ１と同様に、メイン電源母線の電圧をコンデンサＣ１に印加するという作用効果を得ることができる。さらに、ダイオードＤｉ３が逆流防止用のダイオードとして機能することができる。

実施の形態４．
図４は、本発明の実施の形態４にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態４にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部４０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部４０は、抵抗Ｒ４、コンデンサＣ４およびダイオードＤｉ４を備えている。コンデンサＣ４は、抵抗Ｒ４およびダイオードＤｉ４は、実施の形態３にかかる抵抗Ｒ３およびダイオードＤｉ３と同様の直列回路を構成しており、ダイオードＤｉ４はダイオードＤｉ３と同様に逆流防止用のダイオードとして機能する。また、抵抗Ｒ４とダイオードＤｉ４の直列回路に対してコンデンサＣ４が並列に接続しており、コンデンサＣ４は実施の形態２のコンデンサＣ２と同様の作用を発揮する。

実施の形態５．
図５は、本発明の実施の形態５にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態５にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部５０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部５０は、コンデンサＣ５、抵抗Ｒ５１および抵抗Ｒ５２を備えている。コンデンサＣ５および抵抗Ｒ５１の直列回路に対し、抵抗Ｒ５２が並列に接続している。抵抗Ｒ５２は、実施の形態１にかかる抵抗Ｒ１と同様に、メイン電源側からコンデンサＣ１へと電源供給を行うことができる。また、ブートストラップ部用電源供給部５０によれば、コンデンサＣ５に抵抗Ｒ５１を直列に接続することで、ツェナーダイオードＤ１を保護することができる。

実施の形態６．
図６は、本発明の実施の形態６にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態６にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部６０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部６０は、コンデンサＣ６、抵抗Ｒ６、およびリアクトルＬ６を備えている。コンデンサＣ６およびリアクトルＬ６の直列回路と、抵抗Ｒ６とが、並列に接続している。抵抗Ｒ６は、実施の形態１にかかる抵抗Ｒ１と同様に、メイン電源側からコンデンサＣ１へと電源供給を行うことができる。また、ブートストラップ部用電源供給部６０によれば、コンデンサＣ６にリアクトルＬ６を直列に接続することで、ツェナーダイオードＤ１を保護することができる。

実施の形態７．
図７は、本発明の実施の形態７にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態７にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部７０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部７０は、ダイオードＤｉ７、抵抗Ｒ７およびコンデンサＣ７を備えている。ダイオードＤｉ７のアノードが、Ｐ母線と接続している。ダイオードＤｉ７のカソードはコンデンサＣ７と接続し、ダイオードＤｉ７とコンデンサＣ７は直列回路を形成している。抵抗Ｒ７は、コンデンサＣ７に並列に接続している。ブートストラップ部用電源供給部７０によっても、メイン電源側を利用してコンデンサＣ１を充電することができる。さらに、コンデンサＣ７が、実施の形態２におけるコンデンサＣ２と同様の作用効果を奏し、また、ダイオードＤｉ７によりツェナーダイオードＤ１を保護することができる。

実施の形態８．
図８は、本発明の実施の形態８にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態８にかかるブートストラップ回路は、ブートストラップ部用電源供給部１０に代えてブートストラップ部用電源供給部８０を備えている点で、実施の形態１にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部８０は、抵抗Ｒ８２、抵抗Ｒ８１およびコンデンサＣ８を備えている。抵抗Ｒ８２およびコンデンサＣ８は直列に接続しており、抵抗Ｒ８１はコンデンサＣ８に並列に接続している。抵抗Ｒ８２およびコンデンサＣ８の直列回路が、Ｐ母線と、コンデンサＣ１の一方の端子との間に介在している。抵抗Ｒ８１は、抵抗Ｒ８２よりも高抵抗とする。つまり、「抵抗Ｒ８１の抵抗値＞抵抗Ｒ８２の抵抗値」という関係が成立するように、抵抗Ｒ８１および抵抗Ｒ８２を選定する。抵抗Ｒ８１＞抵抗Ｒ８２という関係が成立することで、ブートストラップ部への電源供給（つまりコンデンサＣ１の充電）を安定させることができる。

実施の形態９．
図９は、本発明の実施の形態９にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態９にかかるブートストラップ回路は、ブートストラップ部用電源供給部８０に代えてブートストラップ部用電源供給部９０を備えている点で、実施の形態８にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部９０は、抵抗Ｒ９２、抵抗Ｒ９１、コンデンサＣ９およびダイオードＤｉ９を備えている。抵抗Ｒ９２、コンデンサＣ９およびダイオードＤｉ９は直列に接続しており、抵抗Ｒ９１はコンデンサＣ９に並列に接続している。抵抗Ｒ９２、コンデンサＣ９およびダイオードＤｉ９の直列回路が、Ｐ母線と、コンデンサＣ１の一方の端子との間に介在している。抵抗Ｒ９１は、抵抗Ｒ９２よりも高抵抗とする（抵抗Ｒ９１＞抵抗Ｒ９２）。抵抗Ｒ９１＞抵抗Ｒ９２という関係が成立することで、ブートストラップ部への電源供給（つまりコンデンサＣ１の充電）を安定させることができる。ダイオードＤｉ９が逆流（逆電流）を防止することができる。

実施の形態１０．
図１０は、本発明の実施の形態１０にかかるブートストラップ回路およびこれを備えた半導体装置の構成を示す回路図である。実施の形態１０にかかるブートストラップ回路は、ブートストラップ部用電源供給部８０に代えてブートストラップ部用電源供給部１００を備えている点で、実施の形態８にかかるブートストラップ回路と相違している。ブートストラップ部用電源供給部１００は、抵抗Ｒ１２、抵抗Ｒ１１、コンデンサＣ１０およびダイオードＤｉ１０を備えている。抵抗Ｒ１２およびコンデンサＣ１０は直列に接続している。コンデンサＣ１０に対して、抵抗Ｒ１１およびダイオードＤｉ１０の直列回路が並列に接続している。ダイオードＤｉ１０のアノードは、抵抗Ｒ１２を介してＰ母線に接続している。ダイオードＤｉ１０のカソードは、抵抗Ｒ１１と接続している。抵抗Ｒ１１は、抵抗Ｒ１２よりも高抵抗とする（抵抗Ｒ１１＞抵抗Ｒ１２）。抵抗Ｒ１１＞抵抗Ｒ１２という関係が成立することで、ブートストラップ部への電源供給（つまりコンデンサＣ１の充電）を安定させることができる。ダイオードＤｉ１０が逆流（逆電流）を防止することができる。

２ＤＩＰ−ＩＰＭ
４ＨＶＩＣ
６ＬＶＩＣ
１０、２０、３０、４０、５０、６０、７０、８０、９０、１００ブートストラップ部用電源供給部
Ｃ１〜Ｃ１０コンデンサ
Ｄ１ツェナーダイオード
Ｄｉ３、４、７、９、１０、２０ダイオード
Ｌ１、６リアクトル
Ｒ１、２、３、６、７抵抗
ＳＷ１スイッチング素子
ＳＷ２スイッチング素子

Claims

充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する第１抵抗と、
前記第１抵抗に並列に接続する第２コンデンサと、
を備えることを特徴とするブートストラップ回路。
前記第１抵抗と前記第１コンデンサとの間に設けられ、アノードが前記第１抵抗と接続しカソードが前記第１コンデンサと接続するダイオードを、
さらに備えることを特徴とする請求項１に記載のブートストラップ回路。
充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する第１抵抗と、
コンデンサおよび抵抗を有し、このコンデンサの一方の端子が前記メイン電源母線側と接続し、このコンデンサの他方の端子がこの抵抗の一方の端子と接続し、且つこの抵抗の他方の端子が前記第１コンデンサと前記第１抵抗との間に接続する直列回路と、
を備えることを特徴とするブートストラップ回路。
充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する第１抵抗と、
コンデンサおよびリアクトルを有し、このコンデンサの一方の端子が前記メイン電源母線側と接続し、このコンデンサの他方の端子がこのリアクトルの一方の端子と接続し、且つこのリアクトルの他方の端子が前記第１コンデンサと前記第１抵抗との間に接続する直列回路と、
を備えることを特徴とするブートストラップ回路。
充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する第１抵抗と、
前記第１抵抗と前記メイン電源母線との間に設けられ、アノードが前記メイン電源母線と接続しカソードが前記第１抵抗と接続するダイオードと、
一方の端子が前記第１抵抗と前記ダイオードの前記カソードとの間に接続し、他方の端子が前記第１抵抗と前記第１コンデンサとの間に接続するコンデンサと、
を備えることを特徴とするブートストラップ回路。
充電された電圧をスイッチング素子駆動用回路に印加する第１コンデンサと、
メイン電源母線に一方の端子が接続し、他方の端子が前記第１コンデンサと接続して、前記メイン電源母線の電圧を前記第１コンデンサに印加する第１抵抗と、
前記第１抵抗と前記メイン電源母線との間に設けられ、一方の端子が前記メイン電源母線と接続し他方の端子が前記第１抵抗と接続し、前記第１抵抗よりも低い抵抗値を有する第３抵抗と、
一方の端子が前記第１抵抗と前記第３抵抗との間に接続し、他方の端子が前記第１抵抗と前記第１コンデンサとの間に接続するコンデンサと、
を備えることを特徴とするブートストラップ回路。
前記メイン電源母線と前記第３抵抗の間に設けられ、アノードが前記第３抵抗と接続し、カソードが前記第１抵抗と接続するダイオードを、
さらに備えることを特徴とする請求項６に記載のブートストラップ回路。
前記第１抵抗と前記第３抵抗の間に設けられ、アノードが前記メイン電源母線と接続し、カソードが前記第３抵抗と接続するダイオードを、
さらに備えることを特徴とする請求項６に記載のブートストラップ回路。
メイン電源母線と接続するハイサイドスイッチング素子と、
前記ハイサイドスイッチング素子を駆動するスイッチング素子駆動用回路と、
前記スイッチング素子駆動用回路と接続する請求項１〜８のいずれか１項に記載のブートストラップ回路と、
を備えることを特徴とする半導体装置。