JP3607057B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP3607057B2 JP3607057B2 JP22973397A JP22973397A JP3607057B2 JP 3607057 B2 JP3607057 B2 JP 3607057B2 JP 22973397 A JP22973397 A JP 22973397A JP 22973397 A JP22973397 A JP 22973397A JP 3607057 B2 JP3607057 B2 JP 3607057B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- side transistor
- potential
- block
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、直流から複数相の交流を生成してＵＰＳ（Ｕｎｉｎｔｅｒｒｕｐｔｅｄ Ｐｏｗｅｒ Ｓｕｐｐｌｙ、無停電電源）あるいは回転機等の駆動対象に出力する駆動回路に関し、特にフルブリッジインバータ回路の高電位側トランジスタの制御手段に電源を供給するブートストラップ回路の改良に関する。
【０００２】
【従来の技術】
図４は複数相の交流を生成して出力するフルブリッジインバータ回路を含む従来の駆動回路のうち、一相に関わる部分を示す回路図である。
【０００３】
まず、従来の駆動回路の構成を説明する。高電位側トランジスタ（ＩＧＢＴ、以下同じ）Ｑ１は、コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が低電位側トランジスタＱ２のコレクタ端子へ接続されている。低電位側トランジスタＱ２は、エミッタ端子が低電位Ｖ−へ接続されている。高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点は出力端子ＯＵＴに接続されている。この高電位側トランジスタＱ１及び低電位側トランジスタＱ２からなる部分はアーム回路と称される。
【０００４】
フリーホイールダイオードＦ１は高電位側トランジスタＱ１のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ１の出力端子はゲート抵抗ＧＲ１を介して高電位側トランジスタＱ１のゲート端子へ接続されている。
【０００５】
フリーホイールダイオードＦ２は低電位側トランジスタＱ２のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ２の出力端子はゲート抵抗ＧＲ２を介して低電位側トランジスタＱ２のゲート端子へ接続されている。
【０００６】
制御回路Ｋ１のバイアス用端子は高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点へ接続されている。制御回路Ｋ２のバイアス用端子は低電位Ｖ−へ接続されている。
【０００７】
直流電源Ｖ１は、低電位側出力端子が低電位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の電源入力端子と抵抗Ｒ１及びダイオードである整流手段ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続されている。
【０００８】
コンデンサＣ１は、一端が整流手段ＲＥＣの出力端子と制御回路Ｋ１の電源入力端子との接続点に接続され、他端が高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続されている。コンデンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と制御回路Ｋ２の電源入力端子との接続点に接続され、他端が低電位Ｖ−に接続されている。
【０００９】
従来の駆動回路の構成は、複数の図４に示す構成が独立して設けられている。この種の従来の技術には、例えば特開平８−１０３０８７号公報、特開平８−２９４２８６号公報に開示の技術等がある。
【００１０】
次に、従来の駆動回路の動作を説明する。まず、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はそれぞれゲート電位がエミッタ電位より高いときコレクタ端子・エミッタ端子間が導通する。
【００１１】
フリーホイールダイオードＦ１及びフリーホイールダイオードＦ２はそれぞれフルブリッジ動作に必要なために挿入されているもので、動作の説明は省略する。
【００１２】
コンデンサＣ１は、ブートストラップ電源として作用する。すなわち、例えば高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオン、オフすると高電位側トランジスタＱ１のエミッタの電位は上昇する。高電位側トランジスタＱ１がオンするためには、同トランジスタＱ１のゲートの電位がエミッタの電位より高くしなければならないため、同トランジスタＱ１のエミッタの電位が上昇するとともにゲートの電位も上昇させなければならない。コンデンサＣ１は、高電位側トランジスタＱ１のエミッタの電位の上昇に伴って、制御回路Ｋ１の電源入力端子の電位を上昇させる。このコンデンサＣ１の作用によって、高電位側トランジスタＱ１は、エミッタの電位の上昇に伴ってゲートの電位も上昇するため、オンし続けることができる。このとき、整流手段ＲＥＣはコンデンサＣ１から直流電源Ｖ１側への電流の逆流を防止する。
【００１３】
高電位側トランジスタＱ１又は低電位側トランジスタＱ２がオンするように制御することをオン制御、オフするように制御することをオフ制御と称する。制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号に応じて駆動し、オン制御又はオフ制御を行う。
【００１４】
トランジスタＱ１として用いられているＩＧＢＴは絶縁ゲート型ではあるがコンデンサＣ１からゲートに送られる電荷を寄生容量等によって消費することによって電力を消費し、コンデンサＣ１の電荷量が少なくなると、ゲートの電位は低下する。
【００１５】
次に図５を用いて動作を説明する。ｔ０〜ｔ１において、制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによって出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためコンデンサＣ１は充電される。
【００１６】
次にｔ１〜ｔ２において、制御回路Ｋ１、制御回路Ｋ２はそれぞれオン制御、オフ制御を行う。これによって高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオン、オフする。このとき、前述したようにコンデンサＣ１よりなるブートストラップ電源の作用によって、高電位側トランジスタＱ１はそのエミッタ電位が上昇してもオンし続けることができる。
【００１７】
このように、従来では制御回路Ｋ１に接続されている電力供給用のコンデンサはコンデンサＣ１のみである。制御回路Ｋ１はコンデンサＣ１によって電力が供給されて駆動し、制御回路Ｋ２は直流電源Ｖ１によって電力が供給されて駆動する。
【００１８】
【発明が解決しようとする課題】
制御回路Ｋ１がオン制御を行っている期間では、出力端子ＯＵＴの電位が高電位Ｖ＋へ近づいているため、コンデンサＣ１は充電されることはない。したがって、制御回路Ｋ１がオン制御を行おうとする期間が図５のｔ４〜ｔ６のように長くなると、高電位側トランジスタＱ１等が電荷を消費することによってｔ４〜ｔ６の途中でコンデンサＣ１に蓄電された電荷は減少し続け、ついには、高電位側トランジスタＱ１のゲートの電位がエミッタの電位に対しオンするに十分な電位を保てず、高電位側トランジスタＱ１はオフし、従来の駆動回路は正常に動作しないという問題点がある。
【００１９】
容量の大きなコンデンサＣ１を用いてコンデンサＣ１に充電される電荷量を大きくすることによって、制御回路Ｋ１がオン制御を行う期間の途中でコンデンサＣ１に蓄積された電荷が不足することを抑制することができる。しかし、一般に容量の大きなコンデンサは高価なため、駆動回路が高価になるという問題点がある。
【００２０】
本発明はこれらの問題点を解決するためになされたものであり、常に正常に動作し、しかも安価な駆動回路を得ることを目的とする。
【００２１】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、直流から複数相の交流を生成して駆動対象へ出力する駆動回路であって、高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの一相として出力する第１ブロックと、高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの他の一相として出力する第２ブロックと、前記第１ブロックの前記第１及び第２制御手段に電源を供給するための電源回路とを備え、前記電源回路は前記第１ブロックの前記第１制御手段に接続されたブートストラップ回路を含み、前記ブートストラップ回路は、前記一相の出力点に一端が接続された第１コンデンサと、前記他の一相の出力点に一端が接続された第２コンデンサとを備え、前記第２コンデンサの電荷を前記第１コンデンサに補充可能な駆動回路である。
【００２２】
本発明の請求項２に係る課題解決手段において、前記ブートストラップ回路は、前記第２コンデンサの他端から前記第１コンデンサの他端方向へ電流の流れを強制する整流手段をさらに備える。
【００２３】
本発明の請求項３に係る課題解決手段において、前記ブートストラップ回路は、前記第２コンデンサの一端と前記他相の出力点との間に接続された抵抗をさらに備える。
【００２４】
本発明の請求項４に係る課題解決手段は、前記第１ブロック内の前記第１制御手段は比較的低い周波数で駆動され、前記第２ブロック内の前記第２制御手段は比較的高い周波数で駆動される。
【００２５】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１における駆動回路を示す回路図である。実施の形態１の駆動回路は、直流を交流へ変換するために用いられるフルブリッジインバータ回路であり、駆動対象に供給される２つの相を有する交流を生成して出力する。実施の形態１に適用される２相用の駆動対象としてはＵＰＳ等がある。
【００２６】
まず、実施の形態１の駆動回路の構成を説明する。実施の形態１の駆動回路は２つの相のうちの一方の相に関わるブロックＢ１１及びＢ１２と他方の相に関わるブロックＢ２１及びＢ２２と電源Ｖ１と電源Ｖ２とを備えている。ブロックＢ１１及びＢ２１はそれぞれブロックＢ１２及びＢ２２に制御用電源を供給するブロックである。
【００２７】
実施の形態１では、ブロックＢ１２及びブロックＢ２２のうち一方が第１ブロックであり、他方が第２ブロックである。ブロックＢ１１及びＢ２１のそれぞれはブートストラップ回路を含む電源回路を構成する。ブートストラップ回路は、ブロックＢ１１については、ダイオードＤ１，Ｄ２よりなる整流手段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデンサ）、抵抗Ｒ１、Ｒ２１によって構成され、ブロックＢ２１についても同様である。
【００２８】
まず、実施の形態１の駆動回路の構成を説明する。ブロックＢ１１及びブロックＢ１２内、並びにブロックＢ２１及びブロックＢ２２内の構成はそれぞれ図４に示す構成と主として同様である。すなわち、高電位側トランジスタＱ１は、コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が低電位側トランジスタＱ２のコレクタ端子へ接続されている。低電位側トランジスタＱ２は、エミッタ端子が低電位Ｖ−へ接続されている。高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点は出力端子ＯＵＴに接続されている。この高電位Ｖ＋・低電位Ｖ−間に直列に接続された高電位側トランジスタＱ１及び低電位側トランジスタＱ２からなる部分はアーム回路と称される。
【００２９】
フリーホイールダイオードＦ１は高電位側トランジスタＱ１のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ１の出力端子はゲート抵抗ＧＲ１を介して高電位側トランジスタＱ１のゲート端子（制御端子）へ接続されている。
【００３０】
フリーホイールダイオードＦ２は低電位側トランジスタＱ２のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ２の出力端子はゲート抵抗ＧＲ２を介して低電位側トランジスタＱ２のゲート端子へ接続されている。
【００３１】
制御回路Ｋ１のバイアス用端子は高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点へ接続されている。制御回路Ｋ２のバイアス用端子は低電位Ｖ−へ接続されている。
【００３２】
直流電源Ｖ１は、低電位側出力端子が低電位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の電源入力端子と抵抗Ｒ１及び整流手段ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続されている。
【００３３】
コンデンサＣ１は、一端が整流手段ＲＥＣの出力端子と制御回路Ｋ１の電源入力端子との接続点に接続され、他端が高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続されている。コンデンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と制御回路Ｋ２の電源入力端子との接続点に接続され、他端が低電位Ｖ−に接続されている。
【００３４】
さらに実施の形態１の駆動回路では、ブロックＢ１１内にコンデンサＣ２１及び抵抗Ｒ２１を備え、ブロックＢ２１内にコンデンサＣ１２及び抵抗Ｒ１２を備えている。
【００３５】
コンデンサＣ２１は、一端が抵抗Ｒ２１を介してブロックＢ２２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ１２は、一端が抵抗Ｒ１２を介してブロックＢ１２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。
【００３６】
ブロックＢ１２内の出力端子ＯＵＴ及びブロックＢ２２内の出力端子ＯＵＴは図示しない駆動対象に接続されている。実施の形態１では、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はＮチャネルタイプのＩＧＢＴを用いる。
【００３７】
このように、実施の形態１の駆動回路は各相について対称的に構成されている。
【００３８】
次に、実施の形態１の駆動回路の動作を説明する。なお、実施の形態１の駆動回路は各相について対称的に構成されているため、ブロックＢ１１及びブロックＢ１２の動作とブロックＢ２１及びブロックＢ２２の動作は同様である。したがって、ブロックＢ１１及びブロックＢ１２に着目して動作を説明する。
【００３９】
まず、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はそれぞれゲート電位がエミッタ電位より高いときコレクタ端子・エミッタ端子間が導通する。
【００４０】
高電位側トランジスタＱ１又は低電位側トランジスタＱ２がオンするように制御することをオン制御、オフするように制御することをオフ制御と称する。制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号に応じて駆動し、オン制御又はオフ制御を行う。
【００４１】
フリーホイールダイオードＦ１及びフリーホイールダイオードＦ２はそれぞれフルブリッジ動作に必要なために挿入されているもので、動作の説明は省略する。
【００４２】
整流手段ＲＥＣは直流電源Ｖ１から制御回路Ｋ１方向のみに電流を流す。また、出力端子ＯＵＴの電位が変化すると、この電位変化の交流成分は、ブロックＢ１１及びブロックＢ１２においてコンデンサＣ２１を介して整流手段ＲＥＣに流れ、ダイオードＤ２によって整流されて制御回路Ｋ１やコンデンサＣ１へ流れる。また、ダイオードＤ２がコンデンサＣ１の電荷がコンデンサＣ２１へ流出することを防止するため、コンデンサＣ１から制御回路Ｋ１へ供給される電荷が低減されることを防止できる。
【００４３】
抵抗Ｒ１及びＲ２１のそれぞれは、コンデンサＣ１及びＣ２１に流れ込む電流の最大値を制限する。これによって、充電の際に大電流がコンデンサＣ１及びＣ２１に流れ込むことによって生じるノイズを低減できるため、このノイズの影響による駆動回路の誤動作を防止できる。
【００４４】
コンデンサＣ１は、従来の技術で述べたように、ブートストラップ電源として作用する。
【００４５】
次に図２を用いて動作を説明する。図２に示すｔ２〜ｔ６におけるブロックＢ１２内のオン制御、オフ制御は図５のｔ２〜ｔ６に対応している。
【００４６】
まず、ｔ２〜ｔ３において、ブロックＢ１２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、ブロックＢ１２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。ブロックＢ１２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによってブロックＢ１２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロックＢ１１内のコンデンサＣ１は充電される。なお、このコンデンサＣ１には、直流電源Ｖ１からの電荷やコンデンサＣ２１からの電荷が蓄電される。
【００４７】
次にｔ３〜ｔ４において、ブロックＢ２２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、ブロックＢ２２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。ブロックＢ２２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによってブロックＢ２２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロックＢ１１内のコンデンサＣ２１は電源Ｖ１によって充電される。
【００４８】
次にｔ４〜ｔ５において、ブロックＢ１２及びブロックＢ２２内の制御回路Ｋ２はオフ制御を行う。これによってブロックＢ１２及びブロックＢ２２内の低電位側トランジスタＱ２はオフする。またブロックＢ１２及びブロックＢ２２内の制御回路Ｋ１はオン制御を行う。これによってブロックＢ１２及びブロックＢ２２内の高電位側トランジスタＱ１はオンする。このとき、従来と同様に、コンデンサＣ１のブートストラップ電源としての作用によって、高電位側トランジスタＱ１はそのエミッタ電位が上昇してもオンし続けることができる。コンデンサＣ１の電荷が消費されるとコンデンサＣ２１の電荷がダイオードＤ２を介して流れ込み補充される。すなわち、図２のｔ４〜ｔ６のように、ブロックＢ１２内の制御回路Ｋ１がオン制御を長時間継続して行っているときに、ブロックＢ２２内の制御回路Ｋ２がオン制御及びオフ制御を繰り返し行うことによって、コンデンサＣ２１が繰り返し充電されコンデンサＣ１に電力の不足分を供給することができる。
【００４９】
この図２のように、ブロックＢ２２内の制御回路Ｋ２のオン制御・オフ制御の周波数がブロックＢ１２内の制御回路Ｋ１のオン制御・オフ制御の周波数より高い制御には駆動対象がモータにおけるＰＷＭ制御法がある。この制御法では、制御回路Ｋ１はオン制御を長期間行い、ブロックＢ２２内の制御回路Ｋ２が行うオン制御・オフ制御によって低電位側トランジスタＱ２を高周波スイッチングすることによって、モータの制御上極めて有効な結果を得られる場合がある。なお、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングすればよく、ブロックＢ２２内の高電位側トランジスタＱ１は必ずしも高周波スイッチングする必要はない。
【００５０】
また、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングしてもブロックＢ２２内の出力端子ＯＵＴの電位は変化するとは限らない。この理由は、例えばブロックＢ２２内の高電位側トランジスタＱ１が高周波スイッチングしないとき、ブロックＢ２２内の出力端子ＯＵＴが低電位Ｖ−の電位になった後は駆動対象が出力端子ＯＵＴへ影響を及ぼすことによって、低電位側トランジスタＱ２が高周波スイッチングしても出力端子ＯＵＴの電位が変化しないことがあるからである。しかし、ブロックＢ１２内の出力端子ＯＵＴの電位が低電位Ｖ−より非常に高い電位であって、かつブロックＢ１２内の制御回路Ｋ１がオン制御を行うときには、ブロックＢ１２内の出力端子ＯＵＴからブロックＢ２２内の出力端子ＯＵＴへ駆動対象を介して電流が流れるため、ブロックＢ２２内の出力端子ＯＵＴの電位が変化し、この電位変化の交流成分は、コンデンサＣ２１を介して制御回路Ｋ１へ流れる。したがって、ブロックＢ１２内のＱ１がオン制御を長期間行い、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングする期間において、コンデンサＣ２１はコンデンサＣ１に電力を補助的に供給することができる。
【００５１】
ＩＧＢＴは、ゲート・エミッタ間電圧が変化するとき寄生容量の充放電によって電力を消費するが、ゲート・エミッタ間電圧が一定のときこの電力の消費は殆どない。また、制御回路は、一般にオン制御からオフ制御又はオフ制御からオン制御を行うときオン制御又はオフ制御を保つときよりも電力を多く消費する。したがって、オン制御からオフ制御又はオフ制御からオン制御を行うときよりもオン制御又はオフ制御を保つときの方が電力消費は少なくて済む。したがってコンデンサＣ２１の補助があれば、制御回路Ｋ１がオン制御を長期間行う場合に、コンデンサＣ１の電荷量を長期間維持するのは十分可能である。
【００５２】
このように、コンデンサＣ２１はコンデンサＣ１の補助的な役割を果たすため、コンデンサＣ２１の容量はコンデンサＣ１より大きくする必要はない。したがって、コンデンサＣ２１は容量が小さい安価なものを適用できる。特にオン制御又はオフ制御を保つときの制御回路Ｋ１の消費電力が少なくなるように設計しておくことによって、コンデンサＣ２１の容量はさらに小さいものを適用できる。
【００５３】
なお、ブロックＢ２２内の低電位側トランジスタＱ２を高周波スイッチングする場合、例えば図２のｔ２〜ｔ４では、ブロックＢ１２内のコンデンサＣ１が充電されているためにブロックＢ２２からブロックＢ１２へ電力の供給が不要であるが、ブロックＢ２２からブロックＢ１２へコンデンサＣ２１を介して電力が無駄に供給される。しかし、上述のように、コンデンサＣ２１の容量は小さいものを適用すれば、コンデンサＣ２１が消費する無駄な電力を低減できる。
【００５４】
実施の形態２．
図３は本発明の実施の形態２における駆動回路を示す回路図である。実施の形態３は３相を出力する駆動回路である。実施の形態２に適用される３相用の駆動対象としては回転機等がある。
【００５５】
まず、実施の形態２の駆動回路の構成を説明する。実施の形態２の駆動回路は、実施の形態１の駆動回路に第３相に関わるブロックＢ３１及びＢ３２、コンデンサＣ３１、Ｃ３２、Ｃ２３、Ｃ１３、抵抗Ｒ３１、Ｒ３２、Ｒ２３、Ｒ１３を加えたものである。
【００５６】
コンデンサＣ３１は、一端が抵抗Ｒ３１を介してブロックＢ３２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ３２は、一端が抵抗Ｒ３２を介してブロックＢ３２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ２３は、一端が抵抗Ｒ２３を介してブロックＢ２２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ１３は、一端が抵抗Ｒ１３を介してブロックＢ１２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。
【００５７】
ブロックＢ３１及びＢ３２のその他の内部構成はブロックＢ１１及びＢ１２又はブロックＢ２１及びＢ２２と同様である。
【００５８】
実施の形態２では、ブロックＢ１２、ブロックＢ２２及びブロックＢ３２のうちの特定の１つが第１ブロックであり、他の特定の１つが第２ブロックである。ブロックＢ１１、Ｂ２１及びＢ３１のそれぞれはブートストラップ回路を含む電源回路を構成する。ブートストラップ回路は、ブロックＢ１１については、整流手段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデンサ）、Ｃ３１（他の第２コンデンサ）、抵抗Ｒ１、Ｒ２１、Ｒ３１によって構成され、ブロックＢ２１及びＢ３１も同様である。
【００５９】
このように、実施の形態２の駆動回路は各相について対称的に構成されている。
【００６０】
次に、実施の形態１の駆動回路の動作を説明する。各ブロック内の動作は、実施の形態１と同様である。
【００６１】
例えば、第１相に関わるブロックＢ１１及びブロックＢ１２に着目すると、ブロックＢ１２内の制御回路Ｋ１がオン制御を行っているとき、ブロックＢ２２又はブロックＢ３２の少なくとも一方の制御回路Ｋ２がオン制御及びオフ制御を繰り返し行えば、コンデンサＣ３１又はコンデンサＣ２１の少なくとも一方から電力が供給される。したがって、ブロックＢ１２内の制御回路Ｋ１に供給される電力は、実施の形態１よりも充分になる。
【００６２】
変形例．
実施の形態１及び２ではそれぞれ２相、３相の駆動回路に適用した場合を示したが、４相以上の駆動回路に適用してもよい。
【００６３】
また、実施の形態２では、ある相に関わるブロックは、他の相に関わるブロック全てから電力が供給されている。実施の形態２を含み３相以上の駆動回路の場合、ある相に関わるブロックは、他の全ての相に関わるブロック全てのうち少なくとも１つのブロックから電力が供給されていてもよい。例えば、図３において、コンデンサＣ２１及び抵抗Ｒ２１を省略してもよい。
【００６４】
また、実施の形態１及び２では、各相に関わる複数のブロックはそれぞれ他の相に関わるブロックから電力が供給されているが、少なくとも１つの相に関わるブロックが他の相に関わるブロックから電力が供給されていればよい。例えば、図３において、コンデンサＣ２１、抵抗Ｒ２１、コンデンサＣ３１及び抵抗Ｒ３１を省略してもよい。
【００６５】
実施の形態１及び２では、ＩＧＢＴを用いたが、これに代えてバイポーラトランジスタ、ＭＯＳトランジスタを用いても良い。
【００６６】
【発明の効果】
本発明請求項１によると、第１コンデンサによって電力が高電位側トランジスタへ第１制御手段を介して供給されることによって高電位側トランジスタはオンすることができるが、第１コンデンサが電力を供給できなくても、第２コンデンサから電力が供給される場合があるため、高電位側トランジスタはオンすることができ、駆動回路が正常に動作することが図れ、容量の大きい高価なコンデンサを電源回路に適用せずに済むという効果を奏す。
【００６７】
本発明請求項２によると、第１コンデンサに充電された電荷が第２コンデンサに流れ込むことを防止できるため、第１コンデンサから第１制御手段へ供給される電荷が低減されることを防止できるという効果を奏す。
【００６８】
本発明請求項３によると、充電の際に大電流が第２コンデンサに流れ込むことによって生じるノイズを低減できるため、駆動回路の誤動作を防止できるという効果を奏す。
【００６９】
本発明請求項４によると、第１ブロック内の第１制御回路が高電位側トランジスタをオンさせているときに第２ブロック内の第２制御回路が高周波で駆動することによって第２ブロック内の出力点の電位が変動する。これによって、第２ブロックから第１ブロック内の高電位側トランジスタへ第２コンデンサを介して電力を供給することができるという効果を奏す。
【図面の簡単な説明】
【図１】本発明の実施の形態１における駆動回路を示す回路図である。
【図２】本発明の実施の形態１における駆動回路の動作の一例を説明するためのタイミングチャートである。
【図３】本発明の実施の形態２における駆動回路を示す回路図である。
【図４】従来の駆動回路を示す回路図である。
【図５】従来の駆動回路の動作の一例を説明するためのタイミングチャートである。
【符号の説明】
Ｋ１，Ｋ２ 制御回路、ＲＥＣ 整流手段。
【発明の属する技術分野】
この発明は、直流から複数相の交流を生成してＵＰＳ（Ｕｎｉｎｔｅｒｒｕｐｔｅｄ Ｐｏｗｅｒ Ｓｕｐｐｌｙ、無停電電源）あるいは回転機等の駆動対象に出力する駆動回路に関し、特にフルブリッジインバータ回路の高電位側トランジスタの制御手段に電源を供給するブートストラップ回路の改良に関する。
【０００２】
【従来の技術】
図４は複数相の交流を生成して出力するフルブリッジインバータ回路を含む従来の駆動回路のうち、一相に関わる部分を示す回路図である。
【０００３】
まず、従来の駆動回路の構成を説明する。高電位側トランジスタ（ＩＧＢＴ、以下同じ）Ｑ１は、コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が低電位側トランジスタＱ２のコレクタ端子へ接続されている。低電位側トランジスタＱ２は、エミッタ端子が低電位Ｖ−へ接続されている。高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点は出力端子ＯＵＴに接続されている。この高電位側トランジスタＱ１及び低電位側トランジスタＱ２からなる部分はアーム回路と称される。
【０００４】
フリーホイールダイオードＦ１は高電位側トランジスタＱ１のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ１の出力端子はゲート抵抗ＧＲ１を介して高電位側トランジスタＱ１のゲート端子へ接続されている。
【０００５】
フリーホイールダイオードＦ２は低電位側トランジスタＱ２のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ２の出力端子はゲート抵抗ＧＲ２を介して低電位側トランジスタＱ２のゲート端子へ接続されている。
【０００６】
制御回路Ｋ１のバイアス用端子は高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点へ接続されている。制御回路Ｋ２のバイアス用端子は低電位Ｖ−へ接続されている。
【０００７】
直流電源Ｖ１は、低電位側出力端子が低電位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の電源入力端子と抵抗Ｒ１及びダイオードである整流手段ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続されている。
【０００８】
コンデンサＣ１は、一端が整流手段ＲＥＣの出力端子と制御回路Ｋ１の電源入力端子との接続点に接続され、他端が高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続されている。コンデンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と制御回路Ｋ２の電源入力端子との接続点に接続され、他端が低電位Ｖ−に接続されている。
【０００９】
従来の駆動回路の構成は、複数の図４に示す構成が独立して設けられている。この種の従来の技術には、例えば特開平８−１０３０８７号公報、特開平８−２９４２８６号公報に開示の技術等がある。
【００１０】
次に、従来の駆動回路の動作を説明する。まず、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はそれぞれゲート電位がエミッタ電位より高いときコレクタ端子・エミッタ端子間が導通する。
【００１１】
フリーホイールダイオードＦ１及びフリーホイールダイオードＦ２はそれぞれフルブリッジ動作に必要なために挿入されているもので、動作の説明は省略する。
【００１２】
コンデンサＣ１は、ブートストラップ電源として作用する。すなわち、例えば高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオン、オフすると高電位側トランジスタＱ１のエミッタの電位は上昇する。高電位側トランジスタＱ１がオンするためには、同トランジスタＱ１のゲートの電位がエミッタの電位より高くしなければならないため、同トランジスタＱ１のエミッタの電位が上昇するとともにゲートの電位も上昇させなければならない。コンデンサＣ１は、高電位側トランジスタＱ１のエミッタの電位の上昇に伴って、制御回路Ｋ１の電源入力端子の電位を上昇させる。このコンデンサＣ１の作用によって、高電位側トランジスタＱ１は、エミッタの電位の上昇に伴ってゲートの電位も上昇するため、オンし続けることができる。このとき、整流手段ＲＥＣはコンデンサＣ１から直流電源Ｖ１側への電流の逆流を防止する。
【００１３】
高電位側トランジスタＱ１又は低電位側トランジスタＱ２がオンするように制御することをオン制御、オフするように制御することをオフ制御と称する。制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号に応じて駆動し、オン制御又はオフ制御を行う。
【００１４】
トランジスタＱ１として用いられているＩＧＢＴは絶縁ゲート型ではあるがコンデンサＣ１からゲートに送られる電荷を寄生容量等によって消費することによって電力を消費し、コンデンサＣ１の電荷量が少なくなると、ゲートの電位は低下する。
【００１５】
次に図５を用いて動作を説明する。ｔ０〜ｔ１において、制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによって出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためコンデンサＣ１は充電される。
【００１６】
次にｔ１〜ｔ２において、制御回路Ｋ１、制御回路Ｋ２はそれぞれオン制御、オフ制御を行う。これによって高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオン、オフする。このとき、前述したようにコンデンサＣ１よりなるブートストラップ電源の作用によって、高電位側トランジスタＱ１はそのエミッタ電位が上昇してもオンし続けることができる。
【００１７】
このように、従来では制御回路Ｋ１に接続されている電力供給用のコンデンサはコンデンサＣ１のみである。制御回路Ｋ１はコンデンサＣ１によって電力が供給されて駆動し、制御回路Ｋ２は直流電源Ｖ１によって電力が供給されて駆動する。
【００１８】
【発明が解決しようとする課題】
制御回路Ｋ１がオン制御を行っている期間では、出力端子ＯＵＴの電位が高電位Ｖ＋へ近づいているため、コンデンサＣ１は充電されることはない。したがって、制御回路Ｋ１がオン制御を行おうとする期間が図５のｔ４〜ｔ６のように長くなると、高電位側トランジスタＱ１等が電荷を消費することによってｔ４〜ｔ６の途中でコンデンサＣ１に蓄電された電荷は減少し続け、ついには、高電位側トランジスタＱ１のゲートの電位がエミッタの電位に対しオンするに十分な電位を保てず、高電位側トランジスタＱ１はオフし、従来の駆動回路は正常に動作しないという問題点がある。
【００１９】
容量の大きなコンデンサＣ１を用いてコンデンサＣ１に充電される電荷量を大きくすることによって、制御回路Ｋ１がオン制御を行う期間の途中でコンデンサＣ１に蓄積された電荷が不足することを抑制することができる。しかし、一般に容量の大きなコンデンサは高価なため、駆動回路が高価になるという問題点がある。
【００２０】
本発明はこれらの問題点を解決するためになされたものであり、常に正常に動作し、しかも安価な駆動回路を得ることを目的とする。
【００２１】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、直流から複数相の交流を生成して駆動対象へ出力する駆動回路であって、高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの一相として出力する第１ブロックと、高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの他の一相として出力する第２ブロックと、前記第１ブロックの前記第１及び第２制御手段に電源を供給するための電源回路とを備え、前記電源回路は前記第１ブロックの前記第１制御手段に接続されたブートストラップ回路を含み、前記ブートストラップ回路は、前記一相の出力点に一端が接続された第１コンデンサと、前記他の一相の出力点に一端が接続された第２コンデンサとを備え、前記第２コンデンサの電荷を前記第１コンデンサに補充可能な駆動回路である。
【００２２】
本発明の請求項２に係る課題解決手段において、前記ブートストラップ回路は、前記第２コンデンサの他端から前記第１コンデンサの他端方向へ電流の流れを強制する整流手段をさらに備える。
【００２３】
本発明の請求項３に係る課題解決手段において、前記ブートストラップ回路は、前記第２コンデンサの一端と前記他相の出力点との間に接続された抵抗をさらに備える。
【００２４】
本発明の請求項４に係る課題解決手段は、前記第１ブロック内の前記第１制御手段は比較的低い周波数で駆動され、前記第２ブロック内の前記第２制御手段は比較的高い周波数で駆動される。
【００２５】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１における駆動回路を示す回路図である。実施の形態１の駆動回路は、直流を交流へ変換するために用いられるフルブリッジインバータ回路であり、駆動対象に供給される２つの相を有する交流を生成して出力する。実施の形態１に適用される２相用の駆動対象としてはＵＰＳ等がある。
【００２６】
まず、実施の形態１の駆動回路の構成を説明する。実施の形態１の駆動回路は２つの相のうちの一方の相に関わるブロックＢ１１及びＢ１２と他方の相に関わるブロックＢ２１及びＢ２２と電源Ｖ１と電源Ｖ２とを備えている。ブロックＢ１１及びＢ２１はそれぞれブロックＢ１２及びＢ２２に制御用電源を供給するブロックである。
【００２７】
実施の形態１では、ブロックＢ１２及びブロックＢ２２のうち一方が第１ブロックであり、他方が第２ブロックである。ブロックＢ１１及びＢ２１のそれぞれはブートストラップ回路を含む電源回路を構成する。ブートストラップ回路は、ブロックＢ１１については、ダイオードＤ１，Ｄ２よりなる整流手段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデンサ）、抵抗Ｒ１、Ｒ２１によって構成され、ブロックＢ２１についても同様である。
【００２８】
まず、実施の形態１の駆動回路の構成を説明する。ブロックＢ１１及びブロックＢ１２内、並びにブロックＢ２１及びブロックＢ２２内の構成はそれぞれ図４に示す構成と主として同様である。すなわち、高電位側トランジスタＱ１は、コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が低電位側トランジスタＱ２のコレクタ端子へ接続されている。低電位側トランジスタＱ２は、エミッタ端子が低電位Ｖ−へ接続されている。高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点は出力端子ＯＵＴに接続されている。この高電位Ｖ＋・低電位Ｖ−間に直列に接続された高電位側トランジスタＱ１及び低電位側トランジスタＱ２からなる部分はアーム回路と称される。
【００２９】
フリーホイールダイオードＦ１は高電位側トランジスタＱ１のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ１の出力端子はゲート抵抗ＧＲ１を介して高電位側トランジスタＱ１のゲート端子（制御端子）へ接続されている。
【００３０】
フリーホイールダイオードＦ２は低電位側トランジスタＱ２のコレクタ端子・エミッタ端子間に接続されている。制御回路Ｋ２の出力端子はゲート抵抗ＧＲ２を介して低電位側トランジスタＱ２のゲート端子へ接続されている。
【００３１】
制御回路Ｋ１のバイアス用端子は高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点へ接続されている。制御回路Ｋ２のバイアス用端子は低電位Ｖ−へ接続されている。
【００３２】
直流電源Ｖ１は、低電位側出力端子が低電位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の電源入力端子と抵抗Ｒ１及び整流手段ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続されている。
【００３３】
コンデンサＣ１は、一端が整流手段ＲＥＣの出力端子と制御回路Ｋ１の電源入力端子との接続点に接続され、他端が高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続されている。コンデンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と制御回路Ｋ２の電源入力端子との接続点に接続され、他端が低電位Ｖ−に接続されている。
【００３４】
さらに実施の形態１の駆動回路では、ブロックＢ１１内にコンデンサＣ２１及び抵抗Ｒ２１を備え、ブロックＢ２１内にコンデンサＣ１２及び抵抗Ｒ１２を備えている。
【００３５】
コンデンサＣ２１は、一端が抵抗Ｒ２１を介してブロックＢ２２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ１２は、一端が抵抗Ｒ１２を介してブロックＢ１２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。
【００３６】
ブロックＢ１２内の出力端子ＯＵＴ及びブロックＢ２２内の出力端子ＯＵＴは図示しない駆動対象に接続されている。実施の形態１では、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はＮチャネルタイプのＩＧＢＴを用いる。
【００３７】
このように、実施の形態１の駆動回路は各相について対称的に構成されている。
【００３８】
次に、実施の形態１の駆動回路の動作を説明する。なお、実施の形態１の駆動回路は各相について対称的に構成されているため、ブロックＢ１１及びブロックＢ１２の動作とブロックＢ２１及びブロックＢ２２の動作は同様である。したがって、ブロックＢ１１及びブロックＢ１２に着目して動作を説明する。
【００３９】
まず、高電位側トランジスタＱ１及び低電位側トランジスタＱ２はそれぞれゲート電位がエミッタ電位より高いときコレクタ端子・エミッタ端子間が導通する。
【００４０】
高電位側トランジスタＱ１又は低電位側トランジスタＱ２がオンするように制御することをオン制御、オフするように制御することをオフ制御と称する。制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号に応じて駆動し、オン制御又はオフ制御を行う。
【００４１】
フリーホイールダイオードＦ１及びフリーホイールダイオードＦ２はそれぞれフルブリッジ動作に必要なために挿入されているもので、動作の説明は省略する。
【００４２】
整流手段ＲＥＣは直流電源Ｖ１から制御回路Ｋ１方向のみに電流を流す。また、出力端子ＯＵＴの電位が変化すると、この電位変化の交流成分は、ブロックＢ１１及びブロックＢ１２においてコンデンサＣ２１を介して整流手段ＲＥＣに流れ、ダイオードＤ２によって整流されて制御回路Ｋ１やコンデンサＣ１へ流れる。また、ダイオードＤ２がコンデンサＣ１の電荷がコンデンサＣ２１へ流出することを防止するため、コンデンサＣ１から制御回路Ｋ１へ供給される電荷が低減されることを防止できる。
【００４３】
抵抗Ｒ１及びＲ２１のそれぞれは、コンデンサＣ１及びＣ２１に流れ込む電流の最大値を制限する。これによって、充電の際に大電流がコンデンサＣ１及びＣ２１に流れ込むことによって生じるノイズを低減できるため、このノイズの影響による駆動回路の誤動作を防止できる。
【００４４】
コンデンサＣ１は、従来の技術で述べたように、ブートストラップ電源として作用する。
【００４５】
次に図２を用いて動作を説明する。図２に示すｔ２〜ｔ６におけるブロックＢ１２内のオン制御、オフ制御は図５のｔ２〜ｔ６に対応している。
【００４６】
まず、ｔ２〜ｔ３において、ブロックＢ１２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、ブロックＢ１２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。ブロックＢ１２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによってブロックＢ１２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロックＢ１１内のコンデンサＣ１は充電される。なお、このコンデンサＣ１には、直流電源Ｖ１からの電荷やコンデンサＣ２１からの電荷が蓄電される。
【００４７】
次にｔ３〜ｔ４において、ブロックＢ２２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、オン制御を行っている。これによって、ブロックＢ２２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２はそれぞれオフ、オンする。ブロックＢ２２内の高電位側トランジスタＱ１、低電位側トランジスタＱ２がそれぞれオフ、オンすることによってブロックＢ２２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロックＢ１１内のコンデンサＣ２１は電源Ｖ１によって充電される。
【００４８】
次にｔ４〜ｔ５において、ブロックＢ１２及びブロックＢ２２内の制御回路Ｋ２はオフ制御を行う。これによってブロックＢ１２及びブロックＢ２２内の低電位側トランジスタＱ２はオフする。またブロックＢ１２及びブロックＢ２２内の制御回路Ｋ１はオン制御を行う。これによってブロックＢ１２及びブロックＢ２２内の高電位側トランジスタＱ１はオンする。このとき、従来と同様に、コンデンサＣ１のブートストラップ電源としての作用によって、高電位側トランジスタＱ１はそのエミッタ電位が上昇してもオンし続けることができる。コンデンサＣ１の電荷が消費されるとコンデンサＣ２１の電荷がダイオードＤ２を介して流れ込み補充される。すなわち、図２のｔ４〜ｔ６のように、ブロックＢ１２内の制御回路Ｋ１がオン制御を長時間継続して行っているときに、ブロックＢ２２内の制御回路Ｋ２がオン制御及びオフ制御を繰り返し行うことによって、コンデンサＣ２１が繰り返し充電されコンデンサＣ１に電力の不足分を供給することができる。
【００４９】
この図２のように、ブロックＢ２２内の制御回路Ｋ２のオン制御・オフ制御の周波数がブロックＢ１２内の制御回路Ｋ１のオン制御・オフ制御の周波数より高い制御には駆動対象がモータにおけるＰＷＭ制御法がある。この制御法では、制御回路Ｋ１はオン制御を長期間行い、ブロックＢ２２内の制御回路Ｋ２が行うオン制御・オフ制御によって低電位側トランジスタＱ２を高周波スイッチングすることによって、モータの制御上極めて有効な結果を得られる場合がある。なお、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングすればよく、ブロックＢ２２内の高電位側トランジスタＱ１は必ずしも高周波スイッチングする必要はない。
【００５０】
また、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングしてもブロックＢ２２内の出力端子ＯＵＴの電位は変化するとは限らない。この理由は、例えばブロックＢ２２内の高電位側トランジスタＱ１が高周波スイッチングしないとき、ブロックＢ２２内の出力端子ＯＵＴが低電位Ｖ−の電位になった後は駆動対象が出力端子ＯＵＴへ影響を及ぼすことによって、低電位側トランジスタＱ２が高周波スイッチングしても出力端子ＯＵＴの電位が変化しないことがあるからである。しかし、ブロックＢ１２内の出力端子ＯＵＴの電位が低電位Ｖ−より非常に高い電位であって、かつブロックＢ１２内の制御回路Ｋ１がオン制御を行うときには、ブロックＢ１２内の出力端子ＯＵＴからブロックＢ２２内の出力端子ＯＵＴへ駆動対象を介して電流が流れるため、ブロックＢ２２内の出力端子ＯＵＴの電位が変化し、この電位変化の交流成分は、コンデンサＣ２１を介して制御回路Ｋ１へ流れる。したがって、ブロックＢ１２内のＱ１がオン制御を長期間行い、ブロックＢ２２内の低電位側トランジスタＱ２が高周波スイッチングする期間において、コンデンサＣ２１はコンデンサＣ１に電力を補助的に供給することができる。
【００５１】
ＩＧＢＴは、ゲート・エミッタ間電圧が変化するとき寄生容量の充放電によって電力を消費するが、ゲート・エミッタ間電圧が一定のときこの電力の消費は殆どない。また、制御回路は、一般にオン制御からオフ制御又はオフ制御からオン制御を行うときオン制御又はオフ制御を保つときよりも電力を多く消費する。したがって、オン制御からオフ制御又はオフ制御からオン制御を行うときよりもオン制御又はオフ制御を保つときの方が電力消費は少なくて済む。したがってコンデンサＣ２１の補助があれば、制御回路Ｋ１がオン制御を長期間行う場合に、コンデンサＣ１の電荷量を長期間維持するのは十分可能である。
【００５２】
このように、コンデンサＣ２１はコンデンサＣ１の補助的な役割を果たすため、コンデンサＣ２１の容量はコンデンサＣ１より大きくする必要はない。したがって、コンデンサＣ２１は容量が小さい安価なものを適用できる。特にオン制御又はオフ制御を保つときの制御回路Ｋ１の消費電力が少なくなるように設計しておくことによって、コンデンサＣ２１の容量はさらに小さいものを適用できる。
【００５３】
なお、ブロックＢ２２内の低電位側トランジスタＱ２を高周波スイッチングする場合、例えば図２のｔ２〜ｔ４では、ブロックＢ１２内のコンデンサＣ１が充電されているためにブロックＢ２２からブロックＢ１２へ電力の供給が不要であるが、ブロックＢ２２からブロックＢ１２へコンデンサＣ２１を介して電力が無駄に供給される。しかし、上述のように、コンデンサＣ２１の容量は小さいものを適用すれば、コンデンサＣ２１が消費する無駄な電力を低減できる。
【００５４】
実施の形態２．
図３は本発明の実施の形態２における駆動回路を示す回路図である。実施の形態３は３相を出力する駆動回路である。実施の形態２に適用される３相用の駆動対象としては回転機等がある。
【００５５】
まず、実施の形態２の駆動回路の構成を説明する。実施の形態２の駆動回路は、実施の形態１の駆動回路に第３相に関わるブロックＢ３１及びＢ３２、コンデンサＣ３１、Ｃ３２、Ｃ２３、Ｃ１３、抵抗Ｒ３１、Ｒ３２、Ｒ２３、Ｒ１３を加えたものである。
【００５６】
コンデンサＣ３１は、一端が抵抗Ｒ３１を介してブロックＢ３２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ３２は、一端が抵抗Ｒ３２を介してブロックＢ３２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ２３は、一端が抵抗Ｒ２３を介してブロックＢ２２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。コンデンサＣ１３は、一端が抵抗Ｒ１３を介してブロックＢ１２内の高電位側トランジスタＱ１及び低電位側トランジスタＱ２の接続点に接続され、他端がダイオードＤ１及びダイオードＤ２の接続点に接続されている。
【００５７】
ブロックＢ３１及びＢ３２のその他の内部構成はブロックＢ１１及びＢ１２又はブロックＢ２１及びＢ２２と同様である。
【００５８】
実施の形態２では、ブロックＢ１２、ブロックＢ２２及びブロックＢ３２のうちの特定の１つが第１ブロックであり、他の特定の１つが第２ブロックである。ブロックＢ１１、Ｂ２１及びＢ３１のそれぞれはブートストラップ回路を含む電源回路を構成する。ブートストラップ回路は、ブロックＢ１１については、整流手段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデンサ）、Ｃ３１（他の第２コンデンサ）、抵抗Ｒ１、Ｒ２１、Ｒ３１によって構成され、ブロックＢ２１及びＢ３１も同様である。
【００５９】
このように、実施の形態２の駆動回路は各相について対称的に構成されている。
【００６０】
次に、実施の形態１の駆動回路の動作を説明する。各ブロック内の動作は、実施の形態１と同様である。
【００６１】
例えば、第１相に関わるブロックＢ１１及びブロックＢ１２に着目すると、ブロックＢ１２内の制御回路Ｋ１がオン制御を行っているとき、ブロックＢ２２又はブロックＢ３２の少なくとも一方の制御回路Ｋ２がオン制御及びオフ制御を繰り返し行えば、コンデンサＣ３１又はコンデンサＣ２１の少なくとも一方から電力が供給される。したがって、ブロックＢ１２内の制御回路Ｋ１に供給される電力は、実施の形態１よりも充分になる。
【００６２】
変形例．
実施の形態１及び２ではそれぞれ２相、３相の駆動回路に適用した場合を示したが、４相以上の駆動回路に適用してもよい。
【００６３】
また、実施の形態２では、ある相に関わるブロックは、他の相に関わるブロック全てから電力が供給されている。実施の形態２を含み３相以上の駆動回路の場合、ある相に関わるブロックは、他の全ての相に関わるブロック全てのうち少なくとも１つのブロックから電力が供給されていてもよい。例えば、図３において、コンデンサＣ２１及び抵抗Ｒ２１を省略してもよい。
【００６４】
また、実施の形態１及び２では、各相に関わる複数のブロックはそれぞれ他の相に関わるブロックから電力が供給されているが、少なくとも１つの相に関わるブロックが他の相に関わるブロックから電力が供給されていればよい。例えば、図３において、コンデンサＣ２１、抵抗Ｒ２１、コンデンサＣ３１及び抵抗Ｒ３１を省略してもよい。
【００６５】
実施の形態１及び２では、ＩＧＢＴを用いたが、これに代えてバイポーラトランジスタ、ＭＯＳトランジスタを用いても良い。
【００６６】
【発明の効果】
本発明請求項１によると、第１コンデンサによって電力が高電位側トランジスタへ第１制御手段を介して供給されることによって高電位側トランジスタはオンすることができるが、第１コンデンサが電力を供給できなくても、第２コンデンサから電力が供給される場合があるため、高電位側トランジスタはオンすることができ、駆動回路が正常に動作することが図れ、容量の大きい高価なコンデンサを電源回路に適用せずに済むという効果を奏す。
【００６７】
本発明請求項２によると、第１コンデンサに充電された電荷が第２コンデンサに流れ込むことを防止できるため、第１コンデンサから第１制御手段へ供給される電荷が低減されることを防止できるという効果を奏す。
【００６８】
本発明請求項３によると、充電の際に大電流が第２コンデンサに流れ込むことによって生じるノイズを低減できるため、駆動回路の誤動作を防止できるという効果を奏す。
【００６９】
本発明請求項４によると、第１ブロック内の第１制御回路が高電位側トランジスタをオンさせているときに第２ブロック内の第２制御回路が高周波で駆動することによって第２ブロック内の出力点の電位が変動する。これによって、第２ブロックから第１ブロック内の高電位側トランジスタへ第２コンデンサを介して電力を供給することができるという効果を奏す。
【図面の簡単な説明】
【図１】本発明の実施の形態１における駆動回路を示す回路図である。
【図２】本発明の実施の形態１における駆動回路の動作の一例を説明するためのタイミングチャートである。
【図３】本発明の実施の形態２における駆動回路を示す回路図である。
【図４】従来の駆動回路を示す回路図である。
【図５】従来の駆動回路の動作の一例を説明するためのタイミングチャートである。
【符号の説明】
Ｋ１，Ｋ２ 制御回路、ＲＥＣ 整流手段。
Claims (4)
- 直流から複数相の交流を生成して駆動対象へ出力する駆動回路であって、
高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの一相として出力する第１ブロックと、
高電位・低電位間に直列に接続された高電位側トランジスタ及び低電位側トランジスタ、前記高電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第１制御手段、前記低電位側トランジスタの制御端子に接続されオン制御及びオフ制御を行うための第２制御手段を含み、前記高電位側及び低電位側トランジスタの接続点の電位を前記複数相のうちの他の一相として出力する第２ブロックと、
前記第１ブロックの前記第１及び第２制御手段に電源を供給するための電源回路と、を備え、
前記電源回路は前記第１ブロックの前記第１制御手段に接続されたブートストラップ回路を含み、
前記ブートストラップ回路は、
前記一相の出力点に一端が接続された第１コンデンサと、
前記他の一相の出力点に一端が接続された第２コンデンサと、
を備え、
前記第２コンデンサの電荷を前記第１コンデンサに補充可能な駆動回路。 - 前記ブートストラップ回路は、前記第２コンデンサの他端から前記第１コンデンサの他端方向へ電流の流れを強制する整流手段をさらに備えた請求項１記載の駆動回路。
- 前記ブートストラップ回路は、前記第２コンデンサの一端と前記他相の出力点との間に接続された抵抗をさらに備えた請求項１又は２記載の駆動回路。
- 前記第１ブロック内の前記第１制御手段は比較的低い周波数で駆動され、前記第２ブロック内の前記第２制御手段は比較的高い周波数で駆動される請求項１記載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973397A JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973397A JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1169842A JPH1169842A (ja) | 1999-03-09 |
| JP3607057B2 true JP3607057B2 (ja) | 2005-01-05 |
Family
ID=16896845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22973397A Expired - Fee Related JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607057B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687146B2 (ja) * | 2005-03-03 | 2011-05-25 | 日産自動車株式会社 | 電力変換装置 |
| JP5958385B2 (ja) * | 2013-02-26 | 2016-07-27 | 株式会社デンソー | 電力供給装置 |
| WO2017141559A1 (ja) | 2016-02-16 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
| DE102022204381A1 (de) | 2022-05-04 | 2023-11-09 | Robert Bosch Gesellschaft mit beschränkter Haftung | Invertereinheit für eine mehrphasige elektrischen Maschine sowie elektrische Maschine mit solch einer Invertereinheit |
-
1997
- 1997-08-26 JP JP22973397A patent/JP3607057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1169842A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607033B2 (ja) | 半導体装置 | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US8390241B2 (en) | Motor drive based on III-nitride devices | |
| US20100301826A1 (en) | System and method for oring phases to overcome duty cycle limitations in a multi-phase boost converter | |
| EP1872453A2 (en) | Method and apparatus for providing uninterruptible power | |
| JP2009165222A (ja) | 電力変換装置 | |
| JP2018074666A (ja) | 電力変換装置 | |
| JPH08308253A (ja) | スイッチング半導体装置 | |
| JP2006246617A (ja) | 電力変換装置 | |
| JP3607057B2 (ja) | 駆動回路 | |
| JP5394975B2 (ja) | スイッチングトランジスタの制御回路およびそれを用いた電力変換装置 | |
| GB2350244A (en) | Voltage converter | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| JP4443859B2 (ja) | チャージポンプ駆動回路 | |
| US10985749B2 (en) | Integrated circuit and semiconductor device | |
| US9923506B1 (en) | Motor control system and method for implementing a direct on-off communication control routine | |
| EP1440501B1 (en) | Motor control circuit and associated full bridge switching arrangement | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP6762268B2 (ja) | インバータ装置、および、それを用いた電動装置 | |
| WO2004054076A1 (ja) | 同期整流方式ｄｃ−ｄｃコンバータ電源装置 | |
| JP2910518B2 (ja) | ブリッジ型インバ−タ装置 | |
| WO2019159630A1 (ja) | 制御装置、インバータ装置、モータ駆動システム | |
| US9300208B2 (en) | Power converter with switched current supply control element | |
| JP2007318873A (ja) | Ｐｗｍモータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |