JP2910518B2 - ブリッジ型インバ−タ装置 - Google Patents
ブリッジ型インバ−タ装置Info
- Publication number
- JP2910518B2 JP2910518B2 JP5209048A JP20904893A JP2910518B2 JP 2910518 B2 JP2910518 B2 JP 2910518B2 JP 5209048 A JP5209048 A JP 5209048A JP 20904893 A JP20904893 A JP 20904893A JP 2910518 B2 JP2910518 B2 JP 2910518B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching elements
- auxiliary
- load
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子をブ
リッジ又はハ−フブリッジ接続した構成の単相又は多相
のインバータ装置に関する。
リッジ又はハ−フブリッジ接続した構成の単相又は多相
のインバータ装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】直流を
交流に変換するためのブリッジ型インバータのスイッチ
ング素子をオン・オフ動作させると、スイッチング素子
においてスイッチング損失が生じる。
交流に変換するためのブリッジ型インバータのスイッチ
ング素子をオン・オフ動作させると、スイッチング素子
においてスイッチング損失が生じる。
【０００３】そこで、本発明の目的はスイッチング損失
を少なくすることができるブリッジ型インバータ装置を
提供することにある。
を少なくすることができるブリッジ型インバータ装置を
提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、直流電源１の一端と負荷２の一端との間に接続さ
れた第１のスイッチング素子ＳＷ1 と、前記直流電源１
の他端と前記負荷２の一端との間に接続された第２のス
ッチング素子ＳＷ2 と、前記第１及び第２のスッチング
素子ＳＷ1 、ＳＷ2 に対して逆方向並列にそれぞれ接続
された第１及び第２の主ダイオードＤ1、Ｄ2 とを有し
前記負荷２に交流電力を供給する単相又は多相のブリッ
ジ型又はハ−フブリッジ型インバータ装置において、前
記第１及び第２の主ダイオ−ド（Ｄ1 、Ｄ2 に対してそ
れぞれ並列に接続された第１及び第２のコンデンサＣ1
、Ｃ2 と、前記第１及び第２のスィッチング素子ＳＷ1
、ＳＷ2 に対してそれぞれ逆方向並列に接続された第
１及び第２の補助ダイオ−ドＤＬ1 、ＤＬ2 と、前記第
１及び第２のスイッチング素子 ＳＷ1 、ＳＷ2 と前記
第１及び第２の補助ダイオ−ドＤＬ1 、ＤＬ2 とに対し
てそれぞれ直列に接続された第１及び第２のリアクトル
Ｌ1 、Ｌ2 と、前記第１及び第２のスイッチング素子Ｓ
Ｗ1 、ＳＷ2 をオン駆動するための第１及び第２の制御
パルスを発生するものであり、前記第１及び第２の制御
パルスが相互に重なる期間を有して交互に発生するよう
に設定されているスイッチ制御回路とを備えていること
を特徴とする単相又は多相のブリッジ型又はハ−フブリ
ッジ型インバータ装置に係わるものである。なお、請求
項２、３、４に示すように変形することも可能である。
の本発明は、実施例を示す図面の符号を参照して説明す
ると、直流電源１の一端と負荷２の一端との間に接続さ
れた第１のスイッチング素子ＳＷ1 と、前記直流電源１
の他端と前記負荷２の一端との間に接続された第２のス
ッチング素子ＳＷ2 と、前記第１及び第２のスッチング
素子ＳＷ1 、ＳＷ2 に対して逆方向並列にそれぞれ接続
された第１及び第２の主ダイオードＤ1、Ｄ2 とを有し
前記負荷２に交流電力を供給する単相又は多相のブリッ
ジ型又はハ−フブリッジ型インバータ装置において、前
記第１及び第２の主ダイオ−ド（Ｄ1 、Ｄ2 に対してそ
れぞれ並列に接続された第１及び第２のコンデンサＣ1
、Ｃ2 と、前記第１及び第２のスィッチング素子ＳＷ1
、ＳＷ2 に対してそれぞれ逆方向並列に接続された第
１及び第２の補助ダイオ−ドＤＬ1 、ＤＬ2 と、前記第
１及び第２のスイッチング素子 ＳＷ1 、ＳＷ2 と前記
第１及び第２の補助ダイオ−ドＤＬ1 、ＤＬ2 とに対し
てそれぞれ直列に接続された第１及び第２のリアクトル
Ｌ1 、Ｌ2 と、前記第１及び第２のスイッチング素子Ｓ
Ｗ1 、ＳＷ2 をオン駆動するための第１及び第２の制御
パルスを発生するものであり、前記第１及び第２の制御
パルスが相互に重なる期間を有して交互に発生するよう
に設定されているスイッチ制御回路とを備えていること
を特徴とする単相又は多相のブリッジ型又はハ−フブリ
ッジ型インバータ装置に係わるものである。なお、請求
項２、３、４に示すように変形することも可能である。
【０００５】
【発明の作用及び効果】上記各請求項の発明によれば、
各スイッチング素子ＳＷ1 、ＳＷ2 に並列にコンデンサ
Ｃ1 、Ｃ2 がそれぞれ接続されているので、ターンオフ
時にスイッチング素子ＳＷ1 、ＳＷ2 の両端子間電圧が
急激に立上らずにゆっくり立上る。このため、電圧と電
流の積に基づく電力損失が少なくなる。また、コンデン
サＣ、〜Ｃ2 とリアクトルＬ1 、Ｌ2 とから成る共振回
路の働きによってスイッチング素子のタ−ンオフ時の両
端子間電圧は徐々に低下する。両端子間電圧が零の時に
ターンオンさせるとゼロボルトスイッチが達成され、電
力損失が小さくなる。また、サ−ジ及びノイズが抑制さ
れる。本発明の方式は特別なスイッチを設けないで、ゼ
ロボルトスイッチング（ＺＶＳ）又はゼロ電流スイッチ
ング（ＺＣＶ）動作が可能になるという効果を有する。
また、請求項２、３、４のインバ−タ装置によっても請
求項１と同様な作用効果が得られる。
各スイッチング素子ＳＷ1 、ＳＷ2 に並列にコンデンサ
Ｃ1 、Ｃ2 がそれぞれ接続されているので、ターンオフ
時にスイッチング素子ＳＷ1 、ＳＷ2 の両端子間電圧が
急激に立上らずにゆっくり立上る。このため、電圧と電
流の積に基づく電力損失が少なくなる。また、コンデン
サＣ、〜Ｃ2 とリアクトルＬ1 、Ｌ2 とから成る共振回
路の働きによってスイッチング素子のタ−ンオフ時の両
端子間電圧は徐々に低下する。両端子間電圧が零の時に
ターンオンさせるとゼロボルトスイッチが達成され、電
力損失が小さくなる。また、サ−ジ及びノイズが抑制さ
れる。本発明の方式は特別なスイッチを設けないで、ゼ
ロボルトスイッチング（ＺＶＳ）又はゼロ電流スイッチ
ング（ＺＣＶ）動作が可能になるという効果を有する。
また、請求項２、３、４のインバ−タ装置によっても請
求項１と同様な作用効果が得られる。
【０００６】
【第１の実施例】次に、図１〜図４を参照して本発明の
第１の実施例のブリッジ型インバータ装置を説明する。
このインバータ装置は図１に示すように、直流電源１の
直流電圧をブリッジ型インバータ回路によって交流に変
換して負荷２に供給するように構成されている。直流電
源１は整流回路又は電池から成り、負荷２は例えば出力
トランス３とここに接続された負荷回路４とから成る。
第１の実施例のブリッジ型インバータ装置を説明する。
このインバータ装置は図１に示すように、直流電源１の
直流電圧をブリッジ型インバータ回路によって交流に変
換して負荷２に供給するように構成されている。直流電
源１は整流回路又は電池から成り、負荷２は例えば出力
トランス３とここに接続された負荷回路４とから成る。
【０００７】インバータ回路は、典型的なインバータと
同様に第１、第２、第３及び第４のスイッチング素子Ｓ
Ｗ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 と、第１、第２、第３及
び第４の主ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 を有する
他に、第１、第２、第３及び第４の補助ダイオードＤＬ
1 、ＤＬ2 と、第１、第２、第３及び第４のコンデンサ
Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 と、第１、第２、第３及び第４
のリアクトルＬ1 、Ｌ2 、Ｌ3 、Ｌ4 とを有する。な
お、以下において説明を簡単にするために各回路要素を
記号のみで示すこともある。
同様に第１、第２、第３及び第４のスイッチング素子Ｓ
Ｗ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 と、第１、第２、第３及
び第４の主ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 を有する
他に、第１、第２、第３及び第４の補助ダイオードＤＬ
1 、ＤＬ2 と、第１、第２、第３及び第４のコンデンサ
Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 と、第１、第２、第３及び第４
のリアクトルＬ1 、Ｌ2 、Ｌ3 、Ｌ4 とを有する。な
お、以下において説明を簡単にするために各回路要素を
記号のみで示すこともある。
【０００８】第１、第２、第３及び第４のスイッチング
素子ＳＷ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 はバイポーラトラ
ンジスタで構成されている。しかし、スイッチング素子
ＳＷ1 〜ＳＷ4 を電界効果トランジスタ（ＦＥＴ）にす
ることができる。第１のスイッチング素子ＳＷ1 は電源
１の一端と負荷２の一端との間に第１のリアクトルＬ1
を介して接続され、第２のスイッチング素子ＳＷ2 は負
荷２の一端と電源１の他端との間に第２のリアクトルＬ
2 を介して接続され、第３のスイッチング素子ＳＷ3 は
電源１の一端と負荷２の他端との間に第３のリアクトル
Ｌ3 を介して接続され、第４のスイッチング素子ＴＲ4
は負荷２の他端と電源１の他端との間に第４のリアクト
ルＬ4 を介して接続されている。
素子ＳＷ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 はバイポーラトラ
ンジスタで構成されている。しかし、スイッチング素子
ＳＷ1 〜ＳＷ4 を電界効果トランジスタ（ＦＥＴ）にす
ることができる。第１のスイッチング素子ＳＷ1 は電源
１の一端と負荷２の一端との間に第１のリアクトルＬ1
を介して接続され、第２のスイッチング素子ＳＷ2 は負
荷２の一端と電源１の他端との間に第２のリアクトルＬ
2 を介して接続され、第３のスイッチング素子ＳＷ3 は
電源１の一端と負荷２の他端との間に第３のリアクトル
Ｌ3 を介して接続され、第４のスイッチング素子ＴＲ4
は負荷２の他端と電源１の他端との間に第４のリアクト
ルＬ4 を介して接続されている。
【０００９】第１、第２、第３及び第４の主ダイオード
はＤ1 、Ｄ2 、Ｄ3 、Ｄ4 は第１、第２、第３及び第４
のスイッチング素子ＳＷ1 、ＳＥ2 、ＳＷ3 、ＳＷ4 に
第１〜第４のリアクトルＬ1 〜Ｌ4 を介してそれぞれ逆
方向並列に接続されている。第１、第２、第３及び第４
の補助ダイオ−ドＤＬ1 〜ＤＬ4 は第１〜第４のスイッ
チング素子ＳＷ1 〜ＳＷ4 に逆並列に接続されている。
なお、第１〜第４のスイッチング素子ＳＷ1 〜ＳＷ4
を、ソースがサブストレートに接続された構造の絶縁ゲ
ート型（ＭＯＳ型）電界効果トランジスタとした場合に
は、これに内蔵されたダイオードを補助ダイオードＤＬ
1 〜ＤＬ4 とすることができる。
はＤ1 、Ｄ2 、Ｄ3 、Ｄ4 は第１、第２、第３及び第４
のスイッチング素子ＳＷ1 、ＳＥ2 、ＳＷ3 、ＳＷ4 に
第１〜第４のリアクトルＬ1 〜Ｌ4 を介してそれぞれ逆
方向並列に接続されている。第１、第２、第３及び第４
の補助ダイオ−ドＤＬ1 〜ＤＬ4 は第１〜第４のスイッ
チング素子ＳＷ1 〜ＳＷ4 に逆並列に接続されている。
なお、第１〜第４のスイッチング素子ＳＷ1 〜ＳＷ4
を、ソースがサブストレートに接続された構造の絶縁ゲ
ート型（ＭＯＳ型）電界効果トランジスタとした場合に
は、これに内蔵されたダイオードを補助ダイオードＤＬ
1 〜ＤＬ4 とすることができる。
【００１０】第１〜第４のコンデンサＣ1 〜Ｃ4 は第１
〜第４の主ダイオ−ドＤ1 〜Ｄ4 にそれぞれ並列接続さ
れている。第１及び第２のリアクトルＬ1 、Ｌ2 は相互
に電磁結合され、第３及び第４のリアクトルＬ3 、Ｌ4
も相互に電磁結合されている。
〜第４の主ダイオ−ドＤ1 〜Ｄ4 にそれぞれ並列接続さ
れている。第１及び第２のリアクトルＬ1 、Ｌ2 は相互
に電磁結合され、第３及び第４のリアクトルＬ3 、Ｌ4
も相互に電磁結合されている。
【００１１】各スイッチング素子ＳＷ1 〜ＳＷ4 の制御
端子（ベース）は制御回路５に接続されている。制御回
路５は図２に原理的に示すように、第１、第２、第３及
び第４の制御パルス発生回路６、７、８、９と、発振器
１４と、位相制御回路１５とを有する。第１〜第４の制
御パルス発生回路６〜９は発振器１４と位相制御回路１
５に制御されて図３の（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す
第１〜第４の制御パルスを発生し、これを第１〜第４の
スイッチング素子ＳＷ1 〜ＳＷ4 に供給する。
端子（ベース）は制御回路５に接続されている。制御回
路５は図２に原理的に示すように、第１、第２、第３及
び第４の制御パルス発生回路６、７、８、９と、発振器
１４と、位相制御回路１５とを有する。第１〜第４の制
御パルス発生回路６〜９は発振器１４と位相制御回路１
５に制御されて図３の（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す
第１〜第４の制御パルスを発生し、これを第１〜第４の
スイッチング素子ＳＷ1 〜ＳＷ4 に供給する。
【００１２】図３（Ａ）（Ｂ）の第１及び第２の制御パ
ルスは相互に重なる区間をｔ3 〜ｔ4 、ｔ7 〜ｔ8 を有
し且つ約１８０度の位相差を有して交互に発生し、図３
（Ｃ）（Ｄ）の第３及び第４の制御パルスも重なる区間
を有して交互に発生する。
ルスは相互に重なる区間をｔ3 〜ｔ4 、ｔ7 〜ｔ8 を有
し且つ約１８０度の位相差を有して交互に発生し、図３
（Ｃ）（Ｄ）の第３及び第４の制御パルスも重なる区間
を有して交互に発生する。
【００１３】図１のインバータ回路の基本的動作は周知
のインバータと同一である。即ち、第１及び第４のスイ
ッチング素子ＳＷ1 、ＳＷ4 が同時にオンの期間に電源
１と第１のスイッチング素子ＳＷ1 と負荷２と第４のス
イッチング素子ＳＷ4 とから成る回路で第１の方向の電
流が負荷２に流れ、第２及び第３のスイッチング素子Ｓ
Ｗ2 、ＳＷ3 が同時にオンの期間に電源１と第３の主ス
イッチング素子ＳＷ3と負荷２と第２のスイッチング素
子ＳＷ2 とから成る回路で負荷２に第２の方向の電流が
流れる。
のインバータと同一である。即ち、第１及び第４のスイ
ッチング素子ＳＷ1 、ＳＷ4 が同時にオンの期間に電源
１と第１のスイッチング素子ＳＷ1 と負荷２と第４のス
イッチング素子ＳＷ4 とから成る回路で第１の方向の電
流が負荷２に流れ、第２及び第３のスイッチング素子Ｓ
Ｗ2 、ＳＷ3 が同時にオンの期間に電源１と第３の主ス
イッチング素子ＳＷ3と負荷２と第２のスイッチング素
子ＳＷ2 とから成る回路で負荷２に第２の方向の電流が
流れる。
【００１４】図４は負荷４を無負荷とし、負荷回路２を
トランスのみの遅れ負荷とした場合における図３のｔ3
〜ｔ4 区間お及びこの近傍における図１の各部の状態を
示す。第２のコンデンサＣ2 がほぼ電源電圧Ｖに充電さ
れている状態において、ｔ3時点で第２のスイッチング
素子ＳＷ2 がオンになると、第２のコンデンサＣ2 と第
２のリアクトルＬ2 と第２のスイッチング素子ＳＷ2 と
から成る共振回路が形成され、第２のコンデンサＣ2 の
電流Ｉc2及び第２のリアクトルＬ2 の電流Ｉc2が図４に
示すように正弦波状に流れる。また、Ｌ2 にＬ1 が電磁
結合されているので、Ｌ1 とＤＬ1 とＣ1 の共振回路も
形成される。これにより、第２のコンデンサＣ2 の電圧
Ｖ2 が図４に示すように徐々に低下する。一方、第１の
コンデンサＣ1 の電流ＩC1及び第１のリアクトルＬ1 の
電流ＩL1も正弦波状に流れ、コンデンサＣ1 の電圧Ｖ1
は図４に示すように徐々に上昇する。即ち、第１のコン
デンサＣ1 の電圧Ｖ1 は電源１の電圧Ｖから第２のコン
デンサＣ2 の電圧Ｖ2 を差し引いた値になり、Ｖ2 の低
下に追従してＶ1 は上昇する。なお、ｔ3 〜ｔ4 ′区間
において、第１のリアクトルと第１の補助ダイオ−ドＤ
Ｌ1 と第１のコンデンサＣ1 とから成る回路によって第
１のリアクトルＬ1 に電流ＩL1が流れる。ＳＷ1 はｔ3
〜ｔ4 ′の共振電流の流れている間にオフにする。これ
により、ＳＷ1 は実質的にゼロボルトスイッチング（Ｚ
ＶＳ）及びゼロ電流スイッチング（ＺＣＳ）となり、ま
たＳＷ2 はＺＣＳとなる。。
トランスのみの遅れ負荷とした場合における図３のｔ3
〜ｔ4 区間お及びこの近傍における図１の各部の状態を
示す。第２のコンデンサＣ2 がほぼ電源電圧Ｖに充電さ
れている状態において、ｔ3時点で第２のスイッチング
素子ＳＷ2 がオンになると、第２のコンデンサＣ2 と第
２のリアクトルＬ2 と第２のスイッチング素子ＳＷ2 と
から成る共振回路が形成され、第２のコンデンサＣ2 の
電流Ｉc2及び第２のリアクトルＬ2 の電流Ｉc2が図４に
示すように正弦波状に流れる。また、Ｌ2 にＬ1 が電磁
結合されているので、Ｌ1 とＤＬ1 とＣ1 の共振回路も
形成される。これにより、第２のコンデンサＣ2 の電圧
Ｖ2 が図４に示すように徐々に低下する。一方、第１の
コンデンサＣ1 の電流ＩC1及び第１のリアクトルＬ1 の
電流ＩL1も正弦波状に流れ、コンデンサＣ1 の電圧Ｖ1
は図４に示すように徐々に上昇する。即ち、第１のコン
デンサＣ1 の電圧Ｖ1 は電源１の電圧Ｖから第２のコン
デンサＣ2 の電圧Ｖ2 を差し引いた値になり、Ｖ2 の低
下に追従してＶ1 は上昇する。なお、ｔ3 〜ｔ4 ′区間
において、第１のリアクトルと第１の補助ダイオ−ドＤ
Ｌ1 と第１のコンデンサＣ1 とから成る回路によって第
１のリアクトルＬ1 に電流ＩL1が流れる。ＳＷ1 はｔ3
〜ｔ4 ′の共振電流の流れている間にオフにする。これ
により、ＳＷ1 は実質的にゼロボルトスイッチング（Ｚ
ＶＳ）及びゼロ電流スイッチング（ＺＣＳ）となり、ま
たＳＷ2 はＺＣＳとなる。。
【００１５】図３のｔ7 〜ｔ8 近傍区間においてもｔ3
〜ｔ4 近傍区間と同様な動作が生じる。なお、図４では
Ｌ1 、Ｌ2 の直流励磁電流を無視している。
〜ｔ4 近傍区間と同様な動作が生じる。なお、図４では
Ｌ1 、Ｌ2 の直流励磁電流を無視している。
【００１６】
【第２の実施例】次に、図５及び図６を参照して本発明
の第２の実施例に係わるブリッジ型インバータ装置を説
明する。但し、図５において図１と共通する部分には同
一の符号を付してその説明を省略する。図５のインバー
タ回路は図１では第１〜第４のスイッチング素子ＳＷ1
〜ＳＷ4 に逆方向並列に接続されていた第１〜第４の補
助ダイオードＤＬ1 〜ＤＬ4 の接続箇所が変更されてい
る。即ち、図５では第１の補助ダイオードＤＬ1 が電源
１の下端と第１のリアクトルＬ1 の上端との間に接続さ
れ、第２の補助ダイオードＤＬ2 が第２のリアクトルＬ
2 の下端と電源１の上端との間に接続され、第３の補助
ダイオードＤＬ3 が電源１の下端と第３のリアクトルＬ
3 の上端との間に接続され、第４の補助ダイオードＤＬ
4 が第４のリアクトルＬ4 の下端と電源１の上端との間
に接続されている。
の第２の実施例に係わるブリッジ型インバータ装置を説
明する。但し、図５において図１と共通する部分には同
一の符号を付してその説明を省略する。図５のインバー
タ回路は図１では第１〜第４のスイッチング素子ＳＷ1
〜ＳＷ4 に逆方向並列に接続されていた第１〜第４の補
助ダイオードＤＬ1 〜ＤＬ4 の接続箇所が変更されてい
る。即ち、図５では第１の補助ダイオードＤＬ1 が電源
１の下端と第１のリアクトルＬ1 の上端との間に接続さ
れ、第２の補助ダイオードＤＬ2 が第２のリアクトルＬ
2 の下端と電源１の上端との間に接続され、第３の補助
ダイオードＤＬ3 が電源１の下端と第３のリアクトルＬ
3 の上端との間に接続され、第４の補助ダイオードＤＬ
4 が第４のリアクトルＬ4 の下端と電源１の上端との間
に接続されている。
【００１７】図５のスイッチング素子ＳＷ1 〜ＳＷ4 の
制御パルスは図６（Ａ）〜（Ｄ）に示す通りであり、Ｓ
Ｗ1 とＳＷ2 及びＳＷ3 とＳＷ4 は１８０度の位相差を
有して交互にオン制御される。図７は負荷４を無負荷と
し、負荷回路２をトランスのみの遅れ負荷とした場合の
図６のｔ3 近傍に対応する区間における第１及び第２の
スイッチング素子ＴＳＷ、ＳＷ2 のオン・オフ状態及び
ＩL1、ＩL2、更にＳＷ1 、ＳＷ2 の電圧Ｖsw1 、
Ｖsw2 、Ｖ2 を示す。図５ではＳＷ1 のオン期間にＣ2
がＶまで充電されている。ＳＷ1 のオフと同時にＳＷ2
をオンにする。ＳＷ1がオフすると、Ｌ1 の電流はＳＷ1
からＤＬ1 へ転流し、Ｌ1 とＣ1 と電源１とＤＬ1 と
の共振回路及びＣ2 とＬ2 とＳＷ2 の共振回路に正弦波
電流ＩL1、ＩL2が流れる。Ｌ2 の電圧波形即ちＤ2 の電
圧Ｖ2 は余弦波状に変化し、これが０となる時にＩL2は
ピ−ク値に達し、その後循環電流となって流れ続ける。
ＳＷ2 はオン時にＩL2が０より立上るためにＺＣＳとな
る。また。ＳＷ1 はオフ時にＳＷ1 の寄生コンデンサ
（ストレ−キャパシタンス）によるＶsw1 の立上りの遅
れによるＺＶＳとなる。
制御パルスは図６（Ａ）〜（Ｄ）に示す通りであり、Ｓ
Ｗ1 とＳＷ2 及びＳＷ3 とＳＷ4 は１８０度の位相差を
有して交互にオン制御される。図７は負荷４を無負荷と
し、負荷回路２をトランスのみの遅れ負荷とした場合の
図６のｔ3 近傍に対応する区間における第１及び第２の
スイッチング素子ＴＳＷ、ＳＷ2 のオン・オフ状態及び
ＩL1、ＩL2、更にＳＷ1 、ＳＷ2 の電圧Ｖsw1 、
Ｖsw2 、Ｖ2 を示す。図５ではＳＷ1 のオン期間にＣ2
がＶまで充電されている。ＳＷ1 のオフと同時にＳＷ2
をオンにする。ＳＷ1がオフすると、Ｌ1 の電流はＳＷ1
からＤＬ1 へ転流し、Ｌ1 とＣ1 と電源１とＤＬ1 と
の共振回路及びＣ2 とＬ2 とＳＷ2 の共振回路に正弦波
電流ＩL1、ＩL2が流れる。Ｌ2 の電圧波形即ちＤ2 の電
圧Ｖ2 は余弦波状に変化し、これが０となる時にＩL2は
ピ−ク値に達し、その後循環電流となって流れ続ける。
ＳＷ2 はオン時にＩL2が０より立上るためにＺＣＳとな
る。また。ＳＷ1 はオフ時にＳＷ1 の寄生コンデンサ
（ストレ−キャパシタンス）によるＶsw1 の立上りの遅
れによるＺＶＳとなる。
【００１８】
【第３の実施例】次に、図８及び図９を参照して第３の
実施例のインバータ装置を説明する。但し、図８におい
て図１及び図５と共通する部分には同一の符号を付して
その説明を省略する。図８の回路は図５の回路の第１〜
第４のスッチング素子ＳＷ1 〜ＳＷ4 に並列に第１〜第
４の補助コンデンサＣs1〜Ｃs4を接続したものである。
実施例のインバータ装置を説明する。但し、図８におい
て図１及び図５と共通する部分には同一の符号を付して
その説明を省略する。図８の回路は図５の回路の第１〜
第４のスッチング素子ＳＷ1 〜ＳＷ4 に並列に第１〜第
４の補助コンデンサＣs1〜Ｃs4を接続したものである。
【００１９】図５の寄生コンデンサに比べて第１〜第４
の補助コンデンサＣs1〜Ｃs4を接続した場合には図９に
示すようにＳＷ1 のＺＶＳが確実になる。
の補助コンデンサＣs1〜Ｃs4を接続した場合には図９に
示すようにＳＷ1 のＺＶＳが確実になる。
【００２０】おな、Ｃs1〜Ｃs4によるロスが生じるが、
Ｃs1〜Ｃs4の容量をＣ1 〜Ｃ4 に比べて小さく設定する
ことによってこれを少なくすることができる。
Ｃs1〜Ｃs4の容量をＣ1 〜Ｃ4 に比べて小さく設定する
ことによってこれを少なくすることができる。
【００２１】
【第４の実施例】次に、図１０に示すハーフブリッジ型
インバータ装置を説明する。但し、図１０において図１
と共通する部分には同一の符号を付してその説明を省略
する。図１０のインバータ回路は図１のインバータ回路
の右半分を同一容量の第１及び第２の電力供給用コンデ
ンサＣａ、Ｃｂに置き換えた構成になっている。即ち、
電源１の一端と他端との間に第１及び第２の電力供給用
コンデンサＣａ、Ｃｂの直列回路が接続され、これ等の
接続中点に負荷２の他端（右端）が接続されている。
インバータ装置を説明する。但し、図１０において図１
と共通する部分には同一の符号を付してその説明を省略
する。図１０のインバータ回路は図１のインバータ回路
の右半分を同一容量の第１及び第２の電力供給用コンデ
ンサＣａ、Ｃｂに置き換えた構成になっている。即ち、
電源１の一端と他端との間に第１及び第２の電力供給用
コンデンサＣａ、Ｃｂの直列回路が接続され、これ等の
接続中点に負荷２の他端（右端）が接続されている。
【００２２】このハーフブリッジ型インバータ回路で
は、最初に第１及び第２の電力供給用コンデンサＣａ、
Ｃｂが電源１の電圧Ｖの１／２の値にそれぞれ充電され
ている。この状態で第１の主スッチング素子ＳＷ1 をオ
ン、第２の主スッチング素子ＳＷ2 をオフにすると、電
源１と第１の主スッチング素子ＴＲ1 と負荷２と第２の
電力供給用コンデンサＣｂとの回路で第１の方向の電流
が流れて第２の電力供給用コンデンサＣｂを充電する。
また、第１の電力供給用コンデンサＣａと第１の主スッ
チング素子ＳＷ1 と負荷２の回路で第１の方向の放電電
流が流れる。この時、負荷２にはＶ／２の電圧が印加さ
れる。次に、第２の主スッチング素子ＳＷ2 のオン期間
には、電源１と第１の電力供給用コンデンサＣａと負荷
２と第２の主スッチング素子ＳＷ2 とから成る回路で第
２の方向の電流が流れると共に、第２の電力供給用コン
デンサＣｂと負荷２と第２の主スッチング素子ＳＷ2 と
から成る回路で第２の方向の放電電流が流れる。図１０
のハーフブリッジ型インバータにおいても、コンデンサ
Ｃ1 、Ｃ2 、ダイオードＤＬ1 、ＤＬ2 、リアクトルＬ
1 、Ｌ2 が図１と同様に設けられているので、図１と同
様な効果が得られる。
は、最初に第１及び第２の電力供給用コンデンサＣａ、
Ｃｂが電源１の電圧Ｖの１／２の値にそれぞれ充電され
ている。この状態で第１の主スッチング素子ＳＷ1 をオ
ン、第２の主スッチング素子ＳＷ2 をオフにすると、電
源１と第１の主スッチング素子ＴＲ1 と負荷２と第２の
電力供給用コンデンサＣｂとの回路で第１の方向の電流
が流れて第２の電力供給用コンデンサＣｂを充電する。
また、第１の電力供給用コンデンサＣａと第１の主スッ
チング素子ＳＷ1 と負荷２の回路で第１の方向の放電電
流が流れる。この時、負荷２にはＶ／２の電圧が印加さ
れる。次に、第２の主スッチング素子ＳＷ2 のオン期間
には、電源１と第１の電力供給用コンデンサＣａと負荷
２と第２の主スッチング素子ＳＷ2 とから成る回路で第
２の方向の電流が流れると共に、第２の電力供給用コン
デンサＣｂと負荷２と第２の主スッチング素子ＳＷ2 と
から成る回路で第２の方向の放電電流が流れる。図１０
のハーフブリッジ型インバータにおいても、コンデンサ
Ｃ1 、Ｃ2 、ダイオードＤＬ1 、ＤＬ2 、リアクトルＬ
1 、Ｌ2 が図１と同様に設けられているので、図１と同
様な効果が得られる。
【００２３】なお、図１０において、負荷２よりも左側
の半分を図５又は図８又は後述する図１２の左半分と同
一にすることができる。
の半分を図５又は図８又は後述する図１２の左半分と同
一にすることができる。
【００２４】
【第５の実施例】次に、図１１に示す３相ブリッジ型イ
ンバータ装置を示す。但し、図１と共通する部分には同
一の符号を付してその説明を省略する。この実施例では
電源１に第１、第２及び第３の相のスイッチ回路Ｓu 、
Ｓv 、Ｓw が並列接続されている。各スイッチ回路Ｓu
、Ｓv 、Ｓw は図１の左半分のスイッチ回路とそれぞ
れ同一である。各スイッチ回路Ｓu 、Ｓv 、Ｓw におけ
る第１及び第２の主スッチング素子ＳＷ1 、ＳＷ2 の接
続中点から各相の出力ライン２１、２２、２３が導出さ
れ、３相負荷２に接続されている。第１〜第３相のスイ
ッチ回路Ｓu 、Ｓv 、Ｓw は周知のように１２０度の角
度間隔を有して駆動される。この３相インバータにおい
ても、各相のスイッチ回路は図１の単相のスイッチング
回路と同一に構成されているので、同一の作用効果を有
する。
ンバータ装置を示す。但し、図１と共通する部分には同
一の符号を付してその説明を省略する。この実施例では
電源１に第１、第２及び第３の相のスイッチ回路Ｓu 、
Ｓv 、Ｓw が並列接続されている。各スイッチ回路Ｓu
、Ｓv 、Ｓw は図１の左半分のスイッチ回路とそれぞ
れ同一である。各スイッチ回路Ｓu 、Ｓv 、Ｓw におけ
る第１及び第２の主スッチング素子ＳＷ1 、ＳＷ2 の接
続中点から各相の出力ライン２１、２２、２３が導出さ
れ、３相負荷２に接続されている。第１〜第３相のスイ
ッチ回路Ｓu 、Ｓv 、Ｓw は周知のように１２０度の角
度間隔を有して駆動される。この３相インバータにおい
ても、各相のスイッチ回路は図１の単相のスイッチング
回路と同一に構成されているので、同一の作用効果を有
する。
【００２５】なお、図１１において、スイッチ回路を図
５又は図８又は後述する図にそれと同一にすることがで
きる。
５又は図８又は後述する図にそれと同一にすることがで
きる。
【００２６】
【第６の実施例】次に、図１２〜図１４を参照して第６
の実施例のインバ−タ装置を説明する。但し、図１２及
び図１３において図１〜図９と共通する部分には同一の
符号を付してその説明を省略する。図１の第１〜第４の
スイッチング素子ＳＷ1 〜ＳＷ4 の位置に第１〜第４の
補助コンデンサＣs1〜Ｃs4を接続し、第１〜第４のスイ
ッチング素子ＳＷ1 〜ＳＷ4 は第１〜第４のリアクトル
Ｌ1 〜Ｌ4 を介さないで第１〜第４の主ダイオ−ドＤ1
〜Ｄ4 に並列に接続されている。
の実施例のインバ−タ装置を説明する。但し、図１２及
び図１３において図１〜図９と共通する部分には同一の
符号を付してその説明を省略する。図１の第１〜第４の
スイッチング素子ＳＷ1 〜ＳＷ4 の位置に第１〜第４の
補助コンデンサＣs1〜Ｃs4を接続し、第１〜第４のスイ
ッチング素子ＳＷ1 〜ＳＷ4 は第１〜第４のリアクトル
Ｌ1 〜Ｌ4 を介さないで第１〜第４の主ダイオ−ドＤ1
〜Ｄ4 に並列に接続されている。
【００２７】図１３に示すように第１及び第２のスイッ
チング素子ＳＷ1 、ＳＷ2 の制御パルスの相互間及び第
３及び第４のスイッチング素子ＳＷ3 、ＳＷ4 の制御パ
ルスの相互間には休止期間Ｔａが設けられている。
チング素子ＳＷ1 、ＳＷ2 の制御パルスの相互間及び第
３及び第４のスイッチング素子ＳＷ3 、ＳＷ4 の制御パ
ルスの相互間には休止期間Ｔａが設けられている。
【００２８】図１２の各部の波形は図１４となる。ＳＷ
1 がオンＳＷ2 がオフの期間には、リアクトルＬ1 の電
流がＳＷ1 −Ｌ1 −ＤＬ1 のル−プで循環電流となって
流れる。このとき、Ｃ2 は図１２に示す極性にＶまで、
又Ｃs2にもＶの電圧が充電されている。次に、ＳＷ1 を
オフとすると、ＳＷ1 の電流はＣ1 へ転流する。その後
Ｃ1 は充電されてＶ1 が直線的に上昇し、Ｃ2 の電圧Ｖ
2 は直線的に減少する。ＳＷ1 のオフ動作はＣ1 の充電
電圧によりＺＶＳとなる。Ｃ2 の電圧Ｖ2 が０となる
と、Ｄ2 が導通し、リアクトルＬ1 の電流はＤ2 −Ｃ1
−ＤＬ1 のル−プで電源へ帰還される。Ｄ2 が導通して
いる間にＳＷ2 にオン信号を印加しておけば、ＳＷ2 の
ＺＶＳが可能となる。電源へ帰還されるＬ1 の電流は直
線的に減少し、０となるとＤＬ1 はカットオフする。こ
れにより、Ｃs2に充電されていた電圧Ｖに依ってＣs2、
Ｌ2 の共振現象が発生し、Ｃs2−Ｌ2 −ＳＷ2 にて共振
電流が流れる。正弦波状の電流が９０度の期間流れる
と、Ｃs2の電圧は０となりＤs2が導通する。このとき、
Ｌ2 の電流ＩL2は共振電流のほぼピ−ク値に達してお
り、この電流はＤL2−Ｌ2 −ＳＷ2 の循環電流となって
流れつづける。以上のようにリアクトルＬ1 、Ｌ2 の電
流は循環電流となって流れつづけ、半導体素子やリアク
トルの導通ロスが増大するが、ＳＷ1 、ＳＷ2 のソフト
スイッチングが達成される。
1 がオンＳＷ2 がオフの期間には、リアクトルＬ1 の電
流がＳＷ1 −Ｌ1 −ＤＬ1 のル−プで循環電流となって
流れる。このとき、Ｃ2 は図１２に示す極性にＶまで、
又Ｃs2にもＶの電圧が充電されている。次に、ＳＷ1 を
オフとすると、ＳＷ1 の電流はＣ1 へ転流する。その後
Ｃ1 は充電されてＶ1 が直線的に上昇し、Ｃ2 の電圧Ｖ
2 は直線的に減少する。ＳＷ1 のオフ動作はＣ1 の充電
電圧によりＺＶＳとなる。Ｃ2 の電圧Ｖ2 が０となる
と、Ｄ2 が導通し、リアクトルＬ1 の電流はＤ2 −Ｃ1
−ＤＬ1 のル−プで電源へ帰還される。Ｄ2 が導通して
いる間にＳＷ2 にオン信号を印加しておけば、ＳＷ2 の
ＺＶＳが可能となる。電源へ帰還されるＬ1 の電流は直
線的に減少し、０となるとＤＬ1 はカットオフする。こ
れにより、Ｃs2に充電されていた電圧Ｖに依ってＣs2、
Ｌ2 の共振現象が発生し、Ｃs2−Ｌ2 −ＳＷ2 にて共振
電流が流れる。正弦波状の電流が９０度の期間流れる
と、Ｃs2の電圧は０となりＤs2が導通する。このとき、
Ｌ2 の電流ＩL2は共振電流のほぼピ−ク値に達してお
り、この電流はＤL2−Ｌ2 −ＳＷ2 の循環電流となって
流れつづける。以上のようにリアクトルＬ1 、Ｌ2 の電
流は循環電流となって流れつづけ、半導体素子やリアク
トルの導通ロスが増大するが、ＳＷ1 、ＳＷ2 のソフト
スイッチングが達成される。
【００２９】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１〜第４のスイッチング素子ＳＷ1 〜ＳＷ4
を１８０度区間中に複数回オン・オフする形式のＰＷＭ
制御に従って駆動することができる。 （２） 図５、図１２の回路の場合には、Ｃ3 、Ｃ4 、
Ｌ3 、Ｌ4 、ＤＬ3 、ＤＬ4 を省くことができる。この
ようにしても左半分でＺＶＳ、ＺＣＳの効果を得ること
ができる。 （３） 図５のＳＷ1 〜ＳＷ4 に逆並列にダィオ−ドを
付加することができる。 （４） 図５、図８、図１２ではＬ1 とＬ2 、Ｌ3 とＬ
4 が特に電磁結合されていない。しかし、これ等を必要
に応じて電磁結合することができる。
く、例えば次の変形が可能なものである。 （１） 第１〜第４のスイッチング素子ＳＷ1 〜ＳＷ4
を１８０度区間中に複数回オン・オフする形式のＰＷＭ
制御に従って駆動することができる。 （２） 図５、図１２の回路の場合には、Ｃ3 、Ｃ4 、
Ｌ3 、Ｌ4 、ＤＬ3 、ＤＬ4 を省くことができる。この
ようにしても左半分でＺＶＳ、ＺＣＳの効果を得ること
ができる。 （３） 図５のＳＷ1 〜ＳＷ4 に逆並列にダィオ−ドを
付加することができる。 （４） 図５、図８、図１２ではＬ1 とＬ2 、Ｌ3 とＬ
4 が特に電磁結合されていない。しかし、これ等を必要
に応じて電磁結合することができる。
【図１】本発明の第１の実施例のインバータ装置を示す
回路図である。
回路図である。
【図２】図１の制御回路を原理的に示すブロック図であ
る。
る。
【図３】図２のＡ〜Ｄ点の状態を示す電圧波形図であ
る。
る。
【図４】図１の各部の状態を示す図である。
【図５】第２の実施例のインバータ装置を示す回路図で
ある。
ある。
【図６】図５の各スイッチング素子の制御パルスを示す
図である。
図である。
【図７】図５の各部の状態を示す図である。
【図８】第３の実施例のインバ−タ装置を示す回路図で
ある。
ある。
【図９】図８の各部の状態を示す波形図である。
【図１０】第４の実施例のインバ−タ装置を示す図であ
る。
る。
【図１１】第５の実施例のインバ−タ装置を示す図であ
る。
る。
【図１２】第６の実施例のインバ−タ装置を示す回路図
である。
である。
【図１３】図１２のスイッチング素子の制御パルスを示
す図である。
す図である。
【図１４】図１２の各部の状態を示す波形図である。
ＳＷ1 〜ＳＷ4 スイッチング素子 Ｃ1 〜Ｃ4 コンデンサ Ｌ1 〜Ｌ4 リアクトル
Claims (4)
- 【請求項１】 直流電源（１）の一端と負荷（２）の一
端との間に接続された第１のスイッチング素子（ＳＷ1
）と、 前記直流電源（１）の他端と前記負荷（２）の一端との
間に接続された第２のスッチング素子（ＳＷ2 ）と、 前記第１及び第２のスッチング素子（ＳＷ1 、ＳＷ2 ）
に対して逆方向並列にそれぞれ接続された第１及び第２
の主ダイオード（Ｄ1 、Ｄ2 ）と、 を有し前記負荷（２）に交流電力を供給する単相又は多
相のブリッジ型又はハ−フブリッジ型インバータ装置に
おいて、 前記第１及び第２の主ダイオ−ド（Ｄ1 、Ｄ2 ）に対し
てそれぞれ並列に接続された第１及び第２のコンデンサ
（Ｃ1 、Ｃ2 ）と、 前記第１及び第２のスィッチング素子（ＳＷ1 、ＳＷ2
）に対してそれぞれ逆方向並列に接続された第１及び
第２の補助ダイオ−ド（ＤＬ1 、ＤＬ2 ）と、 前記第１及び第２のスイッチング素子（ＳＷ1 、ＳＷ2
）と前記第１及び第２の補助ダイオ−ド（ＤＬ1 、Ｄ
Ｌ2)とに対してそれぞれ直列に接続された第１及び第２
のリアクトル（Ｌ1 、Ｌ2 ）と、 前記第１及び第２のスイッチング素子（ＳＷ1 、ＳＷ2
）をオン駆動するための第１及び第２の制御パルスを
発生するものであり、前記第１及び第２の制御パルスが
相互に重なる期間を有して交互に発生するように設定さ
れているスイッチ制御回路とを備えていることを特徴と
する単相又は多相のブリッジ型又はハ−フブリッジ型イ
ンバータ装置。 - 【請求項２】 請求項１における前記第１及び第２の補
助ダイオ−ド（ＤＬ1 、ＤＬ2 ）の接続箇所を、前記第
１の補助ダイオ−ド（ＤＬ1 ）の一端を前記直流電源
（１）の他端に接続し、前記第１の補助ダイオ−ド（Ｄ
Ｌ1)の他端を前記第１のスイッチング素子（ＳＷ1 ）と
前記第１のリアクトル（Ｌ1 ）との接続点に接続し、前
記第２の補助ダイオ−ド（ＤＬ2)の一端を前記第２のス
イッチング素子（ＳＷ2 ）と前記第２のリアクトル（Ｌ
2 ）との接続点に接続し、前記第２の補助ダイオ−ドＤ
Ｌ2 の他端を前記直流電源の一端に接続するように変更
し、且つ前記第１及び第２の制御パルスが重なる期間を
実質的に有さないで交互に発生するように請求項１の前
記制御回路を変更したことを特徴とするインバ−タ装
置。 - 【請求項３】 更に、前記第１及び第２のスイッチング
素子（ＳＷ1 、ＳＷ2 ）に対して並列であり且つ前記第
１及び第２のリアクトル（Ｌ1 、Ｌ2 ）に対して直列に
接続された第１及び第２の補助コンデンサ（Ｃs1、Ｃs
2）を有する請求項２記載のインバ−タ装置。 - 【請求項４】 直流電源（１）の一端と負荷（２）の一
端との間に接続された第１のスイッチング素子（ＳＷ1
）と、 前記直流電源（１）の他端と前記負荷（２）の一端との
間に接続された第２のスッチング素子（ＳＷ2 ）と、 前記第１及び第２のスッチング素子（ＳＷ1 、ＳＷ2 ）
に対して逆方向並列にそれぞれ接続された第１及び第２
の主ダイオード（Ｄ1 、Ｄ2 ）と、 を有し前記負荷（２）に交流電力を供給する単相又は多
相のブリッジ型又はハ−フブリッジ型インバータ装置に
おいて、 前記第１及び第２の主ダイオ−ド（Ｄ1 、Ｄ2 ）に対し
てそれぞれ並列に接続された第１及び第２のコンデンサ
（Ｃ1 、Ｃ2 ）と、 前記第１及び第２のスィッチング素子（ＳＷ1 、ＳＷ2
）に対して第１及び第２の補助ダイオ−ド（ＤＬ1 、
ＤＬ2 ）を介して並列に接続された第１及び第２のリア
クトル（Ｌ1 、Ｌ2 ）と、 前記第１及び第２の補助ダイオ−ド（ＤＬ1 、ＤＬ2)に
対して並列に接続された第１及び第２の補助コンデンサ
（Ｃs1、Ｃs2) と、 前記第１及び第２のスイッチング素子（ＳＷ1 、ＳＷ2
）をオン駆動するための第１及び第２の制御パルスを
発生するものであり、前記第１及び第２の制御パルスが
相互間に所定の時間間隙を有して交互に発生するように
設定されているスイッチ制御回路とを備えていることを
特徴とする単相又は多相のブリッジ型又はハ−フブリッ
ジ型インバ−タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209048A JP2910518B2 (ja) | 1993-07-30 | 1993-07-30 | ブリッジ型インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209048A JP2910518B2 (ja) | 1993-07-30 | 1993-07-30 | ブリッジ型インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746860A JPH0746860A (ja) | 1995-02-14 |
| JP2910518B2 true JP2910518B2 (ja) | 1999-06-23 |
Family
ID=16566393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5209048A Expired - Fee Related JP2910518B2 (ja) | 1993-07-30 | 1993-07-30 | ブリッジ型インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910518B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001008288A2 (en) * | 1999-07-22 | 2001-02-01 | Eni Technology, Inc. | Power supplies having protection circuits |
| CN1493174A (zh) * | 2001-11-01 | 2004-04-28 | 哈利盛东芝照明株式会社 | 放电灯装置 |
| JP4768498B2 (ja) * | 2006-04-14 | 2011-09-07 | 日立コンピュータ機器株式会社 | 双方向ｄｃ−ｄｃコンバータおよびそれを用いた電源装置 |
-
1993
- 1993-07-30 JP JP5209048A patent/JP2910518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746860A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072707A (en) | High voltage modular inverter | |
| US20060007717A1 (en) | Switching power supply with direct conversion off AC power source | |
| CA2600477A1 (en) | Power losses reduction in switching power converters | |
| WO2023074636A1 (ja) | 電力変換装置及び制御方法 | |
| JP3203464B2 (ja) | 交流電力変換装置 | |
| JP2910518B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2996064B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2842137B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2571963Y2 (ja) | インバータ装置 | |
| JP3468261B2 (ja) | ブリッジ型インバ−タ装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3104736B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2996065B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3104733B2 (ja) | ブリッジ型インバ−タ装置 | |
| JPH1084674A (ja) | 交流−直流変換器 | |
| JP2842138B2 (ja) | ブリッジ型インバ−タ装置 | |
| WO2024009827A1 (ja) | 電力変換装置 | |
| WO2024043124A1 (ja) | 電力変換装置 | |
| US20240178739A1 (en) | Control apparatus for an arcp inverter | |
| JP3468260B2 (ja) | ブリッジ型インバ−タ装置 | |
| WO2024162289A1 (ja) | 電力変換装置 | |
| JP3141920B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2712952B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |