WO2017141559A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017141559A1
WO2017141559A1 PCT/JP2017/000049 JP2017000049W WO2017141559A1 WO 2017141559 A1 WO2017141559 A1 WO 2017141559A1 JP 2017000049 W JP2017000049 W JP 2017000049W WO 2017141559 A1 WO2017141559 A1 WO 2017141559A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
switching element
bootstrap capacitor
switch
side switching
Prior art date
Application number
PCT/JP2017/000049
Other languages
English (en)
French (fr)
Inventor
赤羽　正志
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201780002781.XA priority Critical patent/CN107925345B/zh
Priority to DE112017000186.2T priority patent/DE112017000186B4/de
Priority to JP2017567978A priority patent/JP6500999B2/ja
Publication of WO2017141559A1 publication Critical patent/WO2017141559A1/ja
Priority to US15/891,188 priority patent/US10193542B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present invention relates to a semiconductor device including a high-side driving circuit and a low-side driving circuit that complementarily drive a high-side switching element and a low-side switching element that are totem-pole connected.
  • FIG. 11 shows a schematic configuration of a power converter including a high-side switching element XM1 and a low-side switching element XM2 that are totem-pole connected.
  • This power converter alternately outputs the DC voltage HV and the ground potential to the load RL via the switching elements XM1 and XM2 that are complementarily turned on and off, thereby generating the AC power to be supplied to the load RL.
  • the semiconductor device 1 that includes the high-side drive circuit 11 and the low-side drive circuit 12 and that turns on and off the switching elements XM1 and XM2 in a complementary manner is realized as, for example, an IPM (Intelligent Power Module).
  • the semiconductor device 1 includes an interface circuit 13 that complementarily generates a high-side drive signal and a low-side drive signal in accordance with a control signal IN given from a controller 2 that is an external device.
  • the high side drive circuit 11 turns on / off the high side switching element XM1 according to the high side drive signal
  • the low side drive circuit 12 turns on / off the low side switching element XM2 according to the low side drive signal.
  • the high side drive signal generated by the interface circuit 13 is given to the high side drive circuit 11 via the level shift circuit 14.
  • the low-side drive circuit 12 and the interface circuit 13 operate by receiving a predetermined power supply voltage VCC using the ground potential GND as a reference potential.
  • the high side drive circuit 11 uses the intermediate voltage VS generated at the series connection point of the switching elements XM1 and XM2 as a reference potential, and boosts the power supply voltage VCC by a bootstrap circuit including a bootstrap diode Dbs and a bootstrap capacitor Cbs ( Operates in response to the bootstrap power supply voltage VB.
  • the bootstrap circuit charges the bootstrap capacitor Cbs with the power supply voltage VCC when the low-side switching element XM2 is turned on.
  • the bootstrap circuit utilizes the fact that when the low-side switching element XM2 is in the off operation, the intermediate voltage VS, which is the low-voltage side terminal voltage of the bootstrap capacitor Cbs, increases with the on-operation of the high-side switching element XM1, A boosted (bootstrapped) power supply voltage VB is generated.
  • the semiconductor device 1 configured as described above, for example, when the on time of the high side switching element XM1 is long, the charge charged in the bootstrap capacitor Cbs is greatly reduced, and the driving of the high side driving circuit 11 is performed. There is a risk that the power supply voltage VB necessary for the operation cannot be maintained.
  • Patent Document 1 discloses that when the low-side switching element XM2 is turned off, a current is supplied from the floating power supply FV having a high-voltage side potential as a reference potential to the bootstrap capacitor Cbs. (See FIG. 1 of Patent Document 1).
  • a floating power supply FV must be prepared, which causes problems such as the generation of additional costs and what to do with the floating power supply FV itself.
  • Patent Document 2 discloses that the bootstrap capacitor Cbs is directly charged from a high-voltage DC voltage HV through a resistor R1 when the low-side switching element XM2 is on (see FIG. 1 of Patent Document 2). reference).
  • the high-side switching element XM1 when the high-side switching element XM1 is on, the DC voltage HV and the intermediate voltage VS are substantially the same potential, and the resistor R1 serves as a load with respect to the power supply voltage VB.
  • a problem arises in that the charge charged in Cbs is discharged.
  • the intermediate voltage VS and the ground potential GND are substantially the same potential, so that the charging current of the bootstrap capacitor Cbs increases. Furthermore, the clamp current flowing through the Zener diode that defines the charging voltage of the bootstrap capacitor Cbs is also increased. As a result, there is a problem that power consumption in the bootstrap circuit increases and it is difficult to reduce the size of the semiconductor device 1.
  • the first stage capacitor C1 is charged by the power supply voltage VCC via the switch elements Qn1 and Qn2, and then the charging voltage of the capacitor C1 is supplied via the switch elements Qp1 and Qp2.
  • the switch elements Qn1, Qn2 and the switch elements Qp1, Qp2 are complementarily turned on / off under the control of the control circuit 15 independently of the on / off of the switching elements XM1, XM2.
  • the power supply voltage VB is generated as the charging voltage of the second-stage capacitor C2. Therefore, even when the off time of the low side switching element XM2 is long, the power supply voltage VB necessary for driving the high side drive circuit 11 can be secured.
  • the intermediate voltage VS becomes a high DC voltage HV or a ground potential GND in accordance with the switching operation of the switching elements XM1 and XM2.
  • the power supply voltage VB is also high.
  • the level shift circuit needs to be configured using a high breakdown voltage element. This complicates the configuration of the bootstrap circuit and inevitably increases the cost of parts associated with the use of a high breakdown voltage element.
  • the present invention has been made in view of such circumstances, and its purpose is to provide a stable high-side drive circuit for turning on and off the high-side switching element even when the on-time of the high-side switching element is long.
  • An object of the present invention is to provide an inexpensive and simple semiconductor device having a bootstrap circuit capable of supplying power.
  • the semiconductor device basically includes a high-side driving circuit and a low-side driving circuit that complementarily turn on and off the high-side switching element and the low-side switching element that are totem-pole connected, and the low-side driving circuit via a diode.
  • a bootstrap capacitor connected to a driving power source of the driving circuit and charged when the low-side switching element is turned on, and boosting the charging voltage when the low-side switching element is turned off and applying the boosted voltage to the high-side driving circuit;
  • the semiconductor device has the above configuration in order to achieve the above-described object, Further, an auxiliary device provided in parallel to the bootstrap capacitor via a switch circuit and charged by an intermediate voltage generated at a connection point between the high side switching element and the low side switching element when the high side switching element is turned on.
  • a control circuit that applies the charging voltage of the auxiliary bootstrap capacitor to the high-side drive circuit via the switch circuit when the charging voltage of the bootstrap capacitor is lower than a predetermined voltage when the high-side switching element is on. It is characterized by having.
  • the semiconductor device generally includes an auxiliary bootstrap capacitor that is charged when the low-side switching element is turned off in parallel with the bootstrap capacitor that is charged when the low-side switching element is turned on.
  • the voltage applied from the bootstrap capacitor to the high side driving circuit is compensated by using the charging voltage of the auxiliary bootstrap capacitor.
  • the high-side drive circuit is configured to operate as a voltage operation reference voltage at the connection point.
  • the Zener diode plays a role of defining a charging reference voltage of the auxiliary bootstrap capacitor charged by the intermediate voltage as a voltage of a driving power source of the low side driving circuit.
  • the control circuit may determine that the charging voltage of the bootstrap capacitor has dropped below a predetermined voltage when the ON time of the high side switching element exceeds a preset time.
  • the switch circuit connects the auxiliary bootstrap capacitor in parallel to the power line of the high side drive circuit when, for example, the charging voltage of the bootstrap capacitor drops below a predetermined voltage when the high side switching element is on.
  • the third and fourth switches for applying the charging reference voltage to the auxiliary bootstrap capacitor when the high-side switching element is on and the first and second switches are off.
  • a switch for example, bidirectional analog switches are used.
  • control circuit is preferably provided so as to operate using an intermediate voltage generated at a series connection point between the high-side switching element and the low-side switching element, which are preferably connected totem pole, as an operation reference voltage.
  • control circuit detects, for example, a drop in power supply voltage applied to the high side drive circuit and outputs a voltage drop detection signal, and the first to second based on the voltage drop detection signal.
  • a control logic circuit for generating a switch signal for controlling on / off of each of the four switches.
  • the first and second switches are provided so as to be turned on / off complementarily with the third and fourth switches.
  • the first switch is realized as a first diode that conducts when the charging voltage of the auxiliary bootstrap capacitor exceeds the charging voltage of the bootstrap capacitor, and the third switch is configured as the auxiliary switch. It can also be realized as a second diode that conducts when the charging voltage of the bootstrap capacitor falls below the voltage defined by the zener diode.
  • the present invention also provides a semiconductor device having the above-described configuration. Further, when the first and second switches are turned on, the fifth and sixth switches for disconnecting the bootstrap capacitor from the drive power supply of the low-side drive circuit, and the fifth and sixth switches are complementarily turned on. It is also possible to provide a seventh and eighth switch for applying the charging reference voltage to the auxiliary bootstrap capacitor. In this case, the fifth to eighth switches may be realized using bidirectional analog switches.
  • the cathode of the Zener diode is connected to a connection point between the high-side switching element and the low-side switching element.
  • the anode of the Zener diode defines a negative reference potential with respect to the intermediate voltage so that the anode-cathode voltage of the Zener diode becomes the charging reference voltage.
  • the semiconductor device includes an auxiliary bootstrap capacitor that is charged when the high-side switching element is turned on in addition to the bootstrap capacitor that is charged when the low-side switching element is turned on as described above.
  • the voltage applied from the bootstrap capacitor to the high-side drive circuit is compensated by using the charging voltage of the auxiliary bootstrap capacitor.
  • the semiconductor device having the above configuration even when the on-time of the high-side switching element is long, the power supply voltage necessary for the operation can be stably supplied to the high-side drive circuit. Therefore, although it has a simple configuration, it has a great practical effect such as being able to guarantee a stable operation of the high side drive circuit without being related to the on / off conditions of the high side switching element.
  • the high-side drive circuit operates using the voltage at the connection point as an operation reference voltage. Therefore, a bootstrap circuit can be constructed at low cost without using an expensive high-breakdown-voltage element as disclosed in Patent Document 3.
  • the control circuit for controlling on / off of each of the first to fourth switches can be easily constructed as, for example, a control logic circuit. In this respect as well, the cost of the semiconductor device can be reduced. The effects such as the above are also exhibited.
  • the auxiliary bootstrap capacitor can be charged independently of charging and discharging of the bootstrap capacitor. And the charging voltage of the bootstrap capacitor is lowered, and accordingly, when the charging voltage of the auxiliary bootstrap capacitor is applied to the high side driving circuit, the bootstrap capacitor can be recharged. Become. Accordingly, even when the on time of the high side switching element is long, the role of the bootstrap capacitor can be quickly recovered, and the power supply voltage can be stably supplied to the high side driving circuit.
  • FIG. 1 is a schematic configuration diagram of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a configuration example of a control circuit in the semiconductor device shown in FIG. 1.
  • FIG. 3 is a timing chart showing the operation of the control circuit shown in FIG. 2.
  • FIG. 2 is a timing chart showing a bootstrap operation in the semiconductor device shown in FIG. 1.
  • FIG. 6 illustrates a configuration example of a control circuit in the semiconductor device illustrated in FIG. 5.
  • FIG. 7 is a timing chart showing the operation of the control circuit shown in FIG. 6.
  • FIG. 6 is a timing chart showing a bootstrap operation in the semiconductor device shown in FIG. 5.
  • FIG. 10 illustrates a configuration example of a control circuit in the semiconductor device illustrated in FIG. 9.
  • 1 is a schematic configuration diagram of a conventional general semiconductor device including a high-side drive circuit and a low-side drive circuit that respectively drive a high-side switching element and a low-side switching element that are totem-pole connected.
  • the figure which shows an example of the conventional semiconductor device comprised so that power might be stably supplied to a high side drive circuit irrespective of ON / OFF of a low side switching element.
  • FIG. 1 is a diagram showing a schematic configuration of a semiconductor device 1 according to a first embodiment of the present invention.
  • the semiconductor device 1 basically includes a high-side drive circuit 11 and a low-side drive circuit 12 that complementarily drive a high-side switching element XM1 and a low-side switching element XM2 that are totem-pole connected, and a bootstrap diode Dbs. And a bootstrap capacitor Cbs connected to the drive power supply of the low-side drive circuit 12 via
  • the bootstrap capacitor Cbs has one end connected to the series connection point of the high side switching element XM1 and the low side switching element XM2, and the other end connected to the cathode of the bootstrap diode Dbs. Therefore, the bootstrap capacitor Cbs is charged to the power supply voltage VCC via the bootstrap diode Dbs with the ground potential GND as a reference potential when the low-side switching element XM2 is turned on.
  • the voltage charged in the bootstrap capacitor Cbs is boosted to a potential based on the potential VS at the series connection point of the high-side switching element XM1 and the low-side switching element XM2 as the low-side switching element XM2 is turned off (bootstrap). Is done.
  • the boosted charging voltage of the bootstrap capacitor Cbs is applied to the high side driving circuit 11 as the power supply voltage VB.
  • the semiconductor device 1 according to the first embodiment is characterized in that an auxiliary bootstrap capacitor Cspl is provided in parallel with the bootstrap capacitor Cbs via a switch circuit including first to fourth switches SW1 to SW4. It is in.
  • the first to fourth switches SW1 to SW4 are constituted by bidirectional analog switches (transmission gates).
  • the first and second switches SW1 and SW2 are turned on / off in conjunction with each other under the control of the control circuit 15, and the third and fourth switches SW3 and SW4 are also controlled by the control circuit 15. In response to each other, they are turned on and off in conjunction with each other.
  • one end of the auxiliary bootstrap capacitor Cspl is connected to the cathode of the bootstrap diode Dbs (the other end side of the bootstrap capacitor Cbs) via the first switch SW1, and the other end of the auxiliary bootstrap capacitor Cspl is
  • the high-side switching element XM1 and the low-side switching element XM2 are connected to the series connection point (one end side of the bootstrap capacitor Cbs) via the second switch SW2.
  • one end of the auxiliary bootstrap capacitor Cspl is connected to the series connection point (one end side of the bootstrap capacitor Cbs) of the high side switching element XM1 and the low side switching element XM2 via the third switch SW3.
  • the other end of the capacitor Cspl is connected to the reference potential MVS via the fourth switch SW4.
  • the reference potential MVS is connected to the ground potential GND through a constant current source ibias.
  • a Zener diode ZD is interposed between one end of the bootstrap capacitor Cbs and the constant current source ibias. As will be described later, the voltage across the Zener diode ZD (particularly the breakdown voltage) becomes the charging reference voltage for charging the auxiliary bootstrap capacitor Cspl.
  • the third and fourth switches SW3 and SW4 are turned on to charge the auxiliary bootstrap capacitor Cspl when the low-side switching element XM2 is off and the high-side switching element XM1 is on. Take on. At this time, a high DC voltage HV is applied to the cathode of the Zener diode ZD to cause breakdown, and the breakdown voltage is applied to the auxiliary bootstrap capacitor Cspl as a charging reference voltage. In the first and second switches SW1 and SW2, the low-side switching element XM2 is off, and the power supply voltage VB supplied from the bootstrap capacitor Cbs to the high-side drive circuit 11 controls the operation of the high-side drive circuit 11.
  • Conduction (ON) control is performed when the voltage drops to a predetermined voltage in the vicinity of the guaranteed minimum voltage.
  • the first and second switches SW1 and SW2 are turned on, the decrease in the power supply voltage VB is compensated by the discharge of the charging voltage from the auxiliary bootstrap capacitor Cspl, and the power supply voltage VB supplied to the high side drive circuit 11 is decreased. Is prevented.
  • the third and fourth switches SW3 and SW4 are off.
  • the control circuit 15 that controls the on / off of the first to fourth switches SW1 to SW4 is configured as shown in FIG. 2, for example.
  • the control circuit 15 obtains the reference potential MVS from the anode of the Zener diode ZD.
  • the reference potential MVS is (intermediate voltage VS ⁇ breakdown voltage of the Zener diode ZD) when the Zener diode ZD is broken, and becomes the ground potential GND when the Zener diode ZD is not broken.
  • the breakdown voltage of the Zener diode ZD is set so that the Zener diode ZD breaks down when the high-side switching element XM1 is turned on and the low-side switching element XM2 is turned off.
  • the high-side drive circuit 11 operates using the intermediate voltage VS as an operation reference potential.
  • the control circuit 15 receives the signal CENB output from the high-side drive circuit 11 in conjunction with the on-drive of the high-side switching element XM1, and converts it into an on-signal CEN that sets the reference potential MVS of the control circuit 15 to the L level.
  • An input circuit 15a is provided.
  • the control circuit 15 also includes a voltage drop detector 16 that detects a drop in the power supply voltage VB with the intermediate voltage VS as a reference potential, that is, a drop in the voltage between (VB ⁇ VS).
  • the voltage drop detector 16 outputs a voltage drop detection signal when the power supply voltage VB drops to a predetermined voltage near the lowest voltage that guarantees the operation of the high side drive circuit 11.
  • the detection signal output from the voltage drop detector 16 when the power supply voltage VB is lowered is converted into a voltage drop signal UVEN that makes the reference potential MVS L level via the input circuit 15b.
  • the control logic circuit 15c provided in the control circuit 15 operates using the reference potential MVS as an operation reference voltage and the intermediate voltage VS as a power supply voltage. Then, according to the ON signal CEN and the voltage drop signal UVEN, the control logic circuit 15c, for example, as shown in FIG. 3, switch signals S1C, S2C, and so on for ON / OFF control of the first to fourth switches SW1 to SW4, respectively. S3 and S4 are generated.
  • control logic circuit 15c generates the switch signals S1C and S2C only when the power supply voltage VB (voltage between VB and VS) with the intermediate potential VS as a reference is lowered to a voltage that guarantees the operation of the high side drive circuit 11. .
  • control logic circuit 15c outputs the switch signals S1C and S2C when the voltage between (VB-VS) decreases in accordance with the ON signal CEN and the voltage decrease signal UVEN when the high side switching element XM1 is ON. To do.
  • the ON signal CEN is not necessarily required for the operation of the control logic circuit 15c. This is because during the period when the signal CENB is at the H level, the low-side switching element XM2 is basically turned on, the intermediate potential VS becomes the ground potential GND, and no power is supplied to the control logic circuit 15c. This is because it is meaningless to inform the control logic circuit 15c that the signal is at the H level. However, in order to determine the operation in the dead time in which both the high-side switching element XM1 and the low-side switching element XM2 are off, it is better to have the on signal CEN.
  • the switch signals S1C and S2C generated by the control logic circuit 15c are negative logic signals for turning on the first and second switches SW1 and SW2 when they are at the L level. These switch signals S1C and S2C are converted into signals that are alternatively set to the power supply voltage VB or the intermediate voltage VS via the output circuits 15d and 15e, and are applied to the first and second switches SW1 and SW2, respectively.
  • the switch signals S3 and S4 are positive logic signals for turning on the third and fourth switches SW3 and SW4 when they are at the H level. These switch signals S3 and S4 are applied to the third and fourth switches SW3 and SW4, respectively, as signals that are alternatively set to the intermediate voltage VS or the reference potential MVS.
  • the first and second switches SW1, SW2 are turned on / off complementarily with the third and fourth switches SW3, SW4, and the power supply voltage VB and the intermediate voltage VS are The short circuit or the intermediate voltage VS and the reference potential MVS are not short-circuited.
  • C1 is a smoothing capacitor that smoothes the voltage between (VS-MVS) clamped by the breakdown voltage of the Zener diode ZD and takes it into the control circuit 15.
  • the smoothing capacitor C1 and the Zener diode ZD constitute a voltage regulator that stabilizes the reference voltage MVS of the control circuit 15.
  • FIG. 4 is a timing chart showing a bootstrap operation in the semiconductor device 1 configured as described above. That is, FIG. 4 shows on / off forms of the first to fourth switches SW1 to SW4 associated with the operations of the high-side drive circuit 11 and the low-side drive circuit 12 that complementarily turn on / off the switching elements XM1 and XM2. The state of charging / discharging of the bootstrap capacitor Cbs and the auxiliary bootstrap capacitor Cspl is shown.
  • the bootstrap capacitor Cbs is linked with the on / off of the low side switching element XM2, and is charged by the power supply voltage VCC when the low side switching element XM2 is on.
  • the charging voltage (charge) of the bootstrap capacitor Cbs is discharged when the low side switching element XM2 is off and is supplied to the high side drive circuit 11.
  • the power supply voltage VB supplied to the high-side drive circuit 11 by discharging the bootstrap capacitor Cbs boosts the power supply voltage VCC by the intermediate potential VS as the low-side switching element XM2 is turned off and the high-side switching element XM1 is turned on. (Bootstrap).
  • the auxiliary bootstrap capacitor Cspl has a Zener diode when the high-side switching element XM1 is turned on and the intermediate voltage VS at the series connection point of the high-side switching element XM1 and the low-side switching element XM2 becomes a high voltage. It is charged by the voltage between (VS-MVS) clamped by the breakdown voltage of ZD, that is, the charging reference voltage.
  • the voltage between (VS ⁇ MVS) clamped by the Zener diode ZD is a voltage corresponding to the power supply voltage VCC that drives the low-side drive circuit 12. That is, the auxiliary bootstrap capacitor Cspl receives and charges the intermediate voltage VS applied through the high-side switching element XM1 independently of the bootstrap capacitor Cbs charged by receiving the power supply voltage VCC.
  • the remaining charge amount of the bootstrap capacitor Cbs becomes insufficient due to the discharge of the bootstrap capacitor Cbs serving as the supply source of the power supply voltage VB, and the power supply voltage VB applied to the high-side drive circuit 11 is reduced accordingly,
  • the electric charge charged in the bootstrap capacitor Cspl is discharged.
  • the discharge of the auxiliary bootstrap capacitor Cspl compensates for the decrease in the power supply voltage VB applied to the high side drive circuit 11 and maintains the power supply voltage VB necessary for the operation of the high side drive circuit 11.
  • the power supply voltage VB necessary for the operation of the high side drive circuit 11 can be maintained without being restricted by the charging capacity of the bootstrap capacitor Cbs. It becomes.
  • the shortage of the charging capacity of the bootstrap capacitor Cbs can be solved by the auxiliary bootstrap capacitor Cspl, even when the on time of the high side switching element XM1 is long, it can be easily and effectively dealt with.
  • the capacity of the bootstrap capacitor Cbs can be increased.
  • the bootstrap capacitor Cbs since the bootstrap capacitor Cbs is charged when the low-side switching element XM2 is turned on, the bootstrap capacitor Cbs may not be sufficiently charged.
  • the auxiliary bootstrap capacitor Cspl is charged when the low-side switching element XM2 is off and the high-side switching element XM1 is on.
  • the auxiliary bootstrap capacitor Cspl is charged independently of the charging / discharging of the bootstrap capacitor Cbs, and the auxiliary bootstrap capacitor Cspl is discharged only when the power supply voltage VB decreases to prevent the power supply voltage VB from decreasing. Therefore, even if the on-time of the low-side switching element XM2 is short, it is possible to sufficiently charge the charge necessary for stably supplying the power supply voltage VB to the bootstrap capacitor Cbs and / or the auxiliary bootstrap capacitor Cspl. It becomes. As a result, the power supply voltage VB can be stably generated even when the on / off times of the switching elements XM1 and XM2 change greatly, and the semiconductor device 1 can be stably operated.
  • the voltage between (VS-MVS) is clamped by the Zener diode ZD, thereby limiting the charging voltage of the auxiliary bootstrap capacitor Cspl. Therefore, it is not necessary to use a high breakdown voltage element as in the circuit disclosed in Patent Document 3, and the control circuit 15 can be constructed easily and inexpensively. Further, the bidirectional analog switches used as the first to fourth switches SW1 to SW4 do not need to have a high breakdown voltage, so that the entire semiconductor device 1 can be constructed at low cost.
  • FIG. 5 is a diagram showing a schematic configuration of a semiconductor device 1 according to the second embodiment of the present invention.
  • the fifth to eighth switches SW5 to SW8 are added to the configuration of the semiconductor device 1 according to the first embodiment, and the bootstrap capacitor Cbs and the auxiliary bootstrap capacitor are added.
  • Cspl is configured to be selectively connected between the cathode of the bootstrap diode Dbs and the series connection point of the switching elements XM1 and XM2, or between the series connection point of the switching elements XM1 and XM2 and the ground potential GND. It is characterized by.
  • the fifth to eighth switches SW5 to SW8 are collectively turned on / off in conjunction with each other under the control of the control circuit 15. Further, the fifth to eighth switches SW5 to SW8 are constituted by bidirectional analog switches (transmission gates) or the like.
  • one end of the bootstrap capacitor Cbs is connected to the cathode of the bootstrap diode Dbs via the fifth switch SW5, and the other end is connected to the high side switching element XM1 and the low side switching element via the sixth switch SW6. It is connected to the series connection point with XM2.
  • one end of the bootstrap capacitor Cbs is connected to the series connection point of the high side switching element XM1 and the low side switching element XM2 via the seventh switch SW7, and the other end is connected to the reference potential via the eighth switch SW8.
  • the reference potential MVS is connected to the ground potential GND through a constant current source ibias.
  • These fifth to eighth switches SW5 to SW8 are ON / OFF controlled by the control circuit 15 in conjunction with the first to fourth switches SW1 to SW4 described above, so that the bootstrap capacitor Cbs and the auxiliary bootstrap are controlled.
  • the capacitor Cspl plays a role of alternately charging and discharging.
  • control circuit 15 for controlling on / off of the first to eighth switches SW1 to SW8 is configured as shown in FIG. 6, for example.
  • the control circuit 15 includes a timer 17 in the control logic circuit 15c in place of the voltage drop detector 16 described above.
  • the timer 17 counts the ON time of the high side switching element XM1, and plays a role of generating a voltage detection signal UVEN (not shown in FIG. 6) when the ON time exceeds a preset time in advance.
  • the power supply voltage VB fed from the bootstrap capacitor Cbs to the high-side drive circuit 11 depends on the on-time of the high-side switching element XM1, and decreases as the discharge time of the bootstrap capacitor Cbs increases.
  • the timer 17 generates the voltage detection signal UVEN by equivalently detecting the degree of decrease in the power supply voltage VB accompanying the discharge of the bootstrap capacitor Cbs as the length of the on time of the high side switching element XM1.
  • the control logic circuit 15c switches, for example, as shown in FIG. 7, the switch signals S1C for turning on / off the first to fourth switches SW1 to SW4 described above.
  • switch signals S5C, S6C, S7, and S8 for ON / OFF control of the fifth to eighth switches SW5 to SW8 are generated.
  • switch signals S1C, S2C, S5C, and S6C generated by the control logic circuit 15c are at the L level, the first, second, fifth, and sixth switches SW1, SW2, SW5, and SW6 are turned on, respectively. Negative logic signal.
  • These switch signals S1C, S2C, S5C, and S6C are converted into signals that are alternatively set to the power supply voltage VB or the intermediate voltage VS via the output circuits 15d, 15e, 15f, and 15g, and the first, second, Applied to the fifth and sixth switches SW1, SW2, SW5, SW6, respectively.
  • the switch signals S3, S4, S7, and S8 are positive logic signals for turning on the third, fourth, seventh, and eighth switches SW3, SW4, SW7, and SW8 when they are at the H level.
  • These switch signals S3, S4, S7, and S8 are the third, fourth, seventh, and eighth switches SW3, SW4, SW7, and SW8 as signals that are alternatively set to the intermediate voltage VS or the reference potential MVS. Respectively.
  • FIG. 8 is a timing chart showing a bootstrap operation in the semiconductor device 1 configured as described above. That is, FIG. 8 shows on / off forms of the first to eighth switches SW1 to SW8 associated with the operations of the high-side drive circuit 11 and the low-side drive circuit 12 that complementarily turn on / off the switching elements XM1 and XM2. The state of charging / discharging of the bootstrap capacitor Cbs and the auxiliary bootstrap capacitor Cspl is shown.
  • the bootstrap capacitor Cbs is linked with the on / off of the low side switching element XM2, and is charged by the power supply voltage VCC when the low side switching element XM2 is on. Is done.
  • the charging voltage of the bootstrap capacitor Cbs is boosted (bootstrap) and supplied to the high side drive circuit 11 when the low side switching element XM2 is off and the high side switching element XM1 is on.
  • the auxiliary bootstrap capacitor Cspl is charged by receiving the voltage between (VS-MVS) independently of the bootstrap capacitor Cbs charged by receiving the power supply voltage VCC, as in the case of the first embodiment. .
  • the electric charge charged in the auxiliary bootstrap capacitor Cspl is discharged through the first and second switches SW1 and SW2 to obtain the power supply voltage VB. It is supplied to the high side drive circuit 11.
  • the bootstrap capacitor Cbs is disconnected from the high-side drive circuit 11 by the fifth and sixth switches SW5 and SW6, and is also switched by the switching elements XM1 and XM2 via the seventh and eighth switches SW7 and SW8. Are connected to the series connection point and the reference potential MVS.
  • the power supply voltage VB is applied from the auxiliary bootstrap capacitor Cspl to the high side drive circuit 11 instead of the bootstrap capacitor Cbs.
  • the bootstrap capacitor Cbs is recharged in response to the voltage between (VS-MVS). Therefore, also in the semiconductor device 1 operating in this way, the power supply voltage VB is stably supplied to the high-side drive circuit 11 even when the on-time of the high-side switching element XM1 is long, similarly to the semiconductor device 1 described as the first embodiment. Can be supplied.
  • the bootstrap capacitor Cbs since the bootstrap capacitor Cbs is charged when the auxiliary bootstrap capacitor Cspl is discharged, the bootstrap capacitor Cbs can be reliably charged even when the on-time of the low-side switching element XM2 is short.
  • the timer 17 is restarted after the supply of the power supply voltage VB is started from the auxiliary bootstrap capacitor Cspl instead of the bootstrap capacitor Cbs.
  • the power supply voltage VB is supplied from the bootstrap capacitor Cbs again instead of the auxiliary bootstrap capacitor Cspl.
  • the supply of the power supply voltage VB from the bootstrap capacitor Cbs and the supply of the power supply voltage VB from the auxiliary bootstrap capacitor Cspl are continued alternately, the on-time of the high side switching element XM1 can be determined. But it is possible.
  • the power supply can cope with the change in the ON / OFF time of the switching elements XM1 and XM2 more flexibly. There are effects that the voltage VB can be stably generated and the semiconductor device 1 can be stably operated.
  • FIG. 9 shows a schematic configuration of the semiconductor device 1 according to the third embodiment of the present invention.
  • the first and third switches SW1 and SW3 in the semiconductor device 1 according to the first embodiment described above are realized by using diodes D1 and D2. . That is, the anode of the diode D1 is connected to one end of the auxiliary bootstrap capacitor Cspl, and the cathode of the diode D1 is connected to the supply line of the power supply voltage VB of the high side drive circuit 11.
  • the diode D1 When the second switch SW2 is turned on, the diode D1 is turned on / off using the potential difference between the power supply voltage VB and the voltage obtained by adding the charging voltage of the auxiliary bootstrap capacitor Cspl to the intermediate voltage VS, and the auxiliary bootstrap capacitor It is configured to control the discharge of Cspl.
  • the anode of the diode D2 is connected to the series connection point of the switching elements XM1 and XM2, and the cathode of the diode D2 is connected to one end of the auxiliary bootstrap capacitor Cspl.
  • the fourth switch SW4 is turned on, the diode D2 is turned on / off using the potential difference between the intermediate voltage VS and the voltage obtained by adding the charging voltage of the auxiliary bootstrap capacitor Cspl to the reference potential MVS of the control circuit 15, The auxiliary bootstrap capacitor Cspl is charged when the low-side switching element XM2 is off.
  • the output circuit 15d can be omitted as shown in FIG. Therefore, according to the semiconductor device 1 according to the third embodiment, the configuration of the control circuit 15 can be simplified while acting in the same manner as the semiconductor device 1 according to the first embodiment described above. An effect is produced.
  • this invention is not limited to each embodiment mentioned above.
  • the capacitances of the bootstrap capacitor Cbs and the auxiliary bootstrap capacitor Cspl need only be set in consideration of the change width of the on / off times of the switching elements XM1 and XM2.
  • the control logic circuit 15c can also be configured using, for example, various logic gate circuits.
  • the present invention can be variously modified and implemented without departing from the scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

ダイオードを介してローサイドスイッチング素子のオン時に充電され、その充電電圧をローサイドスイッチング素子のオフ時にハイサイド駆動回路に印加するブートストラップコンデンサと、ローサイドスイッチング素子のオフ時に充電される補助ブートストラップコンデンサと、この補助ブートストラップコンデンサの充電電圧を規定するツェナーダイオードと、ハイサイドスイッチング素子のオン時にブートストラップコンデンサの充電電圧が所定電圧よりも低下したとき、スイッチ回路を介して補助ブートストラップコンデンサの充電電圧をハイサイド駆動回路に印加する制御回路とを備える。

Description

半導体装置
　本発明は、トーテムポール接続されたハイサイドスイッチング素子とローサイドスイッチング素子を相補的に駆動するハイサイド駆動回路とローサイド駆動回路とを備えた半導体装置に関する。
　図１１はトーテムポール接続されたハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２とを備えた電力変換器の概略構成を示している。この電力変換器は、相補的にオン・オフされるスイッチング素子ＸＭ１,ＸＭ２を介して直流電圧ＨＶおよび接地電位を交互に負荷ＲＬに出力し、これによって負荷ＲＬに供給する交流電力を生成するＤＣ／ＡＣコンバータとしての役割を担う。
　ハイサイド駆動回路１１およびローサイド駆動回路１２を備えてスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフする半導体装置１は、例えばＩＰＭ（Intelligent Power Module）として実現される。この半導体装置１は、外部機器であるコントローラ２から与えられる制御信号ＩＮに従ってハイサイド駆動信号とローサイド駆動信号とを相補的に生成するインターフェース回路１３を備える。ハイサイド駆動回路１１はハイサイド駆動信号に従ってハイサイドスイッチング素子ＸＭ１をオン・オフし、またローサイド駆動回路１２はローサイド駆動信号に従ってローサイドスイッチング素子ＸＭ２をオン・オフする。尚、インターフェース回路１３が生成したハイサイド駆動信号は、レベルシフト回路１４を介してハイサイド駆動回路１１に与えられる。
　ここでローサイド駆動回路１２およびインターフェース回路１３は、接地電位ＧＮＤを基準電位として所定の電源電圧ＶＣＣを受けて動作する。またハイサイド駆動回路１１はスイッチング素子ＸＭ１,ＸＭ２の直列接続点に生起される中間電圧ＶＳを基準電位とし、ブートストラップダイオードＤbsおよびブートストラップコンデンサＣbsからなるブートストラップ回路にて電源電圧ＶＣＣを昇圧（ブートストラップ）した電源電圧ＶＢを受けて動作する。
　ブートストラップ回路は、ローサイドスイッチング素子ＸＭ２のオン時に電源電圧ＶＣＣによりブートストラップコンデンサＣbsを充電する。ブートストラップ回路は、ローサイドスイッチング素子ＸＭ２がオフ動作のとき、ハイサイドスイッチング素子ＸＭ１のオン動作に伴ってブートストラップコンデンサＣbsの低電圧側端子電圧である中間電圧ＶＳが上昇することを利用して、昇圧（ブートストラップ）された電源電圧ＶＢを生成する。
　基本的には上述した如く構成される半導体装置１において、例えばハイサイドスイッチング素子ＸＭ１のオン時間が長いとき、ブートストラップコンデンサＣbsに充電された電荷の減少が大きくなり、ハイサイド駆動回路１１の駆動に必要な電源電圧ＶＢを維持することができなくなる虞れがある。
　このような不具合を解消する為に、例えば特許文献１にはローサイドスイッチング素子ＸＭ２をオフする際、高圧側電位を基準電位とするフローティング電源ＦＶからブートストラップコンデンサＣbsに電流を供給することが開示されている（特許文献１の図１を参照）。しかし特許文献１に開示される構成においては、フローティング電源ＦＶを用意しなければならず、追加コストの発生やそもそもフローティング電源ＦＶ自体をどうするのか等の問題が生じる。
　また特許文献２にはローサイドスイッチング素子ＸＭ２がオンのとき、高圧の直流電圧ＨＶから抵抗Ｒ１を介してブートストラップコンデンサＣbsを直接的に充電することが開示されている（特許文献２の図１を参照）。しかし特許文献２に開示される構成においてはハイサイドスイッチング素子ＸＭ１がオンのときには直流電圧ＨＶと中間電圧ＶＳとが略同電位となり、抵抗Ｒ１が電源電圧ＶＢに対して負荷となってブートストラップコンデンサＣbsに充電した電荷を放電すると言う不具合が生じる。
　しかもローサイドスイッチング素子ＸＭ２がオンのときには中間電圧ＶＳと接地電位ＧＮＤとが略同電位となるのでブートストラップコンデンサＣbsの充電電流が大きくなる。更にブートストラップコンデンサＣbsの充電電圧を規定するツェナーダイオードに流れるクランプ電流も大きくなる。この結果、ブートストラップ回路における消費電力が増大し、半導体装置１の小型化を図ることが困難になると言う問題がある。
　この点、特許文献３には図１２に示すようにスイッチ素子Ｑn１,Ｑn２を介して電源電圧ＶＣＣにより１段目のコンデンサＣ１を充電した後、スイッチ素子Ｑp１,Ｑp２を介してコンデンサＣ１の充電電圧にて２段目のコンデンサＣ２を充電することが開示される。特許文献３に開示される構成によれば、スイッチング素子ＸＭ１,ＸＭ２のオン・オフとは独立に制御回路１５による制御の下でスイッチ素子Ｑn１,Ｑn２とスイッチ素子Ｑp１,Ｑp２を相補的にオン・オフさせることで、２段目のコンデンサＣ２の充電電圧として電源電圧ＶＢが生成される。従ってローサイドスイッチング素子ＸＭ２のオフ時間が長い場合でもハイサイド駆動回路１１を駆動する上で必要な電源電圧ＶＢを確保することが可能となる。
特開２０１１－２３４４３０号公報 特開２０１３－５５５４９号公報 特開２００７－６２０７号公報
　しかしながら特許文献３に開示される構成においては、２段目のスイッチ素子Ｑp１,Ｑp２をオン・オフする為には制御回路１５内にレベルシフト回路を組み込むことが必要である。また、中間電圧ＶＳはスイッチング素子ＸＭ１,ＸＭ２のスイッチング動作に伴い高圧の直流電圧ＨＶになったり、接地電位ＧＮＤになったりする。中間電圧ＶＳが高電圧になるとき、電源電圧ＶＢも高電圧になっている。
　これらの高電圧からスイッチ素子Ｑn１,Ｑn２に電源電圧ＶＣＣを供給する電源を分離・保護するためには、スイッチ素子Ｑn１,Ｑn２,Ｑp１,Ｑp２としてそれぞれ高耐圧素子を用いることが必要となる。またレベルシフト回路についても高耐圧素子を用いて構成することが必要となる。これ故、ブートストラップ回路の構成が複雑化すると共に、高耐圧素子の採用に伴う部品コストの高価格化が否めない。
　本発明はこのような事情を考慮してなされたもので、その目的は、ハイサイドスイッチング素子のオン時間が長い場合でも、前記ハイサイドスイッチング素子をオン・オフ駆動するハイサイド駆動回路に安定に電源供給することのできるブートストラップ回路を備えた安価で簡易な構成の半導体装置を提供することにある。
　本発明に係る半導体装置は、基本的にはトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子をそれぞれ相補的にオン・オフするハイサイド駆動回路およびローサイド駆動回路と、ダイオードを介して前記ローサイド駆動回路の駆動電源に接続されて前記ローサイドスイッチング素子のオン時に充電され、その充電電圧を前記ローサイドスイッチング素子のオフ時に昇圧して前記ハイサイド駆動回路に印加するブートストラップコンデンサとを備える。
　特に本発明に係る半導体装置は上述した目的を達成するべく上記構成に加えて、
　更にスイッチ回路を介して前記ブートストラップコンデンサに並列的に設けられて前記ハイサイドスイッチング素子のオン時に前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に生起される中間電圧により充電される補助ブートストラップコンデンサと、
　前記接続点に接続されて該補助ブートストラップコンデンサの充電開始電圧を規定するツェナーダイオードと、
　前記ハイサイドスイッチング素子のオン時における前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記スイッチ回路を介して前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加する制御回路と
を備えたことを特徴としている。
　即ち、本発明に係る半導体装置は、概略的にはローサイドスイッチング素子のオン時に充電されるブートストラップコンデンサと並列に、前記ローサイドスイッチング素子のオフ時に充電される補助ブートストラップコンデンサを備える。そしてハイサイドスイッチング素子のオン時間が長いときには、ブートストラップコンデンサからハイサイド駆動回路に印加される電圧の低下を補助ブートストラップコンデンサの充電電圧を用いて補うようにしたことを特徴としている。
　ちなみに前記ハイサイド駆動回路は、前記接続点の電圧動作基準電圧として動作するように構成される。そして前記ツェナーダイオードは、前記中間電圧により充電される前記補助ブートストラップコンデンサの充電基準電圧を前記ローサイド駆動回路の駆動電源の電圧として規定する役割を担う。また前記制御回路は、前記ハイサイドスイッチング素子のオン時間が予め設定した時間を上回るとき、前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したと判断するものであっても良い。
　好ましくは前記スイッチ回路は、例えば前記ハイサイドスイッチング素子のオン時で前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記補助ブートストラップコンデンサを前記ハイサイド駆動回路の電源ラインに並列接続する第１および第２のスイッチと、前記ハイサイドスイッチング素子がオンで前記第１および第２のスイッチがオフのときに前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第３および第４のスイッチとを備えて構成される。これらの第１～第４のスイッチとしては、例えば双方向アナログスイッチが用いられる。
　また前記制御回路は、好ましくはトーテムポール接続された前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との直列接続点に生起される中間電圧を動作基準電圧として動作するように設けられる。特に前記制御回路は、例えば前記ハイサイド駆動回路に印加される電源電圧の低下を検出して電圧低下検出信号を出力する電圧低下検出器と、前記電圧低下検出信号に基づいて前記第１～第４のスイッチをそれぞれオン・オフ制御するスイッチ信号を生成する制御ロジック回路とを備えて構成される。ちなみに前記第１および第２のスイッチは、第３および第４のスイッチと相補的にオン・オフするように設けられる。
　尚、前記第１のスイッチを、前記補助ブートストラップコンデンサの充電電圧が前記ブートストラップコンデンサの充電電圧を上回ったときに導通する第１のダイオードとして実現し、また前記第３のスイッチを、前記補助ブートストラップコンデンサの充電電圧が前記ツェナーダイオードにより規定される電圧を下回るときに導通する第２のダイオードとして実現することも可能である。
　また本発明は上述した構成の半導体装置において、
　更に前記第１および第２のスイッチの導通時に前記ブートストラップコンデンサを前記ローサイド駆動回路の駆動電源から切り離す第５および第６のスイッチ、並びに前記第５および第６のスイッチに対して相補的に導通して前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第７および第８のスイッチを設けて構成することも可能である。この場合、前記第５～第８のスイッチについても双方向アナログスイッチを用いて実現すれば良い。
　この場合、例えば前記ツェナーダイオードのカソードを、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点に接続する。そしてこのツェナーダイオードのアノードを前記中間電圧に対する負側の基準電位を規定し、該ツェナーダイオードのアノード・カソード間電圧が前記充電基準電圧となるようにすることが好ましい。
　本発明に係る半導体装置は、上述したようにローサイドスイッチング素子のオン時に充電されるブートストラップコンデンサに加えて前記ハイサイドスイッチング素子のオン時に充電される補助ブートストラップコンデンサを備える。そしてハイサイドスイッチング素子のオン時間が長いときには、前記ブートストラップコンデンサからハイサイド駆動回路に印加される電圧の低下を前記補助ブートストラップコンデンサの充電電圧を用いて補うように構成されている。
　従って上記構成の半導体装置によれば、ハイサイドスイッチング素子のオン時間が長い場合であっても前記ハイサイド駆動回路に、その動作に必要な電源電圧を安定に供給することができる。故に簡易な構成でありながらハイサイドスイッチング素子のオン・オフ条件に係わることなしに前記ハイサイド駆動回路の安定した動作を保証することが可能となる等の実用上多大なる効果が奏せられる。
　また上記構成によれば、前記ハイサイド駆動回路は前記接続点の電圧を動作基準電圧として動作する。従って特許文献３に開示されるような高価な高耐圧素子を用いることなくブートストラップ回路を安価に構築することができる。しかも第１～第４のスイッチのオン・オフをそれぞれ制御する制御回路についても、例えば制御ロジック回路として簡易に構築することができるので、この点においても半導体装置の低価格化を図ることができる等の効果も奏せられる。
　また更に第５～第８のスイッチを備えて構成される半導体装置によれば前記ブートストラップコンデンサの充放電とは独立して前記補助ブートストラップコンデンサを充電することができる。そして前記ブートストラップコンデンサの充電電圧が低下し、これに伴って前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加している際には前記ブートストラップコンデンサを再充電することが可能となる。従って前記ハイサイドスイッチング素子のオン時間が長い場合であっても前記ブートストラップコンデンサの役割を逸早く回復させ、ハイサイド駆動回路に安定に電源電圧を供給することが可能となる。
本発明の第１の実施形態に係る半導体装置の概略構成図。 図１に示す半導体装置における制御回路の構成例を示す図。 図２に示す制御回路の動作を示すタイミング図。 図１に示す半導体装置におけるブートストラップ動作を示すタイミング図。 本発明の第２の実施形態に係る半導体装置の概略構成図。 図５に示す半導体装置における制御回路の構成例を示す図。 図６に示す制御回路の動作を示すタイミング図。 図５に示す半導体装置におけるブートストラップ動作を示すタイミング図。 本発明の第３の実施形態に係る半導体装置の概略構成図。 図９に示す半導体装置における制御回路の構成例を示す図。 トーテムポール接続されたハイサイドスイッチング素子とローサイドスイッチング素子をそれぞれ駆動するハイサイド駆動回路とローサイド駆動回路とを備えた従来一般的な半導体装置の概略構成図。 ローサイドスイッチング素子のオン・オフに係わらずにハイサイド駆動回路に安定に電力供給するように構成した従来の半導体装置の一例を示す図。
　以下、図面を参照して本発明の実施形態について説明する。
　図１は本発明の第１の実施形態に係る半導体装置１の概略構成を示す図である。尚、本発明の実施形態においては、図１１に示した従来の半導体装置１と同一部分には同一符号を付して説明する。
　本発明に係る半導体装置１は、基本的にはトーテムポール接続されたハイサイドスイッチング素子ＸＭ１およびローサイドスイッチング素子ＸＭ２を相補的に駆動するハイサイド駆動回路１１およびローサイド駆動回路１２と、ブートストラップダイオードＤbsを介してローサイド駆動回路１２の駆動電源に接続されたブートストラップコンデンサＣbsとを備えて構成される。
　ブートストラップコンデンサＣbsは、その一端をハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続し、他端をブートストラップダイオードＤbsのカソードに接続されている。従ってブートストラップコンデンサＣbsは、ローサイドスイッチング素子ＸＭ２のオン時には接地電位ＧＮＤを基準電位としてブートストラップダイオードＤbsを介して電源電圧ＶＣＣに充電される。そしてブートストラップコンデンサＣbsに充電された電圧は、ローサイドスイッチング素子ＸＭ２のオフに伴ってハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点の電位ＶＳを基準とする電位まで昇圧（ブートストラップ）される。このようにして昇圧されたブートストラップコンデンサＣbsの充電電圧が電源電圧ＶＢとしてハイサイド駆動回路１１に印加される。
　第１の実施形態に係る半導体装置１が特徴とするところは、第１～第４のスイッチＳＷ１～ＳＷ４からなるスイッチ回路を介してブートストラップコンデンサＣbsと並列的に補助ブートストラップコンデンサＣsplを備える点にある。尚、第１～第４のスイッチＳＷ１～ＳＷ４は双方向アナログスイッチ（トランスミッションゲート）などで構成される。第１および第２のスイッチＳＷ１,ＳＷ２は、制御回路１５の制御を受けて互いに連動してオン・オフするものであり、また第３および第４のスイッチＳＷ３,ＳＷ４もまた制御回路１５の制御を受けて互いに連動してオン・オフするものである。
　具体的には補助ブートストラップコンデンサＣsplの一端は、第１のスイッチＳＷ１を介してブートストラップダイオードＤbsのカソード（ブートストラップコンデンサＣbsの他端側）に接続され、補助ブートストラップコンデンサＣsplの他端は第２のスイッチＳＷ２を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点（ブートストラップコンデンサＣbsの一端側）に接続されている。また同時に補助ブートストラップコンデンサＣsplの一端は、第３のスイッチＳＷ３を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点（ブートストラップコンデンサＣbsの一端側）に接続され、補助ブートストラップコンデンサＣsplの他端は第４のスイッチＳＷ４を介して基準電位ＭＶＳに接続されている。基準電位ＭＶＳは定電流源ｉbiasを介して接地電位ＧＮＤに接続されている。
　尚、ブートストラップコンデンサＣbsの一端と定電流源ｉbiasとの間にはツェナーダイオードＺＤが介装されている。後述するように、このツェナーダイオードＺＤの両端電圧（特に、降伏電圧）が、補助ブートストラップコンデンサＣsplを充電する充電基準電圧となる。
　ここで第３および第４のスイッチＳＷ３,ＳＷ４は、ローサイドスイッチング素子ＸＭ２がオフであって、ハイサイドスイッチング素子ＸＭ１がオンのときに導通（オン）制御されて補助ブートストラップコンデンサＣsplを充電する役割を担う。このとき、ツェナーダイオードＺＤのカソードには高圧の直流電圧ＨＶが印加されて降伏し、その降伏電圧が充電基準電圧として補助ブートストラップコンデンサＣsplに印加される。また第１および第２のスイッチＳＷ１,ＳＷ２は、ローサイドスイッチング素子ＸＭ２がオフであって、ブートストラップコンデンサＣbsからハイサイド駆動回路１１に供給される電源電圧ＶＢが該ハイサイド駆動回路１１の動作を保証する最低電圧付近の予め定めた所定電圧まで低下したときに導通（オン）制御される。これらの第１および第２のスイッチＳＷ１,ＳＷ２のオンによって電源電圧ＶＢの低下が補助ブートストラップコンデンサＣsplからの充電電圧の放電によって補われ、ハイサイド駆動回路１１に給電される電源電圧ＶＢの低下が防がれる。尚、このときの第３および第４のスイッチＳＷ３,ＳＷ４はオフとなっている。
　このように第１～第４のスイッチＳＷ１～ＳＷ４のオン・オフを制御する制御回路１５は、例えば図２に示すように構成される。この制御回路１５は、その基準電位ＭＶＳをツェナーダイオードＺＤのアノードから得ている。基準電位ＭＶＳは、ツェナーダイオードＺＤが降伏しているときは（中間電圧ＶＳ－ツェナーダイオードＺＤの降伏電圧）となり、ツェナーダイオードＺＤが降伏していないときは接地電位ＧＮＤとなる。なお、ツェナーダイオードＺＤの降伏電圧は、ハイサイドスイッチング素子ＸＭ１がオンし、ローサイドスイッチング素子ＸＭ２がオフのときにツェナーダイオードＺＤが降伏するように設定されている。
　ここでハイサイド駆動回路１１は、中間電圧ＶＳを動作基準電位として動作する。制御回路１５は、ハイサイドスイッチング素子ＸＭ１のオン駆動に連動してハイサイド駆動回路１１が出力する信号ＣＥＮＢを入力して該制御回路１５の基準電位ＭＶＳをＬレベルとするオン信号ＣＥＮに変換する入力回路１５ａを備える。また制御回路１５は、中間電圧ＶＳを基準電位として電源電圧ＶＢの低下、即ち、（ＶＢ－ＶＳ）間電圧の低下を検出する電圧低下検出器１６を備える。この電圧低下検出器１６は、電源電圧ＶＢがハイサイド駆動回路１１の動作を保証する最低電圧付近の予め定めた所定電圧まで低下したとき、電圧低下の検出信号を出力する。電源電圧ＶＢの低下時に電圧低下検出器１６から出力される検出信号は、入力回路１５ｂを介して基準電位ＭＶＳをＬレベルとする電圧低下信号ＵＶＥＮに変換される。
　また制御回路１５に設けられた制御ロジック回路１５ｃは基準電位ＭＶＳを動作基準電圧とし、中間電圧ＶＳを電源電圧として動作する。そして制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧低下信号ＵＶＥＮとに従って、例えば図３に示すように第１～第４のスイッチＳＷ１～ＳＷ４をそれぞれオン・オフ制御する為のスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ３,Ｓ４を生成する。
　特に制御ロジック回路１５ｃは、中間電位ＶＳを基準とする電源電圧ＶＢ（ＶＢ-ＶＳ間電圧）がハイサイド駆動回路１１の動作を保証する電圧まで低下したときにだけスイッチ信号Ｓ１Ｃ,Ｓ２Ｃを生成する。具体的には制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧低下信号ＵＶＥＮとに従って、ハイサイドスイッチング素子ＸＭ１がオンの状態において（ＶＢ－ＶＳ）間電圧が低下したときにスイッチ信号Ｓ１Ｃ,Ｓ２Ｃを出力する。
　尚、オン信号ＣＥＮは必ずしも制御ロジック回路１５ｃの動作に必要ではない。なぜならば、信号ＣＥＮＢがＨレベルの期間は、基本的にローサイドスイッチング素子ＸＭ２がオンして中間電位ＶＳが接地電位ＧＮＤとなり、制御ロジック回路１５ｃに電源が供給されていない状態となるので、信号ＣＥＮＢがＨレベルであることを制御ロジック回路１５ｃに伝えても無意味であるからである。但し、ハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２がともにオフしているデッドタイムでの動作を確定させるためには、オン信号ＣＥＮはあった方がよい。
　ここで制御ロジック回路１５ｃが生成するスイッチ信号Ｓ１Ｃ,Ｓ２ＣはＬレベルのときに第１および第２のスイッチＳＷ１,ＳＷ２をオンにする為の負論理信号である。これらのスイッチ信号Ｓ１Ｃ,Ｓ２Ｃは出力回路１５ｄ,１５ｅを介して電源電圧ＶＢまたは中間電圧ＶＳに択一的に設定される信号に変換されて第１および第２のスイッチＳＷ１,ＳＷ２にそれぞれ印加される。またスイッチ信号Ｓ３,Ｓ４はＨレベルのときに第３および第４のスイッチＳＷ３,ＳＷ４をオンにする為の正論理信号である。これらのスイッチ信号Ｓ３,Ｓ４は、中間電圧ＶＳまたは基準電位ＭＶＳに択一的に設定される信号として第３および第４のスイッチＳＷ３,ＳＷ４にそれぞれ印加される。
　また信号ＣＥＮＢがＬレベルのとき、第１および第２のスイッチＳＷ１,ＳＷ２は、前記第３および第４のスイッチＳＷ３,ＳＷ４と相補的にオン・オフして、電源電圧ＶＢと中間電圧ＶＳが短絡したり、中間電圧ＶＳと基準電位ＭＶＳが短絡したりしないようにしている。
　尚、図２においてＣ１は、ツェナーダイオードＺＤの降伏電圧によりクランプされた（ＶＳ－ＭＶＳ）間電圧を平滑化して制御回路１５に取り込む平滑コンデンサである。この平滑コンデンサＣ１とツェナーダイオードＺＤとにより制御回路１５の基準電圧ＭＶＳの安定化を図る電圧レギュレータが構成される。
　図４は上述した如く構成された半導体装置１におけるブートストラップ動作を示すタイミング図である。即ち、図４はスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフするハイサイド駆動回路１１およびローサイド駆動回路１２の動作に伴う第１～第４スイッチＳＷ１～ＳＷ４のオン・オフの形態と、このときのブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの充放電の様子を示している。
　図４に示すようにブートストラップコンデンサＣbsはローサイドスイッチング素子ＸＭ２のオン・オフに連動し、ローサイドスイッチング素子ＸＭ２がオンのときに電源電圧ＶＣＣにより充電される。そしてブートストラップコンデンサＣbsの充電電圧（電荷）は、ローサイドスイッチング素子ＸＭ２がオフのときに放電されてハイサイド駆動回路１１に給電される。この際、ブートストラップコンデンサＣbsの放電によりハイサイド駆動回路１１に供給される電源電圧ＶＢは、ローサイドスイッチング素子ＸＭ２のオフおよびハイサイドスイッチング素子ＸＭ１のオンに伴って電源電圧ＶＣＣを中間電位ＶＳだけ昇圧（ブートストラップ）したものとなる。
　これに対して補助ブートストラップコンデンサＣsplは、ハイサイドスイッチング素子ＸＭ１がオンになってハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点の中間電圧ＶＳが高電圧となったとき、ツェナーダイオードＺＤの降伏電圧によりクランプされた（ＶＳ－ＭＶＳ）間電圧、すなわち充電基準電圧により充電される。ちなみにツェナーダイオードＺＤによりクランプされた（ＶＳ－ＭＶＳ）間電圧は、ローサイド駆動回路１２を駆動する電源電圧ＶＣＣに相当する電圧である。即ち、補助ブートストラップコンデンサＣsplは、電源電圧ＶＣＣを受けて充電されるブートストラップコンデンサＣbsとは独立に、ハイサイドスイッチング素子ＸＭ１を介して印加される中間電圧ＶＳを受けて充電される。
　そして電源電圧ＶＢの供給源となるブートストラップコンデンサＣbsの放電によって該ブートストラップコンデンサＣbsの残存電荷量が不足し、これに伴ってハイサイド駆動回路１１に印加する電源電圧ＶＢが低下したときには、補助ブートストラップコンデンサＣsplに充電された電荷が放電される。この補助ブートストラップコンデンサＣsplの放電によってハイサイド駆動回路１１に印加する電源電圧ＶＢの低下が補われて該ハイサイド駆動回路１１の動作に必要な電源電圧ＶＢが維持される。
　従ってハイサイドスイッチング素子ＸＭ１のオン時間が長い場合であっても、ブートストラップコンデンサＣbsの充電容量の制約を受けることなしにハイサイド駆動回路１１の動作に必要な電源電圧ＶＢを維持することが可能となる。特にブートストラップコンデンサＣbsの充電容量の不足を補助ブートストラップコンデンサＣsplによって解消することができるので、ハイサイドスイッチング素子ＸＭ１のオン時間が長い場合でも簡易にして効果的に対処することが可能となる。
　ところでハイサイドスイッチング素子ＸＭ１のオン時間が長いときにブートストラップコンデンサＣbsにより生成される電源電圧ＶＢの低下を防ぐには、例えばブートストラップコンデンサＣbsの容量自体を増やすことが考えられる。或いはブートストラップコンデンサＣbsに補助ブートストラップコンデンサＣsplを並列接続することで、その合成容量を増大させることが考えられる。しかしながらこのようにした場合、ブートストラップコンデンサＣbsの充電はローサイドスイッチング素子ＸＭ２のオン時に行われるので、ブートストラップコンデンサＣbsを十分に充電することができなくなる恐れがある。
　この点、上述した如く構成された半導体装置１においてはローサイドスイッチング素子ＸＭ２がオフであって、ハイサイドスイッチング素子ＸＭ１がオンのときに補助ブートストラップコンデンサＣsplを充電する。換言すればブートストラップコンデンサＣbsの充放電とは独立に補助ブートストラップコンデンサＣsplを充電し、電源電圧ＶＢの低下時にだけ補助ブートストラップコンデンサＣsplを放電させて電源電圧ＶＢの低下を防止する。従って仮にローサイドスイッチング素子ＸＭ２のオン時間が短い場合であっても、ブートストラップコンデンサＣbsおよび／または補助ブートストラップコンデンサＣsplに電源電圧ＶＢを安定に供給するに必要な電荷を十分に充電することが可能となる。この結果、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間が大きく変化する場合であっても電源電圧ＶＢを安定に生成することができ、半導体装置１の安定動作を図ることが可能となる。
　しかも上述した如く構成された半導体装置１によれば、ツェナーダイオードＺＤにより（ＶＳ－ＭＶＳ）間電圧をクランプし、これによって補助ブートストラップコンデンサＣsplの充電電圧を制限するものとなっている。従って特許文献３に開示される回路のように高耐圧素子を用いる必要がなく、制御回路１５を簡易に、且つ安価に構築することができる。また第１～第４のスイッチＳＷ１～ＳＷ４として用いる双方向アナログスイッチについても高耐圧化を図る必要がないので半導体装置１の全体を安価に構築することができる等の効果が奏せられる。
　次に本発明の第２の実施形態について説明する。
　図５は本発明の第２の実施形態に係る半導体装置１の概略構成を示す図である。第２の実施形態に係る半導体装置１は、上述した第１の実施形態に係る半導体装置１の構成に第５～第８のスイッチＳＷ５～ＳＷ８を追加し、ブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplをブートストラップダイオードＤbsのカソードとスイッチング素子ＸＭ１,ＸＭ２の直列接続点との間、またはスイッチング素子ＸＭ１,ＸＭ２の直列接続点と接地電位ＧＮＤとの間に選択的に接続するように構成したことを特徴としている。ちなみに第５～第８のスイッチＳＷ５～ＳＷ８は、第１～第４のスイッチＳＷ１～ＳＷ４と同様に、制御回路１５の制御を受けて互いに連動して一括してオン・オフされる。また、第５～第８のスイッチＳＷ５～ＳＷ８は、双方向アナログスイッチ（トランスミッションゲート）などで構成される。
　具体的にはブートストラップコンデンサＣbsの一端は、第５のスイッチＳＷ５を介してブートストラップダイオードＤbsのカソードに接続され、他端は第６のスイッチＳＷ６を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続されている。また同時にブートストラップコンデンサＣbsの一端は、第７のスイッチＳＷ７を介してハイサイドスイッチング素子ＸＭ１とローサイドスイッチング素子ＸＭ２との直列接続点に接続され、他端は第８のスイッチＳＷ８を介して基準電位ＭＶＳに接続されている。基準電位ＭＶＳは定電流源ｉbiasを介して接地電位ＧＮＤに接続されている。
　これらの第５～第８のスイッチＳＷ５～ＳＷ８は、前述した第１～第４のスイッチＳＷ１～ＳＷ４と連動して前記制御回路１５によりオン・オフ制御されて、ブートストラップコンデンサＣbsと補助ブートストラップコンデンサＣsplが交互に充電と放電を行うようにする役割を担う。
　ちなみに第１～第８のスイッチＳＷ１～ＳＷ８をオン・オフ制御する制御回路１５は、例えば図６に示すように構成される。尚、この制御回路１５は、前述した電圧低下検出器１６に代えて制御ロジック回路１５ｃ内にタイマー１７を備える。このタイマー１７は、ハイサイドスイッチング素子ＸＭ１のオン時間を計時し、オン時間が予め設定時間を超えたときに電圧検出信号ＵＶＥＮ（図６には不図示）を生成する役割を担う。
　即ち、ブートストラップコンデンサＣbsからハイサイド駆動回路１１に給電される電源電圧ＶＢは、ハイサイドスイッチング素子ＸＭ１のオン時間に依存し、ブートストラップコンデンサＣbsの放電時間が長くなるに従って低下する。タイマー１７は、ブートストラップコンデンサＣbsの放電に伴う電源電圧ＶＢの低下の度合いを、ハイサイドスイッチング素子ＸＭ１のオン時間の長さとして等価的に検出することで電圧検出信号ＵＶＥＮを生成する。
　そして制御ロジック回路１５ｃは、オン信号ＣＥＮと電圧検出信号ＵＶＥＮとに従い、例えば図７に示すように前述した第１～第４のスイッチＳＷ１～ＳＷ４をそれぞれオン・オフ制御する為のスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ３,Ｓ４に加えて、第５～第８のスイッチＳＷ５～ＳＷ８をそれぞれオン・オフ制御する為のスイッチ信号Ｓ５Ｃ,Ｓ６Ｃ,Ｓ７,Ｓ８を生成するように構成される。
　尚、制御ロジック回路１５ｃが生成するスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ５Ｃ,Ｓ６ＣはＬレベルのときに第１,第２,第５および第６のスイッチＳＷ１,ＳＷ２,ＳＷ５,ＳＷ６をそれぞれオンにする為の負論理信号である。これらのスイッチ信号Ｓ１Ｃ,Ｓ２Ｃ,Ｓ５Ｃ,Ｓ６Ｃは出力回路１５ｄ,１５ｅ,１５ｆ,１５ｇを介して電源電圧ＶＢまたは中間電圧ＶＳに択一的に設定される信号に変換されて第１,第２,第５および第６のスイッチＳＷ１,ＳＷ２,ＳＷ５,ＳＷ６にそれぞれ印加される。
　またスイッチ信号Ｓ３,Ｓ４,Ｓ７,Ｓ８はＨレベルのときに第３,第４,第７および第８のスイッチＳＷ３,ＳＷ４,ＳＷ７,ＳＷ８をそれぞれオンにする為の正論理信号である。これらのスイッチ信号Ｓ３,Ｓ４,Ｓ７,Ｓ８は、中間電圧ＶＳまたは基準電位ＭＶＳに択一的に設定される信号として第３,第４,第７および第８のスイッチＳＷ３,ＳＷ４,ＳＷ７,ＳＷ８にそれぞれ印加される。
　図８は上述した如く構成された半導体装置１におけるブートストラップ動作を示すタイミング図である。即ち、図８はスイッチング素子ＸＭ１,ＸＭ２を相補的にオン・オフするハイサイド駆動回路１１およびローサイド駆動回路１２の動作に伴う第１～第８スイッチＳＷ１～ＳＷ８のオン・オフの形態と、このときのブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの充放電の様子を示している。
　このように構成された半導体装置１によれば、図８に示すようにブートストラップコンデンサＣbsはローサイドスイッチング素子ＸＭ２のオン・オフに連動し、ローサイドスイッチング素子ＸＭ２がオンのときに電源電圧ＶＣＣにより充電される。そしてブートストラップコンデンサＣbsの充電電圧は、ローサイドスイッチング素子ＸＭ２がオフでハイサイドスイッチング素子ＸＭ１がオンのときに昇圧（ブートストラップ）されてハイサイド駆動回路１１に供給される。また補助ブートストラップコンデンサＣsplは、第１の実施形態の場合と同様に、電源電圧ＶＣＣを受けて充電されるブートストラップコンデンサＣbsとは独立に、（ＶＳ－ＭＶＳ）間電圧を受けて充電される。
　そしてタイマー１７によって電源電圧ＶＢが低下したことが示されたとき、補助ブートストラップコンデンサＣsplに充電された電荷が第１およぴ第２のスイッチＳＷ１,ＳＷ２を介して放電され、電源電圧ＶＢとしてハイサイド駆動回路１１に供給される。この際、ブートストラップコンデンサＣbsは、第５および第６のスイッチＳＷ５,ＳＷ６によりハイサイド駆動回路１１から切り離されると共に、第７およぴ第８のスイッチＳＷ７,ＳＷ８を介してスイッチング素子ＸＭ１,ＸＭ２の直列接続点と基準電位ＭＶＳとに接続される。
　この結果、ハイサイド駆動回路１１には、ブートストラップコンデンサＣbsに代わって補助ブートストラップコンデンサＣsplから電源電圧ＶＢが印加される。また補助ブートストラップコンデンサＣsplの放電時には、ブートストラップコンデンサＣbsが（ＶＳ－ＭＶＳ）間電圧を受けて再充電される。従ってこのように動作する半導体装置１においても、第１の実施形態として説明した半導体装置１と同様に、ハイサイドスイッチング素子ＸＭ１のオン時間が長い場合でもハイサイド駆動回路１１に電源電圧ＶＢを安定に供給することが可能である。しかも補助ブートストラップコンデンサＣsplの放電時にブートストラップコンデンサＣbsを充電するので、ローサイドスイッチング素子ＸＭ２のオン時間が短い場合においてもブートストラップコンデンサＣbsを確実に充電することが可能となる。
　また、ブートストラップコンデンサＣbsに代わって補助ブートストラップコンデンサＣsplから電源電圧ＶＢの供給を開始してからタイマー１７を再起動させる。そしてタイマー１７の計時により補助ブートストラップコンデンサＣsplの電圧低下を検出したとき、再度補助ブートストラップコンデンサＣspl代わってブートストラップコンデンサＣbsから電源電圧ＶＢの供給を行うようにする。以下、同様にブートストラップコンデンサＣbsからの電源電圧ＶＢの供給と補助ブートストラップコンデンサＣsplからの電源電圧ＶＢの供給を交互に行い続ければ、ハイサイドスイッチング素子ＸＭ１のオン時間がどのような場合であっても対応可能である。
　故に第１の実施形態に比較して第５～第８のスイッチＳＷ５～ＳＷ８を余分に必要とするものの、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間の変化に対してより柔軟に対処して電源電圧ＶＢを安定に生成し、半導体装置１の安定動作を図ることができる等の効果が奏せられる。
　図９は本発明の第３の実施形態に係る半導体装置１の概略構成を示している。この第３の実施形態に係る半導体装置１は、上述した第１の実施形態に係る半導体装置１における第１および第３のスイッチＳＷ１,ＳＷ３を、ダイオードＤ１,Ｄ２を用いて実現したものである。即ち、ダイオードＤ１のアノードを補助ブートストラップコンデンサＣsplの一端に接続すると共に、ダイオードＤ１のカソードをハイサイド駆動回路１１の電源電圧ＶＢの供給ラインに接続する。そして第２のスイッチＳＷ２のオン時に、電源電圧ＶＢと、中間電圧ＶＳに補助ブートストラップコンデンサＣsplの充電電圧を加算した電圧との電位差を利用してダイオードＤ１をオン・オフし、補助ブートストラップコンデンサＣsplの放電を制御するように構成する。
　またダイオードＤ２のアノードをスイッチング素子ＸＭ１,ＸＭ２の直列接続点に接続すると共に、ダイオードＤ２のカソードを補助ブートストラップコンデンサＣsplの一端に接続する。そして第４のスイッチＳＷ４のオン時に、中間電圧ＶＳと、制御回路１５の基準電位ＭＶＳに補助ブートストラップコンデンサＣsplの充電電圧を加算した電圧との電位差を利用してダイオードＤ２をオン・オフし、ローサイドスイッチング素子ＸＭ２がオフのときに補助ブートストラップコンデンサＣsplを充電するように構成する。
　第１および第３のスイッチＳＷ１,ＳＷ３としてダイオードＤ１,Ｄ２を用いて構成した半導体装置１における制御回路１５については、図１０に示すように出力回路１５ｄを省略することができる。従ってこの第３の実施形態に係る半導体装置１によれば、前述した第１の実施形態に係る半導体装置１と同様に作用させながら、制御回路１５の構成の簡素化を図ることができる等の効果が奏せられる。
　尚、本発明は上述した各実施形態に限定されるものではない。例えばブートストラップコンデンサＣbsおよび補助ブートストラップコンデンサＣsplの各容量については、スイッチング素子ＸＭ１,ＸＭ２のオン・オフ時間の変化幅を見込んで設定すれば十分である。また電圧低下検出器１６については従来より知られている種々の回路構成を適宜採用可能である。更に制御ロジック回路１５ｃについても、例えば種々の論理ゲート回路を用いて構成することが可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
　１　半導体装置
　２　コントローラ
　１１　ハイサイド駆動回路
　１２　ローサイド駆動回路
　１３　インターフェース回路
　１４　レベルシフト回路
　１５　制御回路
　１５ｃ　制御ロジック回路
　１６　電圧低下検出器
　１７　タイマー
　ＸＭ１　ハイサイドスイッチング素子
　ＸＭ２　ローサイドスイッチング素子
　Ｄbs　ブートストラップダイオード
　Ｃbs　ブートストラップコンデンサ
　Ｃspl　補助ブートストラップコンデンサ
　ＳＷ１,ＳＷ２～ＳＷ８　スイッチ
　ＺＤ　ツェナーダイオード
　ｉbias　定電流源 
　Ｄ１,Ｄ２　ダイオード（スイッチ）

Claims (11)

  1. 　トーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子をそれぞれ相補的にオン・オフするハイサイド駆動回路およびローサイド駆動回路と、
    　ダイオードを介して前記ローサイド駆動回路の駆動電源に接続されて前記ローサイドスイッチング素子のオン時に充電され、その充電電圧を前記ローサイドスイッチング素子のオフ時に昇圧して前記ハイサイド駆動回路に印加するブートストラップコンデンサと、
    　スイッチ回路を介して前記ブートストラップコンデンサに並列的に設けられて前記ハイサイドスイッチング素子のオン時に前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に生起される中間電圧により充電される補助ブートストラップコンデンサと、
    　前記接続点に接続されて該補助ブートストラップコンデンサの充電基準電圧を規定するツェナーダイオードと、
    　前記ハイサイドスイッチング素子のオン時における前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記スイッチ回路を介して前記補助ブートストラップコンデンサの充電電圧を前記ハイサイド駆動回路に印加する制御回路と
    を具備したことを特徴とする半導体装置。
  2. 　前記ハイサイド駆動回路は、前記接続点の電圧を動作基準電圧として動作するものであって、
    　前記ツェナーダイオードは、前記中間電圧を受けて充電される前記補助ブートストラップコンデンサの充電基準電圧を前記ローサイド駆動回路の駆動電源の電圧に規定することを特徴とする請求項１に記載の半導体装置。
  3. 　前記制御回路は、前記ハイサイドスイッチング素子のオン時間が予め設定した時間を上回るとき、前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したと判断することを特徴とする請求項１に記載の半導体装置。
  4. 　前記スイッチ回路は、前記ハイサイドスイッチング素子のオン時で前記ブートストラップコンデンサの充電電圧が所定電圧よりも低下したときに前記補助ブートストラップコンデンサを前記ハイサイド駆動回路の電源ラインに接続する第１のスイッチおよび第２のスイッチと、前記ハイサイドスイッチング素子がオンで前記第１のスイッチおよび前記第２のスイッチがオフのときに前記補助ブートストラップコンデンサに前記充電基準電圧を印加する第３のスイッチおよび第４のスイッチとを備えたことを特徴とする請求項１に記載の半導体装置。
  5. 　前記第１のスイッチ～前記第４のスイッチは、それぞれ双方向アナログスイッチからなることを特徴とする請求項４に記載の半導体装置。
  6. 前記制御回路は、トーテムポール接続された前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点電圧を動作基準電圧として動作するものであって、
    　前記ハイサイド駆動回路に印加される電源電圧の低下を検出して電圧低下検出信号を出力する電圧低下検出器と、
    　前記電圧低下検出信号に基づいて前記第１のスイッチ～前記第４のスイッチをそれぞれオン・オフ制御するスイッチ信号を生成する制御ロジック回路とを備えて構成されることを特徴とする請求項４に記載の半導体装置。
  7. 　前記第１のスイッチおよび前記第２のスイッチは、前記第３のスイッチおよび前記第４のスイッチと相補的にオン・オフすることを特徴とする請求項４に記載の半導体装置。
  8. 　前記第１のスイッチは、前記補助ブートストラップコンデンサの充電電圧が前記ブートストラップコンデンサの充電電圧を上回ったときに導通する第１のダイオードからなり、前記第３のスイッチは、前記補助ブートストラップコンデンサの充電電圧が前記ツェナーダイオードにより規定される電圧を下回るときに導通する第２のダイオードからなることを特徴とする請求項４に記載の半導体装置。
  9. 　請求項４に記載の半導体装置において、
    　更に前記第１および第２のスイッチの導通時に前記ブートストラップコンデンサを前記ローサイド駆動回路の駆動電源から切り離す第５および第６のスイッチ、
    　並びに前記第５および第６のスイッチに対し相補的に導通して前記ブートストラップコンデンサに前記充電基準電圧を印加する第７および第８のスイッチを備えることを特徴とする半導体装置。
  10. 　前記第５のスイッチ～前記第８のスイッチは、双方向アナログスイッチからなることを特徴とする請求項９に記載の半導体装置。
  11. 　前記ツェナーダイオードのカソードは前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子との接続点に接続され、前記ツェナーダイオードのアノードは前記中間電圧に対する負側の基準電位を規定し、前記ツェナーダイオードのアノード・カソード間電圧が前記充電基準電圧であることを特徴とする請求項１～１０のいずれかに記載の半導体装置。
PCT/JP2017/000049 2016-02-16 2017-01-04 半導体装置 WO2017141559A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780002781.XA CN107925345B (zh) 2016-02-16 2017-01-04 半导体装置
DE112017000186.2T DE112017000186B4 (de) 2016-02-16 2017-01-04 Halbleitervorrichtung
JP2017567978A JP6500999B2 (ja) 2016-02-16 2017-01-04 半導体装置
US15/891,188 US10193542B2 (en) 2016-02-16 2018-02-07 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-027094 2016-02-16
JP2016027094 2016-02-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/891,188 Continuation US10193542B2 (en) 2016-02-16 2018-02-07 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2017141559A1 true WO2017141559A1 (ja) 2017-08-24

Family

ID=59624955

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000049 WO2017141559A1 (ja) 2016-02-16 2017-01-04 半導体装置

Country Status (5)

Country Link
US (1) US10193542B2 (ja)
JP (1) JP6500999B2 (ja)
CN (1) CN107925345B (ja)
DE (1) DE112017000186B4 (ja)
WO (1) WO2017141559A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3780368A4 (en) * 2018-04-27 2021-03-24 Huawei Technologies Co., Ltd. POWER SUPPLY CIRCUIT AND DEVICE
US11784636B2 (en) 2019-12-03 2023-10-10 Fuji Electric Co., Ltd. Comparator circuit and semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3386089B1 (en) * 2016-07-13 2020-01-01 Fuji Electric Co., Ltd. Power module
US10742121B2 (en) * 2018-06-29 2020-08-11 Dialog Semiconductor Inc. Boot strap capacitor charging for switching power converters
DE102019104652B4 (de) * 2019-02-25 2024-03-14 Sma Solar Technology Ag Leistungselektronische Vorrichtung und Verfahren zur elektrischen Spannungsversorgung einer Treiberschaltung eines Leistungshalbleiterschalters
KR102047935B1 (ko) * 2019-05-30 2019-12-02 콘티넨탈 오토모티브 시스템 주식회사 차량용 전자제어장치의 액추에이터 진단장치 및 그 방법
JP7234965B2 (ja) * 2020-02-12 2023-03-08 株式会社豊田自動織機 車載用インバータの制御装置
JP6954413B1 (ja) * 2020-06-29 2021-10-27 ダイキン工業株式会社 インバータ装置
FR3131478A1 (fr) * 2021-12-23 2023-06-30 Valeo Siemens Eautomotive France Sas Dispositif de commutation avec circuit d’amorçage, engin de mobilite comportant un tel dispositif de commutation et procede correspondant

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541397U (ja) * 1991-11-07 1993-06-01 ダイキン工業株式会社 電圧型半導体素子駆動装置
JPH10285949A (ja) * 1997-03-31 1998-10-23 Mitsubishi Electric Corp 半導体装置
JPH1169842A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp 駆動回路
JP2002330064A (ja) * 2001-04-27 2002-11-15 Onkyo Corp ブートストラップ回路
JP2003018821A (ja) * 2001-06-28 2003-01-17 Fuji Electric Co Ltd ゲート駆動回路
JP2005151722A (ja) * 2003-11-17 2005-06-09 Toyota Industries Corp ドライブ回路
US20090160534A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Ag Circuit Arrangement for Providing a Voltage Supply for a Transistor Driver Circuit
JP2013532945A (ja) * 2010-07-30 2013-08-19 オーチス エレベータ カンパニー ブートストラップ調整電源

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054193A (en) * 1989-08-28 1991-10-08 Hewlett-Packard Company Printed circuit board fixture and a method of assembling a printed circuit board
JP2004304527A (ja) * 2003-03-31 2004-10-28 Hitachi Ltd ゲート駆動回路及びその電源制御方法
JP4375198B2 (ja) * 2004-10-26 2009-12-02 株式会社デンソー 負荷駆動用半導体装置
JP3912417B2 (ja) 2005-06-24 2007-05-09 サンケン電気株式会社 駆動回路
JP5499877B2 (ja) 2010-04-23 2014-05-21 三菱電機株式会社 電力用半導体装置
JP5582115B2 (ja) 2011-09-05 2014-09-03 三菱電機株式会社 ブートストラップ回路、半導体装置
CN102832810B (zh) * 2012-08-30 2015-04-08 成都芯源系统有限公司 自举电压刷新控制电路、电压转换电路及相关控制方法
US8558586B1 (en) * 2012-08-30 2013-10-15 Infineon Technologies Ag Circuit arrangement for driving transistors in bridge circuits
US8692587B1 (en) * 2012-12-28 2014-04-08 Nxp B.V. Single under voltage monitor for gate driver circuits
JP5958385B2 (ja) 2013-02-26 2016-07-27 株式会社デンソー 電力供給装置
JP5991939B2 (ja) * 2013-03-25 2016-09-14 三菱電機株式会社 半導体デバイス駆動回路および半導体デバイス駆動装置
CN203537223U (zh) * 2013-10-25 2014-04-09 山东大学 一种具有负压的自举供电mosfet/igbt驱动线路
US9641169B2 (en) * 2015-07-31 2017-05-02 Infineon Technologies Austria Ag Conveying information between high side and low side driver

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541397U (ja) * 1991-11-07 1993-06-01 ダイキン工業株式会社 電圧型半導体素子駆動装置
JPH10285949A (ja) * 1997-03-31 1998-10-23 Mitsubishi Electric Corp 半導体装置
JPH1169842A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp 駆動回路
JP2002330064A (ja) * 2001-04-27 2002-11-15 Onkyo Corp ブートストラップ回路
JP2003018821A (ja) * 2001-06-28 2003-01-17 Fuji Electric Co Ltd ゲート駆動回路
JP2005151722A (ja) * 2003-11-17 2005-06-09 Toyota Industries Corp ドライブ回路
US20090160534A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Ag Circuit Arrangement for Providing a Voltage Supply for a Transistor Driver Circuit
JP2013532945A (ja) * 2010-07-30 2013-08-19 オーチス エレベータ カンパニー ブートストラップ調整電源

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3780368A4 (en) * 2018-04-27 2021-03-24 Huawei Technologies Co., Ltd. POWER SUPPLY CIRCUIT AND DEVICE
US11201620B2 (en) 2018-04-27 2021-12-14 Huawei Technologies Co., Ltd. Power supply circuit and apparatus
US11784636B2 (en) 2019-12-03 2023-10-10 Fuji Electric Co., Ltd. Comparator circuit and semiconductor device
JP7416087B2 (ja) 2019-12-03 2024-01-17 富士電機株式会社 比較回路、半導体装置

Also Published As

Publication number Publication date
DE112017000186T5 (de) 2018-08-02
JPWO2017141559A1 (ja) 2018-05-31
JP6500999B2 (ja) 2019-04-17
US20180167063A1 (en) 2018-06-14
CN107925345A (zh) 2018-04-17
US10193542B2 (en) 2019-01-29
CN107925345B (zh) 2019-12-27
DE112017000186B4 (de) 2022-05-05

Similar Documents

Publication Publication Date Title
WO2017141559A1 (ja) 半導体装置
JP4712519B2 (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
CN109168326B (zh) 电源装置
US8072202B2 (en) Gate driver in buck converters
US8487664B2 (en) System and method for driving a switch
US5963066A (en) Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor
CN107302351B (zh) 驱动装置和感性负载驱动装置
CN110460226B (zh) 开关电源装置
JP2007318891A (ja) スイッチング素子駆動用電源回路
JP2007520190A (ja) ブートストラップ・キャパシタのリフレッシュ回路
US4727465A (en) Drive circuit for N-channel power MOS transistors of push-pull stages
JP2018078498A (ja) 負荷駆動回路
WO2006030569A1 (ja) 放電灯点灯装置
US9780690B2 (en) Resonant decoupled auxiliary supply for a switched-mode power supply controller
CN104350671A (zh) 开关转换电源装置
WO2020183901A1 (ja) 通電制御装置
JP2004135478A (ja) 昇降圧兼用ｄｃ−ｄｃコンバータ
EP2892135A1 (en) Power supply and energy efficient gate driver
JPH07222439A (ja) Ｄｃ−ｄｃコンバータ
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
US10103629B2 (en) High side driver without dedicated supply in high voltage applications
CN112952762A (zh) 短路确定设备
JP2010022093A (ja) ハーフブリッジ回路
CN107885154A (zh) 可编程逻辑控制器
WO2023153085A1 (ja) 充放電装置及び充放電の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17752823

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017567978

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112017000186

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17752823

Country of ref document: EP

Kind code of ref document: A1