JP3509953B2 - 電圧増倍器 - Google Patents

電圧増倍器

Info

Publication number
JP3509953B2
JP3509953B2 JP24410194A JP24410194A JP3509953B2 JP 3509953 B2 JP3509953 B2 JP 3509953B2 JP 24410194 A JP24410194 A JP 24410194A JP 24410194 A JP24410194 A JP 24410194A JP 3509953 B2 JP3509953 B2 JP 3509953B2
Authority
JP
Japan
Prior art keywords
voltage
inverter
capacitor
output
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24410194A
Other languages
English (en)
Other versions
JPH07163138A (ja
Inventor
メネゴリ パオロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22459276&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3509953(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of JPH07163138A publication Critical patent/JPH07163138A/ja
Application granted granted Critical
Publication of JP3509953B2 publication Critical patent/JP3509953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子回路における改良に
関するものであって、更に詳細には、電圧増倍器回路等
における改良に関するものである。
【０００２】
【従来の技術】多くの適用場面において、低い供給電圧
から増倍された電圧源を発生させることが所望されてい
る。ますます低い供給電圧とするための需要が増加する
にしたがい、このような電圧増倍器に対する需要も同様
に増加している。広く使用されている１つの解決方法
は、例えば、５Ｖ入力供給電圧レベルから１０Ｖ出力供
給電圧レベルを発生することの可能な電荷ポンプを使用
することである。
【０００３】スイッチ動作される入力電圧を受取るため
のコンデンサを使用し、且つ該コンデンサの低電圧側即
ちプレートへより高い電圧を印加するためのインバータ
を使用し、その際に該コンデンサの高電圧側即ちプレー
ト上の電圧をブースト即ち上昇させる回路が提案されて
いる。次いで、その上昇された電圧は整流器等を介して
上昇された電圧が維持されている出力コンデンサへ転送
される。然しながら、このような回路は、通常、単一段
であるか、又は、複数個の段が使用される場合には、そ
れらの段は、通常、単にカスケード接続されるものに過
ぎない。そのようなカスケード接続した回路の結果は、
各付加的な段に対して、先行する段の出力電圧に対し開
始電圧が単に付加されるに過ぎない。
【０００４】そこで必要とされているものは、前述した
カスケード接続した電圧増倍回路と基本的に同一の数及
びタイプの部品を使用して、入力電圧よりも３倍以上大
きな増倍電圧を発生することの可能な電圧増倍器回路を
提供することである。
【０００５】
【発明が解決しようとする課題】本発明は、改良した電
圧増倍器回路を提供することを目的とする。本発明の別
の目的とするところは、従来のカスケード型電圧増倍器
よりも著しく多数の部品を必要とすることなしに、入力
電圧から３倍以上増倍させた出力電圧を発生することの
可能な改良した電圧増倍器回路を提供することである。
【０００６】
【課題を解決するための手段】本発明の広義の側面によ
れば、供給電圧から増倍させた出力電圧を発生する電圧
増倍器が提供される。この電圧増倍器は第一及び第二電
圧増倍段を有している。第一電圧増倍段は電力入力とし
て供給電圧を受取り、且つ供給電圧からの第一増倍電圧
である出力を発生すべく接続されている。第二電圧増倍
段は、電力入力として第一増倍電圧を受取り、且つ第二
増倍電圧である出力を発生すべく接続されている。第一
及び第二電圧増倍段の各々は、コンデンサ上の基準電圧
を制御すべく接続されたコンデンサとインバータとを有
している。各段のコンデンサ上の電圧を維持するため
に、整流器等の手段が第一及び第二電圧増倍段を相互接
続している。
【０００７】本発明の別の広義の側面によれば、各々が
第一プレートと第二プレートとを具備する第一、第二、
第三コンデンサを有する電圧増倍器が提供される。増倍
された出力電圧は、第三コンデンサの第一プレートと第
二プレートとの間に発生される。第一及び第二ダイオー
ドが、第一及び第二コンデンサの第一プレートの間、及
び第二及び第三コンデンサの第一プレートの間に夫々接
続されている。供給電圧と、第一コンデンサの第一プレ
ートとの間にスイッチが接続されている。第一及び第二
インバータが設けられており、その各々は入力を有する
と共に、第一及び第二コンデンサの第二プレートへ夫々
接続した出力を有している。第一インバータは供給電圧
へ接続しており、該インバータの入力へ低状態が印加さ
れると、第一インバータの出力として供給電圧を発生さ
せる。第二インバータは第一コンデンサの第一プレート
へ接続しており、第二インバータの入力へ低状態が印加
されると、第二インバータの出力として第一コンデンサ
からの電圧を発生させる。制御信号発生器が該スイッチ
に接続した出力信号を有しており、且つ第一及び第二イ
ンバータの入力を有しており、該出力信号は同期され
て、該スイッチを開放させ且つ第一及び第二インバータ
の入力へ低状態を印加させ、次いで該スイッチを閉成さ
せ且つ第一及び第二インバータの入力へ高状態を印加さ
せる。
【０００８】本発明の更に別の広義の側面によれば、電
圧増倍器が第一、第二、第三コンデンサを有しており、
その各コンデンサは第一プレートと第二プレートとを有
しており、増倍された出力電圧は第三コンデンサの第一
プレートと第二プレートとの間に発生される。第一コン
デンサ上へ一方向において電圧を転送し且つ第一コンデ
ンサの第一プレートと供給電圧との間に接続されており
第一コンデンサからの電圧を別の方向において放電する
ことを阻止する第一手段が設けられており、第二コンデ
ンサ上へ一方向において電圧を転送し且つ第一及び第二
コンデンサの第一プレート間に接続されており第二コン
デンサからの電圧を別の方向において放電することを阻
止する第二手段が設けられており、第三コンデンサ上へ
一方向において電圧を転送し且つ第二及び第三コンデン
サの第一プレート間に接続されており第三コンデンサか
らの電圧を別の方向において放電することを阻止する第
三手段が設けられており、第一及び第二インバータが設
けられており、その各々は入力を有すると共に、第一及
び第二コンデンサの第二プレートへ夫々接続した出力を
有しており、第一インバータは供給電圧へ接続してお
り、その際に、第一インバータの入力へ低状態が印加さ
れる場合に、供給電圧が第一インバータの出力として表
われる。第二インバータの電源入力が第一コンデンサの
第一プレートへ接続しており、その際に、第二インバー
タの入力へ低状態が印加される場合に、第一コンデンサ
の第一プレート上の電圧が第二インバータの出力として
表われる。制御信号発生器は、該スイッチへ接続される
出力信号を有しており、且つ第一及び第二インバータの
入力を有しており、その出力信号は同期されて、該スイ
ッチを開放させ且つ第一及び第二インバータの入力へ低
状態を印加し、次いで該スイッチを閉成し且つ第一及び
第二インバータの入力へ高状態を印加させる。
【０００９】
【実施例】本発明の好適実施例に基づいて構成された電
圧増倍器回路１０の概略図を図１に示してある。この電
圧増倍器回路１０は３個のコンデンサ１１，１２，１３
を有している。コンデンサ１１の一方のプレートは、ノ
ードｘにおいて第一ダイオード１５のアノードへ接続し
ており、第二コンデンサの第一プレートはノードｙにお
いて第二ダイオード１６のアノードへ接続している。第
三コンデンサ１３の第一プレートはノードｚにおいてダ
イオード１６のカソードへ接続している。出力電圧は第
三コンデンサ１３を横断して発生され、それは、例え
ば、負荷２０へ接続される。負荷２０は抵抗性、容量
性、又は誘導性のインピーダンス、又はそれらの組合せ
とすることが可能である。
【００１０】スイッチ２５が第一ダイオード１５のアノ
ードと例えば＋５Ｖ等の供給電圧を供給することの可能
な端子２６との間に直列接続されている。第一インバー
タ２８は、その入力ＩＮ１をタイミング制御回路３０か
らの制御信号を受取るべく接続されている。第一インバ
ータ２８のバイアスラインは、図示した如く、供給電圧
が印加される入力端子２６と基準電圧即ち接地との間に
接続されている。同様に、第二インバータ３２は、その
出力をコンデンサ１２の下部プレートへ接続させてお
り、且つその入力をタイミング制御回路３０から制御信
号を受取るべく接続させている。第二インバータ３２の
バイアスラインがダイオード１５のアノードと基準電圧
即ち接地との間に図示した如くに接続されている。イン
バータ２８及び３２は従来の構成のものとすることが可
能であり、その場合に、インバータの入力へ高入力信号
が印加されると、この場合には接地電圧である基準電圧
における出力信号がインバータの出力端子に表われる。
一方、インバータの入力に低入力信号が印加されると、
インバータの供給電圧と同一の電圧を有する出力信号が
出力端子に表われる。この場合に、且つ本発明に基づい
て、電源電圧は、夫々のインバータが関係している増倍
器回路１０の段によってブースト即ち上昇されるべき電
圧にしたがって変化する。
【００１１】電圧増倍器回路１０の動作について図２
（Ａ），（Ｂ），（Ｃ）に示した波形を参照して説明す
る。尚、図２（Ａ）はスイッチ（ＳＷ）へ印加される制
御信号を示しており、図２（Ｂ）は第一インバータ２８
（ＩＮ１）における状態を示しており、且つ図２（Ｃ）
は第二インバータ３２（ＩＮ２）における状態を示して
いる。図２（Ａ）に示した波形は、アナログ信号として
示してあるが、スイッチ２５の開放状態及び閉成状態を
表わしており、それは、勿論、トランジスタスイッチ等
によって与えることが可能である。従って、初期的に
は、スイッチ２５は所定時間の間閉成されており、それ
は図２（Ａ）におけるラインセグメント４１によって表
わされている。スイッチ２５が閉成されている初期の状
態において、入力ＩＮ１及びＩＮ２は高状態にあり、そ
れは図２（Ｂ）及び（Ｃ）の夫々においてラインセグメ
ント４２及び４３によって示してある。この時間期間中
に、ライン４５上のインバータ２８からの出力は低状態
である。従って、コンデンサ１１は＋５Ｖが上側のプレ
ート即ち第一プレート上に表われ且つ０Ｖが下側のプレ
ートに表われる電圧レベルへ充電される。
【００１２】この時に、コンデンサ１１の上側のプレー
ト上に表われる＋５Ｖの電圧は、ダイオード１５を介し
て通過し第二コンデンサ１２の上側プレートを充電す
る。然しながら、ダイオード１５での電圧降下のため
に、ノードｙ上に表われる電圧は＋５Ｖの電圧よりも僅
かに低い電圧であって、即ち約＋４．３Ｖの電圧であ
る。更に、＋４．３Ｖの電圧の一部はダイオード１６を
介して通過し第三コンデンサ１３の上側プレートを充電
し、この場合にも、ダイオード１６を介しての電圧降下
のために電圧値は僅かに減少される。
【００１３】コンデンサ１１−１３上に初期的な電圧値
を確立した後に、図２（Ａ）におけるラインセグメント
４８で示した如く、タイミング制御回路３０からのライ
ンＳＷ上の信号によってスイッチ２５を開放状態とさせ
る。この点において、ダイオード１５及び１６は夫々の
コンデンサ１２及び１３上の電圧が第一コンデンサ１１
を充電することを防止する。その直後に、例えば、図２
（Ｂ）に示した如く非常に短い遅延ｄ１の後に、第一イ
ンバータ２８の入力上の信号が、図２（Ｂ）におけるラ
インセグメント５０で示した如く、高状態から低状態へ
スイッチされる。ライン４５上のインバータ２８からの
出力は低状態から高状態へ状態を変化させ、より詳細に
は、基準電圧からこの場合には＋５Ｖであるインバータ
２８上のバイアス電圧へ変化する。コンデンサ１１の上
側プレートは基準電圧に関してノードｘをすぐさま＋１
０Ｖへ上昇させる。
【００１４】この＋１０Ｖの電圧は第一ダイオード１５
によってノードｙへ転送され第二コンデンサの上側プレ
ートを充電する。第二ダイオード１５を横断しての電圧
降下のために、ノードｘ上の＋１０Ｖの電圧はダイオー
ド１５を横断しての電圧降下によって減少され、ノード
ｙ上において僅かに減少した電圧である約＋９．３Ｖの
電圧となる。
【００１５】その直後に、即ち図２（Ｃ）に示した短い
遅延ｄ２の後に、第二インバータ３２の入力ラインＩＮ
２上の電圧は、図２（Ｃ）におけるラインセグメント５
３によって示した如く、高状態から低状態へ変化され
る。ライン３３上のインバータ３２からの出力はそれに
応答して低状態から高状態へ変化し、即ち、より詳細に
は、基準電圧からノードｘ上に表われる電圧へ変化し、
それはインバータ３２に対して供給電圧を与える。上述
した如く、ノードｘ上の電圧は現在＋１０Ｖである。こ
れは、接地即ち基準電圧に関して電圧を＋１０Ｖだけす
ぐさま上昇させ、その際にコンデンサ１２の上側プレー
ト上の電圧をノードｙ上において＋１９．３Ｖへ上昇さ
せる。前述した如く、ノードｙ上の電圧は第二ダイオー
ド１６を介して通過しコンデンサ１３の上側プレートを
継続して上昇された電圧即ち増倍電圧へ充電させその電
圧はノードｚ上に表われる。この上昇された電圧の一部
は第二ダイオード１６によって降下され、従って約＋１
８．６Ｖの電圧がノードｚ上のコンデンサ１３の上側プ
レート上に表われる。
【００１６】この充電サイクルが完了した後に、スイッ
チ２５は再び閉成されて、上述した態様で充電プロセス
を継続して行なう。第一及び第二インバータ２８及び３
２の夫々に対する入力信号は、再度、図２（Ｂ）及び
（Ｃ）において夫々のラインセグメント５５及び５６に
よって示した如く、高状態へ上昇される。一方、コンデ
ンサ１２及び１３上に発生された電荷は、夫々のダイオ
ード１５及び１６によって保持される。従って、ある所
定の時間にわたり該サイクルを繰返し行なった後に、コ
ンデンサ１３上の電圧はブーストされた電圧即ち上昇さ
れた電圧の値、この場合には約＋１８．６Ｖに安定化さ
れる。
【００１７】コンデンサ１１，１２，１３の夫々の寸法
は、所望により選択することが可能であり、その場合の
選択基準は、回路１０を使用する特定の適用場面におい
て必要とされる所望の電流及び転送時間である。一つの
具体例としては、コンデンサ１１を約５００ｐＦとし、
コンデンサ１２を約１００ｐＦとし、且つコンデンサ１
３を約１μＦとすることである。注意すべきことである
が、コンデンサ１２は、好適には、コンデンサ１１より
も小型のものとし、そうすることにより、電荷の転送が
行なわれる場合に第二コンデンサ１２によって第一コン
デンサ１１が不当に放電されることを回避することが可
能である。
【００１８】更に注意すべきことであるが、ダイオード
１５及び１６の主要な機能は、増倍された電荷が印加さ
れ且つ格納される夫々のコンデンサ上の電荷を保持する
ことである。理解される如く、ダイオード１５及び１６
はスイッチ（不図示）と置換させることが可能であり、
その場合には、図１に示した回路１０において右側へ移
動する方向に電荷を転送させるがその電荷を放電させる
ことがないように適宜のタイミングによってスイッチを
制御する。ダイオード１５及び１６の代わりにスイッチ
で置換する場合の利点としては、ダイオード１５及び１
６によって発生する電圧降下を取除くことが可能である
ということである。同様に、所望により、スイッチ２５
をダイオード（不図示）と置換させることが可能であ
る。然しながら、この場合には、上述したように最終電
圧における電圧降下の量が増加するが、制御ライン及び
該制御ライン上に信号を発生することを取除くという利
点がある。勿論、ダイオードによる電圧降下（典型的
に、０．７Ｖ）は回路においてより高い電圧レベルにお
けるよりもより低い電圧レベルにおいてより大きなイン
パクトを有している。従って、第一段の電圧分離機能
は、好適には、図示した如く、ダイオードによるもので
はなくスイッチ２５によって行なう。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づいて構成した電圧
増倍器回路を示した概略図。
【図２】 （Ａ）−（Ｃ）は図１の電圧増倍器回路にお
ける種々の位置においてのタイミング信号又は制御信号
の波形を示した各波形線図。
【符号の説明】
１０ 電圧増倍器回路 １１，１２，１３ コンデンサ １５ 第一ダイオード １６ 第二ダイオード ２０ 負荷 ２５ スイッチ ２８ 第一インバータ ３０ タイミング制御回路 ３２ 第二インバータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−164268（ＪＰ，Ａ) 特開 平５−244766（ＪＰ，Ａ) 実開 昭63−160087（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/07

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 電圧増倍器において、 バイアスラインが電源端子と第１基準電圧との間に接続
    されており第１制御信号を受取る入力端を具備している
    第１インバータ、 前記電源端子と第１ノードとの間の電荷の転送を制御す
    る第１電荷転送制御装置、 前記電源端子と前記第１インバータの出力端との間に接
    続されている第１コンデンサ、 バイアスラインが前記第１ノードと第２基準電圧との間
    に接続されており第２制御信号を受取る入力端を具備し
    ている第２インバータ、 前記第１ノードと第２ノードとの間の電荷の転送を制御
    する第２電荷転送制御装置、 前記第２ノードと前記第２インバータの出力端との間に
    接続されている第２コンデンサ、を有して いることを特
    徴とする電圧増倍器。
  2. 【請求項２】 請求項１において、前記第１及び第２基
    準電圧が接地電圧であることを特徴とする電圧増倍器。
  3. 【請求項３】 請求項１又は２において、前記第１電荷
    転送制御装置が前記電源端子から前記第１ノードへの電
    荷の転送を開始した後の第１遅延時間経過後に前記第１
    制御信号の状態を反転させ、次いで前記第１遅延時間経
    過後の第２遅延時間経過後に前記第２制御信号の状態を
    反転させることを特徴とする電圧増倍器。
  4. 【請求項４】 請求項１乃至３の内のいずれか１項にお
    いて、更に、 前記第２ノードと出力ノードとの間の電荷の転送を制御
    する第３電荷転送制御装置、 前記出力ノードと第３基準電圧との間に接続されている
    第３コンデンサ、を有している ことを特徴とする電圧増
    倍器。
  5. 【請求項５】 請求項１乃至４の内のいずれか１項にお
    いて、前記第１及び第２電荷転送装置がスイッチ又はダ
    イオードであることを特徴とする電圧増倍器。
  6. 【請求項６】 請求項１において、前記第二増倍電圧を
    受取るべく接続して出力コンデンサが設けられているこ
    とを特徴とする電圧増倍器。
  7. 【請求項７】 供給電圧から増倍された出力電圧を発生
    する電圧増倍器において、 第一、第二、第三コンデンサが設けられており、その各
    々は第一プレート及び第二プレートを有しており、前記
    第三コンデンサの第一プレートと第二プレートとの間に
    増倍された出力電圧が発生され、 前記第一及び第二コンデンサの第一プレート間及び前記
    第二及び第三コンデンサの第一プレート間の夫々に接続
    して第一及び第二ダイオードが設けられており、 前記供給電圧と前記第一コンデンサの第一プレートとの
    間に接続してスイッチが設けられており、 第一及び第二インバータが設けられており、その各々は
    入力を有すると共に、前記第一及び第二コンデンサの第
    二プレートへ夫々接続した出力を有しており、前記第一
    インバータは前記インバータの入力へ低状態が印加され
    る場合に前記第一インバータの出力として前記供給電圧
    を発生するために前記供給電圧へ接続しており、且つ前
    記第二インバータは、前記第二インバータの入力へ低状
    態が印加される場合に前記第二インバータの出力として
    前記第一コンデンサからの電圧を発生させるために前記
    第一コンデンサの第一プレートへ接続しており、 前記スイッチへ接続される出力信号を有すると共に前記
    第一及び第二インバータの入力を有する制御信号発生器
    が設けられており、前記出力信号は同期されて前記スイ
    ッチを開放させ且つ前記第一及び第二インバータの入力
    へ低状態を印加し、次いで前記スイッチを閉成し且つ前
    記第一及び第二インバータの入力へ高状態を印加する、
    ことを特徴とする電圧増倍器。
  8. 【請求項８】 請求項７において、前記制御信号が同期
    されて、前記スイッチが開放された後に前記第一インバ
    ータへ低状態を印加する場合に遅延を印加することを特
    徴とする電圧増倍器。
  9. 【請求項９】 請求項８において、前記制御信号が同期
    されて、前記低状態が前記第一インバータへ印加された
    後に、前記第二インバータへ低状態を印加する場合に遅
    延を印加することを特徴とする電圧増倍器。
  10. 【請求項１０】 供給電圧から増倍された出力電圧を発
    生する電圧増倍器において、 第一、第二、第三コンデンサが設けられており、その各
    々は第一プレートと第二プレートとを有しており、前記
    増倍された出力電圧は前記第三コンデンサの第ープレー
    トと第二プレートとの間に発生され、 前記第一コンデンサ上へ一方向に電圧を転送し且つ別の
    方向において前記第一コンデンサからの電圧の放電を阻
    止し、前記供給電圧と前記第一コンデンサの第一プレー
    トとの間に接続されて第一手段が設けられており、 前記第二コンデンサ上に一つの方向において電圧を転送
    し且つ前記第二コンデンサから別の方向において該電圧
    を放電することを阻止し前記第一及び第二コンデンサの
    第一プレート間に接続して第二手段が設けられており、 前記第三コンデンサ上に一つの方向において電圧を転送
    し且つ前記第三コンデンサから別の方向において該電圧
    を放電することを阻止し、前記第二及び第三コンデンサ
    の第一プレート間に接続して第三手段が設けられてお
    り、 第一及び第二インバータが設けられており、その各々は
    入力を有すると共に前記第一及び第二コンデンサの第二
    プレートに夫々接続して出力を有しており、前記第一イ
    ンバータが前記供給電圧へ接続しており、その際に前記
    供給電圧は、前記第一インバータの入力へ低状態が印加
    される場合に前記第一インバータの出力として表われ、
    且つ前記第二インバータの電源入力が前記第一コンデン
    サの第一プレートへ接続しており、その際に前記第一コ
    ンデンサの第一プレートからの電圧が、前記第二インバ
    ータの入力へ低状態が印加される場合に前記第二インバ
    ータの出力として表われ、 前記スイッチへ接続した出力信号を有すると共に前記第
    一及び第二インバータの入力を有する制御信号発生器が
    設けられており、前記出力信号は同期されて前記スイッ
    チを開放させ且つ低状態を前記第一及び第二インバータ
    の入力へ印加し、次いで前記スイッチを閉成し且つ高状
    態を前記第一及び第二インバータの入力へ印加させる、
    ことを特徴とする電圧増倍器。
  11. 【請求項１１】 請求項１０において、電圧を転送する
    ための前記第二及び第三手段がダイオードであることを
    特徴とする電圧増倍器。
  12. 【請求項１２】 請求項１０において、電圧を転送する
    ための前記第一手段がスイッチであることを特徴とする
    電圧増倍器。
  13. 【請求項１３】 請求項１０において、電圧を転送する
    ための前記第一、第二、第三手段がダイオードであるこ
    とを特徴とする電圧増倍器。
  14. 【請求項１４】 請求項１０において、電圧を転送する
    ための前記第一、第二、第三手段がスイッチであること
    を特徴とする電圧増倍器。
  15. 【請求項１５】 請求項１０において、前記制御信号が
    同期されて、前記スイッチが開放された後に前記第一イ
    ンバータへ低状態を印加する場合に遅延を印加すること
    を特徴とする電圧増倍器。
  16. 【請求項１６】 請求項１５において、前記制御信号が
    同期されて、前記低状態が前記第一インバータへ印加さ
    れた後に、前記第二インバータへ低状態を印加する場合
    に遅延を印加することを特徴と電圧増倍器。
JP24410194A 1993-10-08 1994-10-07 電圧増倍器 Expired - Lifetime JP3509953B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/133,573 US5438504A (en) 1993-10-08 1993-10-08 Voltage multiplier circuits or the like
US133573 1998-08-13

Publications (2)

Publication Number Publication Date
JPH07163138A JPH07163138A (ja) 1995-06-23
JP3509953B2 true JP3509953B2 (ja) 2004-03-22

Family

ID=22459276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24410194A Expired - Lifetime JP3509953B2 (ja) 1993-10-08 1994-10-07 電圧増倍器

Country Status (2)

Country Link
US (1) US5438504A (ja)
JP (1) JP3509953B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
US5394320A (en) * 1993-10-15 1995-02-28 Micron Semiconductor, Inc. Low voltage charge pump circuit and method for pumping a node to an electrical potential
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
US5600551A (en) * 1995-08-02 1997-02-04 Schenck-Accurate, Inc. Isolated power/voltage multiplier apparatus and method
US5793246A (en) * 1995-11-08 1998-08-11 Altera Corporation High voltage pump scheme incorporating an overlapping clock
US5818288A (en) * 1996-06-27 1998-10-06 Advanced Micro Devices, Inc. Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area
US5768116A (en) * 1997-01-27 1998-06-16 Honeywell Inc. Bi-directional DC/DC voltage converter
US6160440A (en) * 1998-09-25 2000-12-12 Intel Corporation Scaleable charge pump for use with a low voltage power supply
US6310789B1 (en) * 1999-06-25 2001-10-30 The Procter & Gamble Company Dynamically-controlled, intrinsically regulated charge pump power converter
US6201717B1 (en) * 1999-09-04 2001-03-13 Texas Instruments Incorporated Charge-pump closely coupled to switching converter
US6430067B1 (en) * 2001-04-12 2002-08-06 Sun Microsystems, Inc. Voltage multiplier for low voltage microprocessor
KR100602065B1 (ko) 2003-07-31 2006-07-14 엘지전자 주식회사 전원장치와 그의 구동방법 및 이를 이용한 일렉트로루미네센스 표시소자의 구동장치 및 구동방법
TWI250719B (en) * 2004-04-02 2006-03-01 Au Optronics Corp DC-DC converter
JP2006203747A (ja) * 2005-01-24 2006-08-03 Sanyo Electric Co Ltd チャージポンプ回路
US7495501B2 (en) * 2005-12-27 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8702734A (nl) * 1987-11-17 1989-06-16 Philips Nv Spanningsvermenigvuldigschakeling en gelijkrichtelement.
US5034875A (en) * 1989-01-11 1991-07-23 Nec Corporation Voltage multiplier circuit
GB2245112A (en) * 1990-06-13 1991-12-18 Philips Electronic Associated Dc/dc voltage multiplier.
US5051881A (en) * 1990-07-05 1991-09-24 Motorola, Inc. Voltage multiplier
US5132895A (en) * 1990-12-11 1992-07-21 Motorola, Inc. Variable charge pumping DC-to-DC converter

Also Published As

Publication number Publication date
US5438504A (en) 1995-08-01
JPH07163138A (ja) 1995-06-23

Similar Documents

Publication Publication Date Title
JP3509953B2 (ja) 電圧増倍器
EP0621991B1 (en) High voltage generator having output current control
US5036229A (en) Low ripple bias voltage generator
US6563235B1 (en) Switched capacitor array circuit for use in DC-DC converter and method
US7135910B2 (en) Charge pump with fibonacci number multiplication
KR0162148B1 (ko) 프로그램 가능한 듀티 사이클 컨버터 및 변환 방법
US6753623B2 (en) Switched capacitor array circuits having universal rest state and method
US8854847B2 (en) Power and management device and method
US20020196070A1 (en) Booster circuit
US7724073B2 (en) Charge pump circuit
US20040155699A1 (en) Capacitor charge sharing charge pump
US4302804A (en) DC Voltage multiplier using phase-sequenced CMOS switches
JP2015154627A (ja) 降圧回路及びこれを用いた降圧充電回路
JPH08205524A (ja) 電圧変換装置
US7142041B2 (en) Controlled active shutdown of charge pump
US6556066B2 (en) Boosting method and apparatus
JP4335132B2 (ja) チャージポンプ
US20100085111A1 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
US3931528A (en) Pulse generator for reactive loads
JP2003339156A (ja) 昇圧回路
Peng et al. A 16-phase 8-branch charge pump with advanced charge recycling strategy
US6341077B1 (en) Boosting circuit
GB2444093A (en) Providing power from a piezoelectric source
JPH02164268A (ja) 直流電圧逓倍回路
JPS59147524A (ja) パルス発生回路

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031224

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term