JPH02164268A - 直流電圧逓倍回路 - Google Patents
直流電圧逓倍回路Info
- Publication number
- JPH02164268A JPH02164268A JP31727188A JP31727188A JPH02164268A JP H02164268 A JPH02164268 A JP H02164268A JP 31727188 A JP31727188 A JP 31727188A JP 31727188 A JP31727188 A JP 31727188A JP H02164268 A JPH02164268 A JP H02164268A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- capacitor
- clock
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は周囲の電子回路或いは機器にＥ旧（電磁的妨
害）を与える恐れのない直流電圧逓倍回路に関する。
害）を与える恐れのない直流電圧逓倍回路に関する。
「従来の技術及び発明が解決しようとする課題」従来の
直流電圧逓倍回路、つまり昇圧形ＤＣ−ＤＣコンバータ
はよく知られているように、昇圧トランスなどのインダ
クタンスを用いて構成するのが普通である。その為にそ
れらのインダクタンスを流れる電流によって電磁波が生
じ、周囲の電子回路や機器に妨害を与える恐れがあるた
め、相互の間隔をあけるとか、直流電圧逓倍回路或いは
周囲の回路や機器に電磁シールドを行うなど何等かのＥ
ＭＩ対策が必要であり、その取扱いに不便であった。こ
の発明の目的はインダクンスが不要で、かつ回路構成の
簡単な直流電圧逓倍回路を提供することにある。
直流電圧逓倍回路、つまり昇圧形ＤＣ−ＤＣコンバータ
はよく知られているように、昇圧トランスなどのインダ
クタンスを用いて構成するのが普通である。その為にそ
れらのインダクタンスを流れる電流によって電磁波が生
じ、周囲の電子回路や機器に妨害を与える恐れがあるた
め、相互の間隔をあけるとか、直流電圧逓倍回路或いは
周囲の回路や機器に電磁シールドを行うなど何等かのＥ
ＭＩ対策が必要であり、その取扱いに不便であった。こ
の発明の目的はインダクンスが不要で、かつ回路構成の
簡単な直流電圧逓倍回路を提供することにある。
「課題を解決するための手段」
この発明の直流電圧逓倍回路は、第１．第２入力端子と
、クロック入力端子と、出力端子と、直列ダイオード群
と、並列コンデンサ群と、出力コンデンサと、タイミン
グ回路とより成る。
、クロック入力端子と、出力端子と、直列ダイオード群
と、並列コンデンサ群と、出力コンデンサと、タイミン
グ回路とより成る。
上記第１．第２入力端子は、それぞれ相異なる第１．第
２直流電圧（しかし、いずれか一方は共通電位とする）
が供給される。
２直流電圧（しかし、いずれか一方は共通電位とする）
が供給される。
上記クロック入力端子は、上記第１．第２直流電圧値を
交互に繰返すクロックが供給される。
交互に繰返すクロックが供給される。
上記出力端子は、上記第１．第２入力端子間に印加され
る電圧を逓倍した電圧を出力する。
る電圧を逓倍した電圧を出力する。
上記タイミング回路は、上記第１．第２直流電圧を動作
電源として入力すると共に、上記クロックを入力して、
そのクロックと、そのクロックを反転した反転クロック
とを上記コンデンサ群に供給する。
電源として入力すると共に、上記クロックを入力して、
そのクロックと、そのクロックを反転した反転クロック
とを上記コンデンサ群に供給する。
上記直列ダイオード群は、上記第１入力端子と出力端子
との間に、同一の向きで順次直列に接続された第１．第
２．・・・第ｎ （ｎ＞２の整数）ダイオードより成る
。
との間に、同一の向きで順次直列に接続された第１．第
２．・・・第ｎ （ｎ＞２の整数）ダイオードより成る
。
上記並列コンデンサ群は、上記第１．第２ダイオードの
接続点Ｐ７、第２．第３ダイオードの接続点Ｐ２．・自
筆ｎ−１．第ｎダイオードの接続点Ｐ□、にそれぞれ一
端が接続された第１．第２、・・・第ｎ−１コンデンサ
より成り、それらのコンデンサの内奇数番のコンデンサ
の他端及び偶数番のコンデンサの他端のいずれが一方に
上記タイミング回路より出力されるクロックが、他方に
反転クロックがそれぞれ供給される。
接続点Ｐ７、第２．第３ダイオードの接続点Ｐ２．・自
筆ｎ−１．第ｎダイオードの接続点Ｐ□、にそれぞれ一
端が接続された第１．第２、・・・第ｎ−１コンデンサ
より成り、それらのコンデンサの内奇数番のコンデンサ
の他端及び偶数番のコンデンサの他端のいずれが一方に
上記タイミング回路より出力されるクロックが、他方に
反転クロックがそれぞれ供給される。
上記出力コンデンサは、その一端が上記出力端子に、他
端が上記第１．第２入力端のいずれかにそれぞれ接続さ
れる。
端が上記第１．第２入力端のいずれかにそれぞれ接続さ
れる。
「実施例」
１工災旌貫
この発明の第１実施例を第１図Ａ及び第２１Ａを参照し
て説明する。第１入力端子ＩＮ、と出方端子ＯＵＴとの
間にダイオードＤ１乃至Ｄ４が上記ＩＮ、からＯＵＴに
向かう極性で順次直列に接続される。クロック端子ＣＫ
にインバータＡ＋ 、ＡｘＡ３が順次縦続に接続されて
タイミング回路ＴＣが構成される。ダイオード鵬及びＤ
２の接続点Ｐ１とインバータＡ１の出力端子との間にコ
ンデンサＣ１が接続され、ダイオードＤ２及びＤ３の接
続点ＰｚとインバータＡ２の出方端子との間にコンデン
サＣ２が接続され、ダイオードＤ３及びＤ４の接続点Ｐ
ｎとインバータＡ、の出力端子との間に］７デンサＣ１
が接続される。ダイオードＤ４の出力端子０１ｌＴ側に
出力コンデンサｃ０の一端が接続され、その他端は第２
入力端子ＩＮ、に接続される。インバータＡ＋ 、Ａ２
、Δ、ノ高レしル及び低レベルの電源端子はそれぞれ
第１．第２入力端子ＩＮ、、ＩＮ２に接続される。
て説明する。第１入力端子ＩＮ、と出方端子ＯＵＴとの
間にダイオードＤ１乃至Ｄ４が上記ＩＮ、からＯＵＴに
向かう極性で順次直列に接続される。クロック端子ＣＫ
にインバータＡ＋ 、ＡｘＡ３が順次縦続に接続されて
タイミング回路ＴＣが構成される。ダイオード鵬及びＤ
２の接続点Ｐ１とインバータＡ１の出力端子との間にコ
ンデンサＣ１が接続され、ダイオードＤ２及びＤ３の接
続点ＰｚとインバータＡ２の出方端子との間にコンデン
サＣ２が接続され、ダイオードＤ３及びＤ４の接続点Ｐ
ｎとインバータＡ、の出力端子との間に］７デンサＣ１
が接続される。ダイオードＤ４の出力端子０１ｌＴ側に
出力コンデンサｃ０の一端が接続され、その他端は第２
入力端子ＩＮ、に接続される。インバータＡ＋ 、Ａ２
、Δ、ノ高レしル及び低レベルの電源端子はそれぞれ
第１．第２入力端子ＩＮ、、ＩＮ２に接続される。
第１入力端子ＩＮ、と第２入力端子ＩＮ、との間に直流
電圧Ｖをもつ電源Ｐｗが接続されると共に第２入力端子
ＩＮ、は共通電位点に接続される。
電圧Ｖをもつ電源Ｐｗが接続されると共に第２入力端子
ＩＮ、は共通電位点に接続される。
従って、第１．第２入力端子ＩＮ、、ＩＮ、にはそれぞ
れ第１直流電圧Ｅ、＝Ｖ及び第２直流電圧Ｅ２＝０が供
給される。
れ第１直流電圧Ｅ、＝Ｖ及び第２直流電圧Ｅ２＝０が供
給される。
クロ・７り端子ＣＫには、第２図Ａに示すクロックＦが
供給される。クロックＦは第１．第２直流電圧Ｅ、、Ｅ
２の値を交互に繰返す矩形波である。
供給される。クロックＦは第１．第２直流電圧Ｅ、、Ｅ
２の値を交互に繰返す矩形波である。
次に回路の動作を説明しよう。初期条件として各コンデ
ンサの電荷はゼロとし、説明を簡単化するために無負荷
とする。
ンサの電荷はゼロとし、説明を簡単化するために無負荷
とする。
（ａｌ を源オン時にインバータＡ１の出力がＬ （
Ｈ／Ｌは高レベル／低しヘルを表わす）であると、コン
デンサＣ，，Ｃ，，Ｃ，は電源ＰＷより充電されて、そ
れぞれの両端電圧は、 Ｖ、＝Ｖ、＝Ｖ。−■（１） しかし、簡単化のため各ダイオードの順電圧ばＶｄ＝Ｃ
としている。コンデンサＣ２はインバータＡ２の出力が
Ｈレヘルであるので充電されず、両端電圧は、 Ｖ、＝Ｃ（２１ （ｂ） インバータＡ、の出力がＬ→Ｈになると、２
１点の電圧はＶ＋Ｖ、 、インバータＡ２の出力はＬ（
ゼロ）となるので、コンデンサＣ１はＡ１の出力及びＣ
１の端子電圧（電荷）により充電されて、 Ｖｚ ＝２Ｃ＋ Ｖ／ （Ｃ＋ ＋Ｃｚ ）
（３）となる。即ち、Ｃ２はＡ１の出力ＶによりＣＩ
Ｖ ／ （ＣＩ＋ Ｃ２）の電圧に充電され、またＣ１
の初ｊｌＪ］電圧Ｖ、＝Ｖにより同し値に充電され、こ
れら２つの電圧が重畳されるのである。
Ｈ／Ｌは高レベル／低しヘルを表わす）であると、コン
デンサＣ，，Ｃ，，Ｃ，は電源ＰＷより充電されて、そ
れぞれの両端電圧は、 Ｖ、＝Ｖ、＝Ｖ。−■（１） しかし、簡単化のため各ダイオードの順電圧ばＶｄ＝Ｃ
としている。コンデンサＣ２はインバータＡ２の出力が
Ｈレヘルであるので充電されず、両端電圧は、 Ｖ、＝Ｃ（２１ （ｂ） インバータＡ、の出力がＬ→Ｈになると、２
１点の電圧はＶ＋Ｖ、 、インバータＡ２の出力はＬ（
ゼロ）となるので、コンデンサＣ１はＡ１の出力及びＣ
１の端子電圧（電荷）により充電されて、 Ｖｚ ＝２Ｃ＋ Ｖ／ （Ｃ＋ ＋Ｃｚ ）
（３）となる。即ち、Ｃ２はＡ１の出力ＶによりＣＩ
Ｖ ／ （ＣＩ＋ Ｃ２）の電圧に充電され、またＣ１
の初ｊｌＪ］電圧Ｖ、＝Ｖにより同し値に充電され、こ
れら２つの電圧が重畳されるのである。
一方、コンデンサＣ３は放電して、端子電圧は、Ｃ＋
＋Ｃｘ に減少する。説明を簡単化するために、今後は、Ｃ，＝
Ｃ，＝Ｃ，（５） とする。従って、 Ｖ、＝Ｖ （３）’ｖ、＝ｏ
（４）’となるｅＰ３点の
電圧はＶ＋Ｖ３ （Ｖ、の初期値は■）となり（従って
ダイオードＤ、はオフとなる）、コンデンサＣｏ（初期
電圧はＣ３と同じで、■。＝■である）はＡ３の出力に
より充電されて、端子電圧は Ｃ，＋Ｃ。
＋Ｃｘ に減少する。説明を簡単化するために、今後は、Ｃ，＝
Ｃ，＝Ｃ，（５） とする。従って、 Ｖ、＝Ｖ （３）’ｖ、＝ｏ
（４）’となるｅＰ３点の
電圧はＶ＋Ｖ３ （Ｖ、の初期値は■）となり（従って
ダイオードＤ、はオフとなる）、コンデンサＣｏ（初期
電圧はＣ３と同じで、■。＝■である）はＡ３の出力に
より充電されて、端子電圧は Ｃ，＋Ｃ。
に上昇し、一方コンデンサＣ１はＡ３の出力により逆方
向に充電され、 ＣＶ に減少する。
向に充電され、 ＣＶ に減少する。
（Ｃ） インバータＡ１の出力がＨ−Ｌになると、コ
ンデンサＣ１は電ｉｐｗにより充電され、Ｖ、＝Ｖ
（８）２２点の電圧はｖ ＋
Ｖ ２ （Ｖ ｚの初期値は■）となるので、コンデ
ンサＣ１は、Ａ２の出力及びコンデンサＣ２の電圧によ
り充電されて、に上昇する。一方、コンデンサＣ２は放
電して端子電圧は、 Ｖ、＝Ｖ−ε２ θ０）に減少する。
ンデンサＣ１は電ｉｐｗにより充電され、Ｖ、＝Ｖ
（８）２２点の電圧はｖ ＋
Ｖ ２ （Ｖ ｚの初期値は■）となるので、コンデ
ンサＣ１は、Ａ２の出力及びコンデンサＣ２の電圧によ
り充電されて、に上昇する。一方、コンデンサＣ２は放
電して端子電圧は、 Ｖ、＝Ｖ−ε２ θ０）に減少する。
上記のＣ３，Ｃ２は充／放電による電圧変動分である。
２８点の電圧は（９）式の■、に等しく、一方、出力コ
ンデンサＣ０の電圧■。は初期において（６）式で表わ
されるが、Ｖ３＞Ｖ。であればＣ０はＣ１の電圧により
充電されて、 コンデンサＣ３は放電して、端子電圧は、Ｃ，＋−Ｃ。
ンデンサＣ０の電圧■。は初期において（６）式で表わ
されるが、Ｖ３＞Ｖ。であればＣ０はＣ１の電圧により
充電されて、 コンデンサＣ３は放電して、端子電圧は、Ｃ，＋−Ｃ。
に減少する。Ｖ、＜Ｖ。であれば、Ｄ４はオフであり、
Ｃ０は（６）弐の値を保持する。即ち、Ｃ３＋Ｃ０ （ｄ） インバータＡＩの出力がＬ−Ｈとなると、Ｐ
点の電圧はｖ＋ｖ、 （■、の初期値は■）となるの
で、コンデンサＣＺ （初期電圧はＶ、 ＝Ｖεｔ）
はＡ１の出力及びコンデンサＣ７の端子電圧により充電
されて、端子電圧■２ば上昇して、 Ｖ２ ＝Ｖ−ε２ ＋ε、 ０りとなる
。コンデンサＣ３は放電して、端子電圧Ｖ１は、 Ｖ、＝Ｖ−ε６ θａに減少する。コ
ンデンサＣ２の電圧は（ｂ）の項の場合には初期電圧ｖ
２−０であったものが、充電されてＶ、＝Ｖに増加した
。これに対して、こんどは初期電圧Ｖ、 −Ｖ−Ｃ２で
あったものが充電されて■よ−■−ε２＋ε、になり、
般に、電圧■２の大きさはいずれも（ｂ）項の場合より
増加する。
Ｃ０は（６）弐の値を保持する。即ち、Ｃ３＋Ｃ０ （ｄ） インバータＡＩの出力がＬ−Ｈとなると、Ｐ
点の電圧はｖ＋ｖ、 （■、の初期値は■）となるの
で、コンデンサＣＺ （初期電圧はＶ、 ＝Ｖεｔ）
はＡ１の出力及びコンデンサＣ７の端子電圧により充電
されて、端子電圧■２ば上昇して、 Ｖ２ ＝Ｖ−ε２ ＋ε、 ０りとなる
。コンデンサＣ３は放電して、端子電圧Ｖ１は、 Ｖ、＝Ｖ−ε６ θａに減少する。コ
ンデンサＣ２の電圧は（ｂ）の項の場合には初期電圧ｖ
２−０であったものが、充電されてＶ、＝Ｖに増加した
。これに対して、こんどは初期電圧Ｖ、 −Ｖ−Ｃ２で
あったものが充電されて■よ−■−ε２＋ε、になり、
般に、電圧■２の大きさはいずれも（ｂ）項の場合より
増加する。
インバータＡ１の出力のＬ／Ｈの変化が何回も繰返され
た後（以下定常状態と言う）におけるＬ→Ｈの期間を考
えると、端子電圧■２は次第に増加して２７点の最大電
圧２■に達する。
た後（以下定常状態と言う）におけるＬ→Ｈの期間を考
えると、端子電圧■２は次第に増加して２７点の最大電
圧２■に達する。
従ってその時の■２を■？で表わせば（他の電圧も同様
に表わす）、 Ｖ、”＝２Ｖ Ｃ５）となる、一
方、２１点の電圧■、はＡ１出力がＬ−＋Ｈになるとそ
の期間は ００′ となる、しかし、Ｖｐｓ＜２Ｖであれば、いずれＣ１は
Ｃ２により充電されて、 Ｖｒｓ”＞２Ｖ θωであり、し
たがって、コンデンサＣ０も同様に、■、“＞ ２Ｖ
ｏｋとなる。
に表わす）、 Ｖ、”＝２Ｖ Ｃ５）となる、一
方、２１点の電圧■、はＡ１出力がＬ−＋Ｈになるとそ
の期間は ００′ となる、しかし、Ｖｐｓ＜２Ｖであれば、いずれＣ１は
Ｃ２により充電されて、 Ｖｒｓ”＞２Ｖ θωであり、し
たがって、コンデンサＣ０も同様に、■、“＞ ２Ｖ
ｏｋとなる。
（ｅ） インバータＡ、の出力が１−１−＋Ｈになる
と、２２点の電圧は定常状態において、 Ｖｒｚ” ＝ Ｖ 十Ｖｚ” ＝ ３ Ｖ
０８）となるので、１３点の電圧、従ってコンデンサＣ
３の電圧は定常状態においては２２点の電圧迄充電され
て、 ＶＰ：ｌ” ＝ Ｖ３” ＝ ３ Ｖ
（１９）となる。この結果コンデンサＣ０は定常状態に
おいてはＶ Ｐ３”の値迄充電されるので、ｖ ｏｋ＞
３ｖ Ｑ’Ｊとなる。
と、２２点の電圧は定常状態において、 Ｖｒｚ” ＝ Ｖ 十Ｖｚ” ＝ ３ Ｖ
０８）となるので、１３点の電圧、従ってコンデンサＣ
３の電圧は定常状態においては２２点の電圧迄充電され
て、 ＶＰ：ｌ” ＝ Ｖ３” ＝ ３ Ｖ
（１９）となる。この結果コンデンサＣ０は定常状態に
おいてはＶ Ｐ３”の値迄充電されるので、ｖ ｏｋ＞
３ｖ Ｑ’Ｊとなる。
（「） インバータＡ１の出力がＬ−＋Ｈになると、
１３点の電圧は定常状態においては、 ＶＰ３” ＝Ｖ＋Ｖｓ” ＝ｖ＋３Ｖ＝４ Ｖ （２
１）となるので、コンデンサＣ０は定常状態では同じ値
迄充電されて、 ｖ、” −Ｖ”、、Ｌ＝ ４ Ｖ ’ （
２２）となる、上記の■０゜□は定常状態における出力
電圧である。ＡＩの出力がＨ−＋Ｈになるとダイオード
Ｄ４はオフとなり、コンデンサＣ０の電圧及び出力電圧
は（２２）弐の値が定常状態において保持される。
１３点の電圧は定常状態においては、 ＶＰ３” ＝Ｖ＋Ｖｓ” ＝ｖ＋３Ｖ＝４ Ｖ （２
１）となるので、コンデンサＣ０は定常状態では同じ値
迄充電されて、 ｖ、” −Ｖ”、、Ｌ＝ ４ Ｖ ’ （
２２）となる、上記の■０゜□は定常状態における出力
電圧である。ＡＩの出力がＨ−＋Ｈになるとダイオード
Ｄ４はオフとなり、コンデンサＣ０の電圧及び出力電圧
は（２２）弐の値が定常状態において保持される。
（８０上記は直列ダイオードの数が４個の場合であるが
、ｎ（Ｌかしｎ〉２）個の場合に容易に拡張することが
できる。（他の実施例についても同様である。）その場
合には、 ■。。＝■０゜ｕｔ ＝ ｎ Ｖ （２
３）と表わされる。順電圧Ｖ４だけダイオードに電圧降
下があることを考慮すると、より正確には、■。′＝■
０゜ｕｔ ＝ｎ （Ｖ−Ｖ、 ） （２４）となる
。
、ｎ（Ｌかしｎ〉２）個の場合に容易に拡張することが
できる。（他の実施例についても同様である。）その場
合には、 ■。。＝■０゜ｕｔ ＝ ｎ Ｖ （２
３）と表わされる。順電圧Ｖ４だけダイオードに電圧降
下があることを考慮すると、より正確には、■。′＝■
０゜ｕｔ ＝ｎ （Ｖ−Ｖ、 ） （２４）となる
。
第１図Ｂの回路は、第２入力端子ＴＮｚの代りに第１入
力端子ＩＮ、を共通電位点に接続することによって、第
１．第２入力端子Ｅ１及びＥ、を共に負側に■だけシフ
トすると共に、クロックＦも第２図Ｂに示すように、■
だけ負側にシフトした場合である。従って、出力′改正
■０゜１も■だけ負側にシフトされて、一般に、Ｖ”ｏ
ａｔ＝（ｎ−ｔ）ｖ−ｎｖｄ （２５）となる。第
１乃至第ｎコンデンサ及び出力コンデンサＣ０の端子電
圧については第１図Ａの場合と同じである。
力端子ＩＮ、を共通電位点に接続することによって、第
１．第２入力端子Ｅ１及びＥ、を共に負側に■だけシフ
トすると共に、クロックＦも第２図Ｂに示すように、■
だけ負側にシフトした場合である。従って、出力′改正
■０゜１も■だけ負側にシフトされて、一般に、Ｖ”ｏ
ａｔ＝（ｎ−ｔ）ｖ−ｎｖｄ （２５）となる。第
１乃至第ｎコンデンサ及び出力コンデンサＣ０の端子電
圧については第１図Ａの場合と同じである。
星ｌ支駐
第３図ＡＩＢに示す回路は第２実施例であって、それぞ
れ第１図ＡＩＢの回路の出力コンデンサＣ０を第２入力
端子ＩＮ、の代りに第１入力端子ＩＮに接続した場合で
ある。第１入力端子ＩＮ、ば第２入力端子ＩＮｚより電
圧が■だけ高いので、出力コンデンサＣ０の端子電圧■
０゜はその分小さくなり、 Ｖ”６ ＝ （ｎ １ ） Ｖ ｎ Ｖａ
（２６）となるだけの違いであり、出力電圧■１
゜。、はもとより各コンデンサの端子電圧は第１図の第
１実施例と全く同しである。
れ第１図ＡＩＢの回路の出力コンデンサＣ０を第２入力
端子ＩＮ、の代りに第１入力端子ＩＮに接続した場合で
ある。第１入力端子ＩＮ、ば第２入力端子ＩＮｚより電
圧が■だけ高いので、出力コンデンサＣ０の端子電圧■
０゜はその分小さくなり、 Ｖ”６ ＝ （ｎ １ ） Ｖ ｎ Ｖａ
（２６）となるだけの違いであり、出力電圧■１
゜。、はもとより各コンデンサの端子電圧は第１図の第
１実施例と全く同しである。
筆ユ実崖更
第４図Ａに示す回路は、第１図への回路において、電源
ＰＷの向きを反転させ、それに伴い各ダイオードの向き
を反転させ、各インバータのＨレベル電源端子を第２入
力端子ＩＮｚに、Ｌレベル電源端子を第１入力端子ＩＮ
、に接続を変更し、クロックＦをレベルシフトさせた第
２図Ｂの波形のものに変更したものであり、出力電圧は
Ｖ ”ｏｕｔ＝−４■と負になるが、回路の動作は第１
図Ａと同様であるので詳しい説明は省略する。定常状態
における各コンデンサの端子電圧は第１図Ａと同一であ
って、 Ｖ、＝Ｖ、Ｖ、＝２Ｖ、Ｖ、＝３Ｖ、Ｖ。＝４Ｖとなる
、出力電圧は一般には、 ■０゜ｕＬ ＝ ｎ （Ｖ Ｖａ ）
（２Ｂ）第４図Ａの回路が第２入力端子ＩＮ、を共
通電位点に接続しているのに対して、第４図Ｂの回路は
第１入力端子ＩＮ、を共通電位に接続し、それに伴いク
ロックＦを第２図Ａの波形に変更したものである。第１
．第２入力端子Ｅ＋、Ｅｘ共に第４図への値より■だけ
正の方向にシフトされるので、出力電圧■“。、も同様
にシフトされて、■０゜。
ＰＷの向きを反転させ、それに伴い各ダイオードの向き
を反転させ、各インバータのＨレベル電源端子を第２入
力端子ＩＮｚに、Ｌレベル電源端子を第１入力端子ＩＮ
、に接続を変更し、クロックＦをレベルシフトさせた第
２図Ｂの波形のものに変更したものであり、出力電圧は
Ｖ ”ｏｕｔ＝−４■と負になるが、回路の動作は第１
図Ａと同様であるので詳しい説明は省略する。定常状態
における各コンデンサの端子電圧は第１図Ａと同一であ
って、 Ｖ、＝Ｖ、Ｖ、＝２Ｖ、Ｖ、＝３Ｖ、Ｖ。＝４Ｖとなる
、出力電圧は一般には、 ■０゜ｕＬ ＝ ｎ （Ｖ Ｖａ ）
（２Ｂ）第４図Ａの回路が第２入力端子ＩＮ、を共
通電位点に接続しているのに対して、第４図Ｂの回路は
第１入力端子ＩＮ、を共通電位に接続し、それに伴いク
ロックＦを第２図Ａの波形に変更したものである。第１
．第２入力端子Ｅ＋、Ｅｘ共に第４図への値より■だけ
正の方向にシフトされるので、出力電圧■“。、も同様
にシフトされて、■０゜。
＝−４Ｖ＋Ｖ＝−３Ｖとなる。各コンデンサの端子電圧
は第４図Ａの場合と同じである。出力電圧の一般式は、 Ｖ”ｏｕｃ ＝ （ｎ １ ） Ｖ ＋ ｎ Ｖａ
（２９）第土尖崖± 第５図Ａに示す回路は、第４図Ａの回路において、出力
コンデンサＣ０を第２入力端子ＩＮ、より第１入力端子
ＩＮ、へ接続換えしただけのものであり、出力コンデン
サＣ０の端子電圧が■。＝４■よりＶ、＝３Ｖに変化す
るだけであって、出力電圧及びその他のコンデンサの端
子電圧に変化はない。
は第４図Ａの場合と同じである。出力電圧の一般式は、 Ｖ”ｏｕｃ ＝ （ｎ １ ） Ｖ ＋ ｎ Ｖａ
（２９）第土尖崖± 第５図Ａに示す回路は、第４図Ａの回路において、出力
コンデンサＣ０を第２入力端子ＩＮ、より第１入力端子
ＩＮ、へ接続換えしただけのものであり、出力コンデン
サＣ０の端子電圧が■。＝４■よりＶ、＝３Ｖに変化す
るだけであって、出力電圧及びその他のコンデンサの端
子電圧に変化はない。
第５図Ｂに示す回路は、第４図Ｂの回路の出力コンデン
サＣ０を同様に第１入力端子に接続換えしただけのもの
である。
サＣ０を同様に第１入力端子に接続換えしただけのもの
である。
又±３７久皿充
これまでの実施例においてタイミング回路ＴＣのインバ
ータＡ、は省略する場合もある。以上の例ではインバー
タの個数は逓倍段数と共に増加する。しかし第６図に示
すように、奇数番のコンデンサを共通のインバータＡ、
で駆動し、偶数番のコンデンサを共逆のインバータＡ、
で駆動するようにしてもよい。勿論インバータＡ、、Ａ
、の電流容量はそれなりに大きいものが選ばれる。第７
図に示す回路は第６図のインバータＡ ＋ 、 Ａ ｚ
の代りに、各コンデンサに専用のインパークを用いた場
合であり、各インバータの電流容量を小さ（できる。ま
た第１乃至第４実力缶例で示したように、インパークを
縦続接続した場合のように、もし前段での波形になまり
があると次の段に影響を与えるようなことはない。
ータＡ、は省略する場合もある。以上の例ではインバー
タの個数は逓倍段数と共に増加する。しかし第６図に示
すように、奇数番のコンデンサを共通のインバータＡ、
で駆動し、偶数番のコンデンサを共逆のインバータＡ、
で駆動するようにしてもよい。勿論インバータＡ、、Ａ
、の電流容量はそれなりに大きいものが選ばれる。第７
図に示す回路は第６図のインバータＡ ＋ 、 Ａ ｚ
の代りに、各コンデンサに専用のインパークを用いた場
合であり、各インバータの電流容量を小さ（できる。ま
た第１乃至第４実力缶例で示したように、インパークを
縦続接続した場合のように、もし前段での波形になまり
があると次の段に影響を与えるようなことはない。
第１図Ａの回路で、初期動作において、各コンデンサの
電荷がない場合に、第１入力端子ＩＮ。
電荷がない場合に、第１入力端子ＩＮ。
に突然第１直流電圧Ｅ、＝Ｖが印加されたとし、もしそ
の時点でインバータＡ１の出力がＬレベル（共通電位）
であると、−瞬ではあるが、Ａ１の出力端子にＥ、＝ｖ
が印加され、大きな電流が流れ込み、インバータに悪影
響を与える恐れがある。
の時点でインバータＡ１の出力がＬレベル（共通電位）
であると、−瞬ではあるが、Ａ１の出力端子にＥ、＝ｖ
が印加され、大きな電流が流れ込み、インバータに悪影
響を与える恐れがある。
特に第６図のよう２、共通のインパークで複数のコンデ
ンサを駆動する場合にはその影響は著しい。
ンサを駆動する場合にはその影響は著しい。
また、第１図Ａの回路において、動作初期に各コンデン
サの電荷がないときに、インバータ出力がＬ ／ Ｈと
なれば、インバータのＨ出力端子は並列コンデンサ及び
直列ダイオードを介して次段のし出力端子とシッートす
ることになり、好ましくない。このような不都合をさけ
るために、第８図に示すように、各インバータの出力側
に、並列コンデンサと直列に、保護用の抵抗器Ｒを挿入
するのが望ましい。抵抗器Ｒの抵抗値は、直列接続され
るコンデンサと作る時定数がクロックの半周期より充分
小さく、かつインバータの出力電流が定格値を越えない
ように選ぶのが望ましい。上記時定数が半周期より充分
短かければ、抵抗器での電力損失も小さいので、逓倍回
路としての電力効率を悪化させることはない。
サの電荷がないときに、インバータ出力がＬ ／ Ｈと
なれば、インバータのＨ出力端子は並列コンデンサ及び
直列ダイオードを介して次段のし出力端子とシッートす
ることになり、好ましくない。このような不都合をさけ
るために、第８図に示すように、各インバータの出力側
に、並列コンデンサと直列に、保護用の抵抗器Ｒを挿入
するのが望ましい。抵抗器Ｒの抵抗値は、直列接続され
るコンデンサと作る時定数がクロックの半周期より充分
小さく、かつインバータの出力電流が定格値を越えない
ように選ぶのが望ましい。上記時定数が半周期より充分
短かければ、抵抗器での電力損失も小さいので、逓倍回
路としての電力効率を悪化させることはない。
電源投入後の動作初期において、出力電圧■。。
は次第に上昇するが、このとき、Ａｎの出力端子に０１
−１とＡ。−Ｉの出力抵抗とによる微分電圧が、Ａ ｈ
−１の出力電圧に重畳され、出力電圧が電＃四の電圧■
を越えることがある。そのときインバータが破壊される
恐れがある場合には、その保護のために、第９図に示す
ように、各インバータの出力端子と動作電源用配線との
間にダイオードＤを接続するようにしてもよい。
−１とＡ。−Ｉの出力抵抗とによる微分電圧が、Ａ ｈ
−１の出力電圧に重畳され、出力電圧が電＃四の電圧■
を越えることがある。そのときインバータが破壊される
恐れがある場合には、その保護のために、第９図に示す
ように、各インバータの出力端子と動作電源用配線との
間にダイオードＤを接続するようにしてもよい。
炙上方皿路
第１．第２実施例（第１図、第３図）では一般に、接続
点Ｐ ｆｉ−１にダイオードＤ７を介して出力コンデン
サＣ０を接続して、ｎＶ或いは（ｎ−１）■の出力電圧
を得ている。第１０図に示すように、接続点Ｐ＋ （
ｉ＝１，２・・・、ｎ ２）にも同様にダイオードＤ
ｏ ｉを介して出力コンデンサＣｏ ｒを接続して、
中間の出力電圧Ｖｏｕｔ （＋ ） ＝ Ｈ＋１）Ｖ
又はｉＶを得ることもできる。第３．第４実施例（第４
図、第５図）の場合にはダイオードＤ ｏ ｒの向きは
第１０図と逆にする。
点Ｐ ｆｉ−１にダイオードＤ７を介して出力コンデン
サＣ０を接続して、ｎＶ或いは（ｎ−１）■の出力電圧
を得ている。第１０図に示すように、接続点Ｐ＋ （
ｉ＝１，２・・・、ｎ ２）にも同様にダイオードＤ
ｏ ｉを介して出力コンデンサＣｏ ｒを接続して、
中間の出力電圧Ｖｏｕｔ （＋ ） ＝ Ｈ＋１）Ｖ
又はｉＶを得ることもできる。第３．第４実施例（第４
図、第５図）の場合にはダイオードＤ ｏ ｒの向きは
第１０図と逆にする。
「発明の効果」
この発明によれば、直列ダイオードと並列コンデンサよ
り成る梯子形区間を多段に接続する回路を基本とし、イ
ンダクタンス素子を全く使用せずに、極めて簡単な回路
で縦続段数に応じて逓倍できる直流電圧逓倍回路を実現
できる。インダクタンスを使用しないので、従来のよう
なＥＭＩ対策は不要となる。また段数によって低電圧か
ら高電圧迄自由に得られ、設計に手間を要せず、非常に
使い易い回路を提供するものである。
り成る梯子形区間を多段に接続する回路を基本とし、イ
ンダクタンス素子を全く使用せずに、極めて簡単な回路
で縦続段数に応じて逓倍できる直流電圧逓倍回路を実現
できる。インダクタンスを使用しないので、従来のよう
なＥＭＩ対策は不要となる。また段数によって低電圧か
ら高電圧迄自由に得られ、設計に手間を要せず、非常に
使い易い回路を提供するものである。
また中間タップを設けるのが容易であり、各種の電圧を
とり出すことができる
とり出すことができる
第１図はこの発明の第１実施例を示す回路図、第２図は
第１図のタイミング回路ＴＣに供給するためのクロック
の波形図、第３図、第４図及び第５図はそれぞれこの発
明の第２．第３及び第４実施例を示す回路図、第６図及
び第７図はそれぞれ第１図のタイミング回路ＴＣの他の
構成を示す回路図、第８図は第１図のタイミング回路Ｔ
Ｃにおいて、インバータを保護するために、抵抗器Ｒを
挿入した部分回路図、第９図は第１図を一般化した場合
のタイミング回路ＴＣにおいてインバータを保護するた
めに、ダイオードＤを付加した部分回路図、第１０図は
第１図又は第３図において、接続点Ｐｎと対応して中間
タップＯＵＴ、を設けた場合の要部の回路図である。 矛 ４ 図
第１図のタイミング回路ＴＣに供給するためのクロック
の波形図、第３図、第４図及び第５図はそれぞれこの発
明の第２．第３及び第４実施例を示す回路図、第６図及
び第７図はそれぞれ第１図のタイミング回路ＴＣの他の
構成を示す回路図、第８図は第１図のタイミング回路Ｔ
Ｃにおいて、インバータを保護するために、抵抗器Ｒを
挿入した部分回路図、第９図は第１図を一般化した場合
のタイミング回路ＴＣにおいてインバータを保護するた
めに、ダイオードＤを付加した部分回路図、第１０図は
第１図又は第３図において、接続点Ｐｎと対応して中間
タップＯＵＴ、を設けた場合の要部の回路図である。 矛 ４ 図
Claims (1)
- （１）第１、第２入力端子と、クロック入力端子と、出
力端子と、直列ダイオード群と、並列コンデンサ群と、
出力コンデンサと、タイミング回路とより成る直流電圧
逓倍回路であって、 上記第１、第２入力端子は、それぞれ相異なる第１、第
２直流電圧（しかし、いずれか一方は共通電位とする）
が供給されるものであり、 上記クロック入力端子は、上記第１、第２直流電圧値を
交互に繰返すクロックが供給されるものであり、 上記出力端子は、上記第１、第２入力端子間に印加され
る電圧を逓倍した電圧を出力するものであり、 上記タイミング回路は、上記第１、第２直流電圧を動作
電源として入力すると共に、上記クロックを入力して、
そのクロックと、そのクロックを反転した反転クロック
とを上記コンデンサ群に供給するものであり、 上記直列ダイオード群は、上記第１入力端子と出力端子
との間に、同一の向きで順次直列に接続された第１，第
２，・・・第ｎ（ｎ≧２の整数）ダイオードより成り、 上記並列コンデンサ群は、上記第１、第２ダイオードの
接続点Ｐ＿１、第２、第３ダイオードの接続点Ｐ＿２，
・・・第ｎ−１、第ｎダイオードの接続点Ｐ＿ｎ＿−＿
１にそれぞれ一端が接続された第１，第２，・・・第ｎ
−１コンデンサより成り、それらのコンデンサの内奇数
番のコンデンサの他端及び偶数番のコンデンサの他端の
いずれか一方に上記タイミング回路より出力されるクロ
ックが、他方に反転クロックがそれぞれ供給されるもの
であり、上記出力コンデンサは、その一端が上記出力端
子に、他端が上記第１、第２入力端のいずれかにそれぞ
れ接続されるものである、 直流電圧逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31727188A JPH02164268A (ja) | 1988-12-14 | 1988-12-14 | 直流電圧逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31727188A JPH02164268A (ja) | 1988-12-14 | 1988-12-14 | 直流電圧逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02164268A true JPH02164268A (ja) | 1990-06-25 |
Family
ID=18086376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31727188A Pending JPH02164268A (ja) | 1988-12-14 | 1988-12-14 | 直流電圧逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02164268A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05111242A (ja) * | 1991-09-17 | 1993-04-30 | Samsung Electron Co Ltd | 半導体装置の定電圧発生器 |
| EP0637874B1 (de) * | 1993-08-02 | 1998-04-01 | Siemens Aktiengesellschaft | MOS-Schaltstufe |
| JPH11326408A (ja) * | 1998-04-21 | 1999-11-26 | Illinois Tool Works Inc <Itw> | 電圧増倍器回路を有する抵抗測定メ―タ |
| WO2002084462A3 (en) * | 2001-04-12 | 2003-02-20 | Sun Microsystems Inc | Voltage multiplier for low voltage microprocessor |
| JP2008131690A (ja) * | 2006-11-17 | 2008-06-05 | Seiko Epson Corp | 昇圧回路、その制御方法および電圧発生回路。 |
| JP2009044870A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | チャージポンプ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106419A (en) * | 1977-02-28 | 1978-09-16 | Nec Corp | Dc booster |
-
1988
- 1988-12-14 JP JP31727188A patent/JPH02164268A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106419A (en) * | 1977-02-28 | 1978-09-16 | Nec Corp | Dc booster |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05111242A (ja) * | 1991-09-17 | 1993-04-30 | Samsung Electron Co Ltd | 半導体装置の定電圧発生器 |
| EP0637874B1 (de) * | 1993-08-02 | 1998-04-01 | Siemens Aktiengesellschaft | MOS-Schaltstufe |
| JPH11326408A (ja) * | 1998-04-21 | 1999-11-26 | Illinois Tool Works Inc <Itw> | 電圧増倍器回路を有する抵抗測定メ―タ |
| WO2002084462A3 (en) * | 2001-04-12 | 2003-02-20 | Sun Microsystems Inc | Voltage multiplier for low voltage microprocessor |
| JP2008131690A (ja) * | 2006-11-17 | 2008-06-05 | Seiko Epson Corp | 昇圧回路、その制御方法および電圧発生回路。 |
| JP2009044870A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | チャージポンプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI636652B (zh) | 電荷泵單元及電荷泵電路 | |
| US7394673B2 (en) | Switching power supply apparatus provided with series-connected charge pump circuits | |
| US6563235B1 (en) | Switched capacitor array circuit for use in DC-DC converter and method | |
| US4186436A (en) | Booster circuit | |
| US5481447A (en) | Switched capacitance voltage multiplier with commutation | |
| US7397299B2 (en) | N-stage exponential charge pumps, charging stages therefor and methods of operation thereof | |
| TW200409444A (en) | Charge pump with Fibonacci number multiplication | |
| US11022992B2 (en) | Voltage regulator | |
| Su et al. | Component-efficient multiphase switched-capacitor DC–DC converter with configurable conversion ratios for LCD driver applications | |
| EP0655826A1 (en) | DC-DC boost converter for driving a capacitive load | |
| US5438504A (en) | Voltage multiplier circuits or the like | |
| JP2015154627A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
| JPH02164268A (ja) | 直流電圧逓倍回路 | |
| JP6526507B2 (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
| JPH08205524A (ja) | 電圧変換装置 | |
| WO2020119407A1 (zh) | 一种五电平变换器 | |
| JPH11252900A (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
| CN113746327B (zh) | 电荷泵电路、电荷泵系统及集成电路芯片 | |
| Hara et al. | A new ring type switched-capacitor DC-DC converter with low inrush current and low ripple | |
| JP6721754B2 (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
| US11442484B2 (en) | Voltage regulator | |
| Lin et al. | P‐45: A Multi‐Phase, High‐Current‐Drivability Charge Pump in Display Driver ICs | |
| WO2023223836A1 (ja) | 電源回路、パワーマネジメント回路及びセンサデバイス | |
| Ding et al. | P‐52: A Fibonacci‐Like Charge Pump and its Current Drive Capacity Enhancement for Display Driver ICs | |
| Chang et al. | Controller Chip Design of Dual-Clamped-Voltage Coupled-Inductor Switched-Capacitor Converter |