CN113746327B - 电荷泵电路、电荷泵系统及集成电路芯片 - Google Patents

Abstract

本发明的电荷泵电路包括：电容单元，其包括四个电容器；开关单元，其具有四个控制端，四个控制端分别接入电容单元之四个不同的电容器；开关单元具有两种不同的开启特性；时钟单元，其用于向开关单元发送电平信号，以驱动开关单元于第一时钟周期内转换至一种开启特性，于第二时钟周期内转换至另一种开启特性；电荷泵电路被配置为，基于开关单元在两种不同的开启特性之间转换，使不同的控制端连接的电容器充电或放电，进而使电荷泵电路的输出电压为输入电压与时钟发生器的时钟幅值之和。如上配置，可使开关单元具有两种不同的开启特性以控制不同的电容器充电或者放电，并基于时钟发生器的时钟幅值，实现升压处理。

Description

电荷泵电路、电荷泵系统及集成电路芯片

技术领域

本发明涉及集成电路技术领域，特别涉及一种电荷泵电路、电荷泵系统及集成电路芯片。

背景技术

在现代CMOS集成电路技术中，单电源供电的SOC芯片内部一般需要多个电源满足其供电需求，当外接电源电压过低时需要使用升压电路来倍压处理。目前，电荷泵由于占有面积小、简单实用的优点在现代SOC芯片中得到广泛的应用。

传统的Dickson型电荷泵存在电荷泄漏的问题，且电荷泵效率较低。现有的两倍电荷泵电路由于需要对控制时钟做升压处理，存在电路复杂，面积较大的问题。如何设计一种结构简单、性能优良、可靠性高的电荷泵是业界内目前亟待解决的问题。

发明内容

本发明的目的在于提供一种电荷泵电路、电荷泵系统及集成电路芯片，以解决现有的电荷泵电路复杂、面积较大、甚至存在电荷泄漏的问题。

为解决上述技术问题，基于本发明的一个方面，本发明提供一种电荷泵电路，其包括：

电容单元，其包括四个电容器；

开关单元，其具有四个控制端，四个所述控制端分别用于接入所述电容单元之四个不同的所述电容器；所述开关单元具有两种不同的开启特性；

时钟单元，其具有四个时钟发生器，四个所述时钟发生器与四个所述电容器一一对应，所述时钟发生器通过各自对应的所述电容器与所述开关单元连接；所述时钟单元用于向所述开关单元发送电平信号，以驱动所述开关单元于第一时钟周期内转换至一种所述开启特性，于第二时钟周期内转换至另一种所述开启特性；

所述电荷泵电路被配置为，基于所述开关单元在两种不同的所述开启特性之间转换，使不同的所述控制端连接的电容器充电或放电，进而使所述电荷泵电路的输出电压为输入电压与所述时钟发生器的时钟幅值之和。

可选的，所述时钟发生器的时钟幅值等于所述电荷泵电路的输入电压。

可选的，所述开关单元包括第一～第六MOS管，所述开关单元的四个控制端分别为第一～第四控制端；

所述第一MOS管的栅极、所述第二MOS管的源极、所述第三MOS管的栅极，共同接入所述第一控制端；

所述第二MOS管的栅极、所述第一MOS管的源极、所述第四MOS管的栅极，共同接入所述第二控制端；

所述第一MOS管的漏极、所述第三MOS管的源极、所述第二MOS管的漏极、所述第四MOS管的源极，共同接入所述电荷泵电路的输入端；

所述第四MOS管的漏极、所述第五MOS管的栅极、所述第六MOS管的漏极、共同接入所述第三控制端；

所述第三MOS管的漏极、所述第六MOS管的栅极、所述第五MOS管的漏极、共同接入所述第四控制端；

所述第五MOS管的源极与所述第六MOS管的源极共同接入所述电荷泵电路的输出端；其中，所述第一～第四MOS管均为NMOS管，第五MOS管和第六MOS管均为PMOS管。

可选的，所述开关单元包括第一～第六MOS管，所述开关单元的四个控制端分别为第一～第四控制端；

所述第一MOS管的栅极、所述第二MOS管的源极、所述第三MOS管的栅极，共同接入所述第一控制端；

所述第二MOS管的栅极、所述第一MOS管的源极、所述第四MOS管的栅极，共同接入所述第二控制端；

所述第一MOS管的漏极、所述第三MOS管的源极、所述第二MOS管的漏极、所述第四MOS管的源极，共同接入所述电荷泵电路的输入端；

所述第四MOS管的漏极、所述第五MOS管的栅极、所述第六MOS管的漏极、共同接入所述第三控制端；

所述第三MOS管的漏极、所述第六MOS管的栅极、所述第五MOS管的漏极、共同接入所述第四控制端；

所述第五MOS管的源极与所述第六MOS管的源极共同接入所述电荷泵电路的输出端；其中，所述第一～第四MOS管均为PMOS管，第五MOS管和第六MOS管均为NMOS管。可选的，所述开关单元的一种所述开启特性被配置为依次使所述第二MOS管截止、所述第一MOS管和第三MOS管导通、所述第五MOS管截止、所述第六MOS管导通；所述开关单元的另一种所述开启特性被配置为依次使所述第一MOS管截止、所述第二MOS管和第四MOS管导通、第六MOS管截止、第五MOS管导通。

可选的，四个所述时钟发生器为四相非交叠时钟。

可选的，所述时钟单元的四个时钟发生器分别为第一～第四时钟发生器；所述第一～第四MOS管均为NMOS管，第五MOS管和第六MOS管均为PMOS管；

所述第一时钟发生器通过其对应的电容器接入所述第一控制端，用于向所述第一MOS管和第三MOS管发送电平信号，所述第一时钟发生器发送的电平信号为高电平时，所述第一MOS管和第三MOS管导通；所述第一时钟发生器发送的电平信号为低电平时，所述第一MOS管和第三MOS管截止；

所述第二时钟发生器通过其对应的电容器接入所述第二控制端，用于向所述第二MOS管和第四MOS管发送电平信号，所述第二时钟发生器发送的电平信号为高电平时，所述第二MOS管和第四MOS管导通；所述第二时钟发生器发送的电平信号为低电平时，所述第二MOS管和第四MOS管截止；

所述第三时钟发生器通过其对应的电容器接入所述第三控制端，并用于向所述第五MOS管发送电平信号，所述第三时钟发生器发送的电平信号为低电平时，所述第五MOS管导通；所述第三时钟发生器发送的电平信号为高电平时，所述第五MOS管截止；

所述第四时钟发生器通过其对应的电容器接入所述第四控制端，用于向所述第六MOS管发送电平信号，所述第四时钟发生器发送的电平信号为低电平时，所述第六MOS管导通；所述第四时钟发生器发送的电平信号为高电平时，所述第六MOS管截止。

可选的，至少一个所述电容器是MOS管的漏极和源极相连接形成，且相连后接入同一个所述控制端，MOS管的栅极连接所述时钟发生器。

可选的，四个所述电容器均为PMOS管的漏极与源极相连接形成。

基于本发明的另一个方面，本发明还提供一种电荷泵系统，其包括至少两个如上所述的电荷泵电路，至少两个所述电荷泵电路依次级联。

基于本发明的再一个方面，本发明还提供一种集成电路芯片，其包括如上所述的电荷泵电路或如上所述的电荷泵系统。

综上所述，本发明提供的电荷泵电路包括：电容单元，其包括四个电容器；开关单元，其具有四个控制端，四个所述控制端分别用于接入所述电容单元之四个不同的所述电容器；所述开关单元具有两种不同的开启特性；时钟单元，其具有四个时钟发生器，四个所述时钟发生器与四个所述电容器一一对应，所述时钟发生器通过各自对应的所述电容器与所述开关单元连接；所述时钟单元用于向所述开关单元发送电平信号，以驱动所述开关单元于第一时钟周期内转换至一种所述开启特性，于第二时钟周期内转换至另一种所述开启特性；所述电荷泵电路被配置为，基于所述开关单元在两种不同的所述开启特性之间转换，使不同的所述控制端连接的电容器充电或放电，进而使所述电荷泵电路的输出电压为输入电压与所述时钟发生器的时钟幅值之和。本发明通过设置开关单元具有两种不同的开启特性以控制不同的电容器充电或者放电，并基于时钟发生器的时钟幅值，实现升压处理；本发明电路结构简单、电路稳定可靠、实现方式容易，无需采用片大电容的方式存储电荷，易于推广使用。此外，本发明提供的电荷泵系统包括至少两个依次级联的电荷泵电路，可用于输出较高的电压。

附图说明

本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1和图2是本发明一实施例的电荷泵电路的示意图。

附图中：

S-开关单元；M1-第一MOS管M1；M2-第二MOS管M2；M3-第三MOS管M3；M4-第四MOS管M4；M5-第五MOS管M5；M6-第六MOS管M6；

C-电容单元；M7-第二电容器；M8-第一电容器；M9-第四电容器；M10-第三电容；

CLK1-第一时钟发生器；CLK2-第二时钟发生器；CLK3-第三时钟发生器；CLK4-第四时钟发生器；

VIN-电荷泵电路的输入端；VOUT-电荷泵电路的输出端；N1-第一节点；N2-第二节点；N3-第三节点；N4-第四节点。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。

本发明提供一种电荷泵电路、电荷泵系统及集成电路芯片，以解决现有的电荷泵电路复杂、面积较大、甚至存在电荷泄漏的问题。

以下请参考附图进行描述。

图1和图2是本发明一实施例的电荷泵电路的示意图。

如图1所示，本实施例提供一种电荷泵电路，所述电荷泵电路包括：电容单元C，其包括四个电容器，分别为第二电容器M7、第一电容器M8、第四电容器M9和第三电容器10；开关单元S，其具有四个控制端，四个所述控制端分别用于接入所述电容单元C之四个不同的所述电容器；所述开关单元S具有两种不同的开启特性；时钟单元，其具有四个时钟发生器,分别为第一时钟发生器CLK1、第二时钟发生器CLK2、第三时钟发生器CLK3和第四时钟发生器CLK4，四个所述时钟发生器与四个所述电容器一一对应，所述时钟发生器通过各自对应的所述电容器与所述开关单元S连接；所述时钟单元用于向所述开关单元S发送电平信号，以驱动所述开关单元S于第一时钟周期内转换至一种所述开启特性，于第二时钟周期内转换至另一种所述开启特性；所述电荷泵电路被配置为，基于所述开关单元S在两种不同的所述开启特性之间转换，使不同的所述控制端连接的电容器充电或放电，进而使所述电荷泵电路的输出电压VOUT为输入电压VIN与所述时钟发生器的时钟幅值VDD之和。应理解的是，开关单元S的开启特性，指的是开关单元S在接收到时钟单元不同的控制信号(电平信号)时，开关单元S的一部分所述控制端开启，使这部分连接的电容器存储电荷，另一部分控制端关停，使关停的控制端连接的电容器向外输出电荷；时钟发生器的时钟幅值VDD，指的是时钟单元(时钟发生器)的高电平信号所对应的时钟电压值，通常地，时钟的高电平和低电平信号各对应一时钟电压，比如低电平对应的时钟电压为1V，高电平对应的电压(时钟幅值VDD)为5V；需说明，为使输出电压稳定，本实施例的四个时钟发生器的时钟幅值VDD相等。如上所述的电荷泵电路，通过设置开关单元S具有两种不同的开启特性以控制不同的电容器充电或者放电，并基于时钟发生器的时钟幅值VDD，实现升压处理，得到稳定的输出电压，即输出电压VOUT＝VIN+VDD；本发明电路结构简单、电路稳定可靠、实现方式容易，无需采用片大电容的方式存储电荷，易于推广使用。

优选地，所述时钟发生器的时钟幅值VDD等于所述电荷泵电路的输入电压VIN。通常地，时钟发生器的时钟幅值VDD不超过电荷泵电路的输入电压VIN，通过配置时钟幅值VDD等于电荷泵电路的输入电压VIN，电压传输过程中的损耗可忽略不计，可使电荷泵电路的输出电压VOUT达到理想值，即输出电压约为二倍输入电压。

在第一实施例中，所述开关单元S包括第一～第六MOS管M6，所述开关单元S的四个控制端分别为第一～第四控制端；所述第一MOS管M1的栅极、所述第二MOS管M2的源极、所述第三MOS管M3的栅极，共同接入所述第一控制端；所述第二MOS管M2的栅极、所述第一MOS管M1的源极、所述第四MOS管M4的栅极，共同接入所述第二控制端；所述第一MOS管M1的漏极、所述第三MOS管M3的源极、所述第二MOS管M2的漏极、所述第四MOS管M4的源极，共同接入所述电荷泵电路的输入端；所述第四MOS管M4的漏极、所述第五MOS管M5的栅极、所述第六MOS管M6的漏极、共同接入所述第三控制端；所述第三MOS管M3的漏极、所述第六MOS管M6的栅极、所述第五MOS管M5的漏极、共同接入所述第四控制端；所述第五MOS管M5的源极与所述第六MOS管M6的源极共同接入所述电荷泵电路的输出端；其中，所述第一～第四MOS管M4均为NMOS管，第五MOS管M5和第六MOS管M6均为PMOS管；所述开关单元S的一种所述开启特性被配置为依次使所述第二MOS管M2截止、所述第一MOS管M1和第三MOS管M3导通、所述第五MOS管M5截止、所述第六MOS管M6导通；所述开关单元S的另一种所述开启特性被配置为依次使所述第一MOS管M1截止、所述第二MOS管M2和第四MOS管M4导通、第六MOS管M6截止、第五MOS管M5导通。本实施例优选采用MOS管作为开关单元S的基本元件，容易获取，且MOS管稳定可靠。

此外，需说明的是，对于第一实施例，电荷泵电路的输出端分别连接在为PMOS管的第五MOS管M5源极和第六MOS管M6的源极上，PMOS管的载流子是空穴，由高电压处理，其源极适用于接入高电压，故这里，第五MOS管M5的源极和第六MOS管M6的源极分别接入所述电荷泵电路的输出端VOUT，可使电荷泵电路的输出电压为正电压。

进一步，对于第一实施例由MOS管组成的开关单元S，优选地，四个所述时钟发生器为四相非交叠时钟，如此配置，可使开关单元S的两种开启特征在第一时钟周期和第二时钟周期内不会错乱，使开关单元S稳定运行，使电路产生不会相交叠的时钟，电路中的控制节点不会被多个电压同时驱动，会产生提前关闭的电平信号，以减少电荷注入的影响。

第一实施例中，时钟单元驱动开关单元S转换不同的所述开启特性的具体方案如下；

所述第一时钟发生器CLK1通过其对应的电容器(第一电容器M8)接入所述第一控制端，具体地，与第一MOS管M1的栅极和第三MOS管M3的栅极连接，用于向所述第一MOS管M1和第三MOS管M3发送电平信号，所述第一时钟发生器CLK1发送的电平信号为高电平时，所述第一MOS管M1和第三MOS管M3导通；所述第一时钟发生器CLK1发送的电平信号为低电平时，所述第一MOS管M1和第三MOS管M3截止。所述第二时钟发生器CLK2通过其对应的电容器(第二电容器M7)接入所述第二控制端，具体地，与第二MOS管M2的栅极和第四MOS管M4的栅极连接，用于向所述第二MOS管M2和第四MOS管M4发送电平信号，所述第二时钟发生器CLK2发送的电平信号为高电平时，所述第二MOS管M2和第四MOS管M4导通；所述第二时钟发生器CLK2发送的电平信号为低电平时，所述第二MOS管M2和第四MOS管M4截止。所述第三时钟发生器CLK3通过其对应的电容器(第三电容器M10)接入所述第三控制端，具体地，与第五MOS管M5的栅极连接，并用于向所述第五MOS管M5发送电平信号，所述第三时钟发生器CLK3发送的电平信号为低电平时，所述第五MOS管M5导通；所述第三时钟发生器CLK3发送的电平信号为高电平时，所述第五MOS管M5截止。所述第四时钟发生器CLK4通过其对应的电容器(第四电容器M9)接入所述第四控制端，具体地，与第六MOS管M6的栅极连接，用于向所述第六MOS管M6发送电平信号，所述第四时钟发生器CLK4发送的电平信号为低电平时，所述第六MOS管M6导通；所述第四时钟发生器CLK4发送的电平信号为高电平时，所述第六MOS管M6截止。应理解，MOS管在高电平还是低电平下导通取决于MOS管的种类，PMOS管的导通电压小于一定值便会导通，即PMOS管在低电平下导通；NMOS管的导通电压大于一定值便会导通，即NMOS管在高电平下导通。

在第二实施例中，所述开关单元S包括第一～第六MOS管M6，所述开关单元S的四个控制端分别为第一～第四控制端；所述第一MOS管M1的栅极、所述第二MOS管M2的源极、所述第三MOS管M3的栅极，共同接入所述第一控制端；所述第二MOS管M2的栅极、所述第一MOS管M1的源极、所述第四MOS管M4的栅极，共同接入所述第二控制端；所述第一MOS管M1的漏极、所述第三MOS管M3的源极、所述第二MOS管M2的漏极、所述第四MOS管M4的源极，共同接入所述电荷泵电路的输入端；所述第四MOS管M4的漏极、所述第五MOS管M5的栅极、所述第六MOS管M6的漏极、共同接入所述第三控制端；所述第三MOS管M3的漏极、所述第六MOS管M6的栅极、所述第五MOS管M5的漏极、共同接入所述第四控制端；所述第五MOS管M5的源极与所述第六MOS管M6的源极共同接入所述电荷泵电路的输出端；其中，所述第一～第四MOS管M4均为PMOS管，第五MOS管M5和第六MOS管M6均为NMOS管；所述开关单元S的一种所述开启特性被配置为依次使所述第二MOS管M2截止、所述第一MOS管M1和第三MOS管M3导通、所述第五MOS管M5截止、所述第六MOS管M6导通；所述开关单元S的另一种所述开启特性被配置为依次使所述第一MOS管M1截止、所述第二MOS管M2和第四MOS管M4导通、第六MOS管M6截止、第五MOS管M5导通。

可知，第二实施例和第一实施例中，开关单元S中各自对应的MOS管的种类正好相反，开关单元S的开启特性可根据实际情况与第一实施例配置为相同，也可配置为不同，相应地，第一时钟发生器CLK1～第四时钟发生器CLK4驱动开关单元S转换不同的开启特性的具体实施方案依据第二实施例的开关单元的开启特性而定，本领域技术人员可据此并结合第一实施例的配置方式来配置第二实施例的开关单元的开启特性及时钟发生器的具体驱动方式，这里不再做具体说明。电荷泵电路的输出端分别连接在为NMOS管的第五MOS管M5源极和第六MOS管M6的源极上，可使电荷泵电路的输出电压为负电压。而对于第二实施例的四个时钟发生器的选择，与第一实施例中相同，四个时钟发生器为四相非交叠时钟。如此，输出电压为负电压，那么“所述电荷泵电路的输出电压为输入电压与所述时钟发生器的时钟幅值VDD之和”应理解为输出电压的绝对值等于输入电压VIN的绝对值与时钟幅值VDD的绝对值之和。

作为本实施例较优的选择，至少一个所述电容器是MOS管的漏极和源极相连接形成，且相连后接入同一个所述控制端，MOS管的栅极连接所述时钟发生器。MOS管易获取且有利于电路的稳定可靠，利用MOS管任何两极之间存在寄生电容的特性配置所述电容器，可以减少电路的面积。这里，对于MOS管的种类不做具体限制，可以是NMOS管，也可以是PMOS管。较佳地，四个所述电容器均为PMOS管的漏极与源极相连接形成。

在其他一些实施例中，电容器也可以是现有技术中的常规选择的电容(例如可以是片式电容)，也可以一部分电容器为片式电容，另一部分电容器为MOS管形成。本领域技术人员应该理解，凡是能起到充电和放电的元器件，都可作为本实施例的电容器。

以下分别以第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4均为NMOS管，第五MOS管M5、第六MOS管M6均为PMOS管，四个电容器分别是PMOS管所形成，四个时钟发生器为四相非交叠时钟(具有第一时钟周期、第二时钟周期)为例，对本实施例所提供的电荷泵电路的具体结构和工作原理进行说明。这里，以“第七MOS管M7”代替“第二电容器M7”、“第八MOS管M8”代替“第一电容器M8”、“第九MOS管M9”代替“第四电容器M9”、“第十MOS管M10”代替“第三电容器M10”；此外，电荷泵电路的输入电压以“VIN”表示，输出电压以“VOUT”表示。此外，需说明，这里设定时钟发生器的时钟幅值VDD等于输入电压VIN。

如图2所示，本实施例的电荷泵电路具体结构为：

第一MOS管M1的栅极、第二MOS管M2的源极、第三MOS管M3的栅极、第八MOS管M8的源极和第八MOS管M8的漏极，共同连接于第一节点N1；

第二MOS管M2的栅极、第一MOS管M1的源极、第四MOS管M4的栅极、第七MOS管M7的源极和第七MOS管M7的漏极，共同连接于第二节点N2；

第一MOS管M1的漏极、第三MOS管M3的源极、第二MOS管M2的漏极、第四MOS管M4的源极，共同连接于电荷泵电路的输入端VIN；

第四MOS管M4的漏极、第五MOS管M5的栅极、第六MOS管M6的漏极、第十MOS管M10的源极和第十MOS管M10的漏极，共同连接于第三节点N3；

第三MOS管M3的漏极、第六MOS管M6的栅极、第五MOS管M5的漏极、第九MOS管M9的源极和第九MOS管M9的漏极，共同连接于第四节点N4；

第七MOS管M7的栅极和第二时钟发生器CLK2连接，第八MOS管M8的栅极与第一时钟发生器CLK1连接，第九MOS管M9的栅极与第四时钟发生器CLK4连接，第十MOS管M10的栅极与第三时钟发生器CLK3连接；

第五MOS管M5的源极与第六MOS管M6的源极共同连接于电荷泵电路的输出端VOUT。

具体的工作原理为：

在第一时钟周期内，第二时钟发生器CLK2的电平信号由高电平转为低电平，此时第二MOS管M2截止；随后第一时钟发生器CLK1的电平信号由低电平转为高电平，此时第一电容器M8放电，第一节点N1的电压为2VIN，第一MOS管M1和第三MOS管M3导通，第二节点N2和第四节点N4的电压均为VIN；然后第三时钟发生器CLK3的电平信号由低电平转为高电平，第三节点N3的电压为2VIN，此时第五MOS管M5截止；此后，第四时钟发生器CLK4的电平信号由高电平转为低电平，此时第六MOS管M6导通，VOUT＝2VIN。

在第二时钟周期内，第一时钟发生器CLK1的电平信号由高电平转为低电平，此时第一MOS管M1截止；随后第二时钟发生器CLK2的电平信号由低电平转为高电平，此时第一电容器M8放电，第二节点N2的电压为2VIN，第二MOS管M2和第四MOS管M4导通，第一节点N1和第三节点N3的电压均为VIN；然后第四时钟发生器CLK4的电平信号由低电平转为高电平，第四节点N4的电压为2VIN，此时第六MOS管M6截止；此后，第三时钟发生器CLK3的电平信号由高电平转为低电平，此时第六MOS管M6导通，VOUT＝2VIN。

基于上述两个时钟周期内的电路运行状态，电荷泵电路的输出端VOUT可以得到连续且稳定的约两倍输入电压VIN，即设定VDD＝VIN的理想状态下，VOUT＝VDD+VIN＝2VIN。

基于上述的电荷泵电路，本实施例还提供一种电荷泵系统，其包括至少两个如上所述的电荷泵电路，至少两个所述电荷泵电路依次级联。如此，可获得较高的输出电压，以满足供电需求。具体而言，每级电荷泵电路的输入端VIN接入同一个电源电压；四个时钟发生器用于在同一个时钟周期内同时驱动每级电荷泵电路中开关单元S的同一种开启特性。

基于上述的电荷泵电路或电荷泵系统，本实施例还提供一种集成电路芯片(SOC)，其包括如上所述的电荷泵电路或如上所述的电荷泵系统。应理解，由于所述的集成电路芯片包括所述的电荷泵电路或电荷泵系统，故所述的集成电路芯片也具有所述的电荷泵电路或所述的电荷泵系统所带来的有益效果，这里对集成电路芯片的其他结构及相关原理不做详细说明，本领域技术人员可根据公知常识获取。

综上所述，本发明提供的电荷泵电路包括：电容单元，其包括四个电容器；开关单元，其具有四个控制端，四个所述控制端分别用于接入所述电容单元之四个不同的所述电容器；所述开关单元具有两种不同的开启特性；时钟单元，其具有四个时钟发生器，四个所述时钟发生器与四个所述电容器一一对应，所述时钟发生器通过各自对应的所述电容器与所述开关单元连接；所述时钟单元用于向所述开关单元发送电平信号，以驱动所述开关单元于第一时钟周期内转换至一种所述开启特性，于第二时钟周期内转换至另一种所述开启特性；所述电荷泵电路被配置为，基于所述开关单元在两种不同的所述开启特性之间转换，使不同的所述控制端连接的电容器充电或放电，进而使所述电荷泵电路的输出电压为输入电压与所述时钟发生器的时钟幅值之和。本发明通过设置开关单元具有两种不同的开启特性以控制不同的电容器充电或者放电，并基于时钟发生器的时钟幅值，实现升压处理；本发明电路结构简单、电路稳定可靠、实现方式容易，无需采用片大电容的方式存储电荷，易于推广使用。此外，本发明提供的电荷泵系统包括至少两个依次级联的电荷泵电路，可用于输出较高的电压。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种电荷泵电路，其特征在于，包括：

电容单元，其包括四个电容器；

开关单元，其具有四个控制端，四个所述控制端分别用于接入所述电容单元之四个不同的所述电容器；所述开关单元具有两种不同的开启特性；

时钟单元，其具有四个时钟发生器，四个所述时钟发生器与四个所述电容器一一对应，所述时钟发生器通过各自对应的所述电容器与所述开关单元连接；所述时钟单元用于向所述开关单元发送电平信号，以驱动所述开关单元于第一时钟周期内转换至一种所述开启特性，于第二时钟周期内转换至另一种所述开启特性；

所述电荷泵电路被配置为，基于所述开关单元在两种不同的所述开启特性之间转换，使不同的所述控制端连接的电容器充电或放电，进而使所述电荷泵电路的输出电压为输入电压与所述时钟发生器的时钟幅值之和；

所述开关单元包括第一～第六MOS管，所述开关单元的四个控制端分别为第一～第四控制端；

所述第一MOS管的栅极、所述第二MOS管的源极、所述第三MOS管的栅极，共同接入所述第一控制端；

所述第二MOS管的栅极、所述第一MOS管的源极、所述第四MOS管的栅极，共同接入所述第二控制端；

所述第一MOS管的漏极、所述第三MOS管的源极、所述第二MOS管的漏极、所述第四MOS管的源极，共同接入所述电荷泵电路的输入端；

所述第四MOS管的漏极、所述第五MOS管的栅极、所述第六MOS管的漏极、共同接入所述第三控制端；

所述第三MOS管的漏极、所述第六MOS管的栅极、所述第五MOS管的漏极、共同接入所述第四控制端；

所述第五MOS管的源极与所述第六MOS管的源极共同接入所述电荷泵电路的输出端；

其中，所述第一～第四MOS管为同一种类型的MOS管，第五MOS管和第六MOS管为同一种类型的MOS管，所述第一MOS管的类型和所述第五MOS管的类型不同。

2.根据权利要求1所述的电荷泵电路，其特征在于，所述时钟发生器的时钟幅值等于所述电荷泵电路的输入电压。

3.根据权利要求1所述的电荷泵电路，其特征在于，所述第一～第四MOS管均为NMOS管，第五MOS管和第六MOS管均为PMOS管。

4.根据权利要求1所述的电荷泵电路，其特征在于，所述第一～第四MOS管均为PMOS管，第五MOS管和第六MOS管均为NMOS管。

5.根据权利要求1所述的电荷泵电路，其特征在于，所述开关单元的一种所述开启特性被配置为依次使所述第二MOS管截止、所述第一MOS管和第三MOS管导通、所述第五MOS管截止、所述第六MOS管导通；所述开关单元的另一种所述开启特性被配置为依次使所述第一MOS管截止、所述第二MOS管和第四MOS管导通、第六MOS管截止、第五MOS管导通。

6.根据权利要求3或4所述的电荷泵电路，其特征在于，四个所述时钟发生器为四相非交叠时钟。

7.根据权利要求5所述的电荷泵电路，其特征在于，所述时钟单元的四个时钟发生器分别为第一～第四时钟发生器；所述第一～第四MOS管均为NMOS管，第五MOS管和第六MOS管均为PMOS管；

所述第一时钟发生器通过其对应的电容器接入所述第一控制端，用于向所述第一MOS管和第三MOS管发送电平信号，所述第一时钟发生器发送的电平信号为高电平时，所述第一MOS管和第三MOS管导通；所述第一时钟发生器发送的电平信号为低电平时，所述第一MOS管和第三MOS管截止；

所述第二时钟发生器通过其对应的电容器接入所述第二控制端，用于向所述第二MOS管和第四MOS管发送电平信号，所述第二时钟发生器发送的电平信号为高电平时，所述第二MOS管和第四MOS管导通；所述第二时钟发生器发送的电平信号为低电平时，所述第二MOS管和第四MOS管截止；

所述第三时钟发生器通过其对应的电容器接入所述第三控制端，并用于向所述第五MOS管发送电平信号，所述第三时钟发生器发送的电平信号为低电平时，所述第五MOS管导通；所述第三时钟发生器发送的电平信号为高电平时，所述第五MOS管截止；

所述第四时钟发生器通过其对应的电容器接入所述第四控制端，用于向所述第六MOS管发送电平信号，所述第四时钟发生器发送的电平信号为低电平时，所述第六MOS管导通；所述第四时钟发生器发送的电平信号为高电平时，所述第六MOS管截止。

8.根据权利要求1～4中任一项所述的电荷泵电路，其特征在于，至少一个所述电容器是MOS管的漏极和源极相连接形成，且相连后接入同一个所述控制端，MOS管的栅极连接所述时钟发生器。

9.根据权利要求8所述的电荷泵电路，其特征在于，四个所述电容器均为PMOS管的漏极与源极相连接形成。

10.一种电荷泵系统，其特征在于，包括至少两个根据权利要求1～9中任一项所述的电荷泵电路，至少两个所述电荷泵电路依次级联。

11.一种集成电路芯片，其特征在于，包括根据权利要求1～9中任一项所述的电荷泵电路或根据权利要求10所述的电荷泵系统。