JPH11252900A - 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 - Google Patents
電源回路、電源回路を含む表示装置及び表示装置を含む電子機器Info
- Publication number
- JPH11252900A JPH11252900A JP10043942A JP4394298A JPH11252900A JP H11252900 A JPH11252900 A JP H11252900A JP 10043942 A JP10043942 A JP 10043942A JP 4394298 A JP4394298 A JP 4394298A JP H11252900 A JPH11252900 A JP H11252900A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- stage
- voltage
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【課題】 電圧変換効率の高い電源回路、その電源回路
を用いた表示装置及びその表示装置を用いた電子機器を
提供する。 【解決手段】 第１段昇圧回路１１、第２段昇圧回路１
２、第３段昇圧回路１３の各々のスイッチングクロック
入力端子１５、１６、１７を独立させ、各スイッチング
クロック入力端子１５、１６、１７に異なった周期のス
イッチングクロックを入力する。
を用いた表示装置及びその表示装置を用いた電子機器を
提供する。 【解決手段】 第１段昇圧回路１１、第２段昇圧回路１
２、第３段昇圧回路１３の各々のスイッチングクロック
入力端子１５、１６、１７を独立させ、各スイッチング
クロック入力端子１５、１６、１７に異なった周期のス
イッチングクロックを入力する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路、電源回
路を含む表示装置及び表示装置を含む電子機器に関す
る。
路を含む表示装置及び表示装置を含む電子機器に関す
る。
【０００２】
【従来の技術】近年、ワードプロセッサやパーソナルコ
ンピュータといったＯＡ機器や、画像を扱うＡＶ機器の
表示用ディスプレイデバイスとして、さらに最近では携
帯情報端末の情報表示用ディスプレイデバイスとして、
液晶表示装置が多く用いられている。これは、液晶表示
装置が他のディスプレイデバイスと比較して薄型軽量で
低消費電力といった特徴を備えているためである。
ンピュータといったＯＡ機器や、画像を扱うＡＶ機器の
表示用ディスプレイデバイスとして、さらに最近では携
帯情報端末の情報表示用ディスプレイデバイスとして、
液晶表示装置が多く用いられている。これは、液晶表示
装置が他のディスプレイデバイスと比較して薄型軽量で
低消費電力といった特徴を備えているためである。
【０００３】特に、携帯情報端末や携帯電話など、電池
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには、さらなる低消費電力化が求められて
いる。これは、その電子機器が待機状態、例えばＣＰＵ
が停止しており情報表示のみが行われている状態の時の
消費電力の殆どがディスプレイデバイスによるものであ
るからであり、これによってそれを搭載した電子機器の
使用時間が決定されてしまうからである。
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには、さらなる低消費電力化が求められて
いる。これは、その電子機器が待機状態、例えばＣＰＵ
が停止しており情報表示のみが行われている状態の時の
消費電力の殆どがディスプレイデバイスによるものであ
るからであり、これによってそれを搭載した電子機器の
使用時間が決定されてしまうからである。
【０００４】これら電池を電力供給源とする電子機器の
多くは、ディスプレイデバイス用の電源として＋３Ｖ程
度の電圧が与えられている。ここで、液晶表示装置を例
にとると、液晶表示装置を駆動するには＋２０Ｖ程度の
電圧が必要となるため、液晶表示装置の内部電源回路で
＋３Ｖから＋２０Ｖに昇圧することになる。
多くは、ディスプレイデバイス用の電源として＋３Ｖ程
度の電圧が与えられている。ここで、液晶表示装置を例
にとると、液晶表示装置を駆動するには＋２０Ｖ程度の
電圧が必要となるため、液晶表示装置の内部電源回路で
＋３Ｖから＋２０Ｖに昇圧することになる。
【０００５】従来は、この電源回路として、トランスを
用いた昇圧回路やコンデンサを用いたチャージポンプ式
昇圧回路が使用されている。
用いた昇圧回路やコンデンサを用いたチャージポンプ式
昇圧回路が使用されている。
【０００６】前者のトランスを用いる方式では、最大で
６０％程度の変換効率しか得られず、さらに携帯情報端
末用液晶表示装置といった低電流負荷の場合は、変換効
率の低いところで使用することになる。このため、特に
負荷電流が少ない状態で電圧変換効率の良い、後者のチ
ャージポンプ方式が最近注目されている。
６０％程度の変換効率しか得られず、さらに携帯情報端
末用液晶表示装置といった低電流負荷の場合は、変換効
率の低いところで使用することになる。このため、特に
負荷電流が少ない状態で電圧変換効率の良い、後者のチ
ャージポンプ方式が最近注目されている。
【０００７】一方、チャージポンプ方式を採用した液晶
表示装置の電源回路としては、国際公開番号ＷＯ９６／
２１８８０の昇圧回路が知られている。
表示装置の電源回路としては、国際公開番号ＷＯ９６／
２１８８０の昇圧回路が知られている。
【０００８】
【発明が解決しようとする課題】前述のＷＯ９６／２１
８８０の昇圧回路では、すべての昇圧段に入力されるス
イッチングクロックが同じ周期であるため、以下の問題
が生じる。
８８０の昇圧回路では、すべての昇圧段に入力されるス
イッチングクロックが同じ周期であるため、以下の問題
が生じる。
【０００９】チャージポンプ方式は、後述するような２
つのコンデンサと電気的なスイッチ回路に、入力電圧と
スイッチングクロックを入力する構成の２倍昇圧回路を
基本としており、これを多段に組み合わせることによっ
て、入力電圧の整数倍の出力電圧が得られるようになっ
ている。
つのコンデンサと電気的なスイッチ回路に、入力電圧と
スイッチングクロックを入力する構成の２倍昇圧回路を
基本としており、これを多段に組み合わせることによっ
て、入力電圧の整数倍の出力電圧が得られるようになっ
ている。
【００１０】前述の昇圧回路の場合、６倍の昇圧が必要
になり、基本の２倍昇圧回路を３段重ねて構成されてい
る。つまり、第１昇圧段で２倍、第２昇圧段で４倍、第
３昇圧段で６倍に昇圧する。また、前述の昇圧回路で
は、各昇圧段すべてに同じ周期のスイッチングクロック
が入力されている。
になり、基本の２倍昇圧回路を３段重ねて構成されてい
る。つまり、第１昇圧段で２倍、第２昇圧段で４倍、第
３昇圧段で６倍に昇圧する。また、前述の昇圧回路で
は、各昇圧段すべてに同じ周期のスイッチングクロック
が入力されている。
【００１１】チャージポンプ昇圧回路の電圧変換効率特
性は使用するコンデンサ容量が同じとした場合、スイッ
チング周期と負荷の大きさで決定され、負荷が小さい
（負荷電流が少ない）時はスイッチング周期が比較的長
いところで高変換効率を示し、負荷が大きい（負荷電流
が多い）時はスイッチング周期が比較的短いところで高
変換効率を示すという特性を持っている。前述のように
３段に昇圧回路を構成した場合、第１昇圧段では実質の
負荷電流のほかに、第２、第３の昇圧段での損失も負荷
として加わる。また、同様に第２昇圧段では実質の負荷
電流のほかに、第３昇圧段の損失が負荷として加わるた
め、各段での負荷電流の大きさに差が生じる。このた
め、これら各昇圧段に同じ周期のスイッチングクロック
を入力した場合、一部の昇圧段しか最適効率で動作せ
ず、昇圧回路全体の変換効率が下がってしまうという問
題点があった。
性は使用するコンデンサ容量が同じとした場合、スイッ
チング周期と負荷の大きさで決定され、負荷が小さい
（負荷電流が少ない）時はスイッチング周期が比較的長
いところで高変換効率を示し、負荷が大きい（負荷電流
が多い）時はスイッチング周期が比較的短いところで高
変換効率を示すという特性を持っている。前述のように
３段に昇圧回路を構成した場合、第１昇圧段では実質の
負荷電流のほかに、第２、第３の昇圧段での損失も負荷
として加わる。また、同様に第２昇圧段では実質の負荷
電流のほかに、第３昇圧段の損失が負荷として加わるた
め、各段での負荷電流の大きさに差が生じる。このた
め、これら各昇圧段に同じ周期のスイッチングクロック
を入力した場合、一部の昇圧段しか最適効率で動作せ
ず、昇圧回路全体の変換効率が下がってしまうという問
題点があった。
【００１２】本発明は、このような従来技術の課題を解
決すべくなされたものであり、電圧変換効率の高い電源
回路を提供することを目的とする。
決すべくなされたものであり、電圧変換効率の高い電源
回路を提供することを目的とする。
【００１３】また、本発明の他の目的は、その電源回路
を用いて低消費電力化を図れる表示装置を提供し、ま
た、その表示装置を用いて低消費電力化を図り使用時間
（電池寿命）を伸ばすことができる電子機器を提供す
る。
を用いて低消費電力化を図れる表示装置を提供し、ま
た、その表示装置を用いて低消費電力化を図り使用時間
（電池寿命）を伸ばすことができる電子機器を提供す
る。
【００１４】
【課題を解決するための手段】本発明の請求項１の電源
回路は、チャージポンプ方式のｎ個（ｎ≧２の整数）の
昇圧回路を備え、その昇圧回路により入力電源電圧を昇
圧する電源回路であって、各昇圧回路は、該入力電源電
圧および前段の昇圧回路までに作成された電位の中か
ら、１種類または２種類を用いてチャージポンプ動作を
行い昇圧する構成となっており、その各昇圧回路のチャ
ージポンプ動作を行うためのクロックの周期の全部また
は一部が異なり、そのことにより上記目的が達成され
る。
回路は、チャージポンプ方式のｎ個（ｎ≧２の整数）の
昇圧回路を備え、その昇圧回路により入力電源電圧を昇
圧する電源回路であって、各昇圧回路は、該入力電源電
圧および前段の昇圧回路までに作成された電位の中か
ら、１種類または２種類を用いてチャージポンプ動作を
行い昇圧する構成となっており、その各昇圧回路のチャ
ージポンプ動作を行うためのクロックの周期の全部また
は一部が異なり、そのことにより上記目的が達成され
る。
【００１５】本発明の請求項２の電源回路は、請求項１
の電源回路において、各昇圧回路のクロック周期を後段
になるにしたがって大きくしていく構成とすることがで
きる。
の電源回路において、各昇圧回路のクロック周期を後段
になるにしたがって大きくしていく構成とすることがで
きる。
【００１６】本発明の請求項３の電源回路は、請求項２
の電源回路において、ある段の昇圧回路で作成された電
位とその後段の昇圧回路で昇圧後の電位との昇圧倍率の
分だけクロック周期を大きくしていく構成とすることが
できる。
の電源回路において、ある段の昇圧回路で作成された電
位とその後段の昇圧回路で昇圧後の電位との昇圧倍率の
分だけクロック周期を大きくしていく構成とすることが
できる。
【００１７】本発明の請求項４の電源回路は、請求項１
の電源回路において、各昇圧回路は、初段の場合に入力
電源電圧または他段の場合に前段の出力電圧を２倍する
構成となっており、各昇圧回路のクロック周期は、初段
の場合に任意の周期または他段の場合に前段の昇圧回路
におけるクロック周期の２倍となる構成とすることがで
きる。
の電源回路において、各昇圧回路は、初段の場合に入力
電源電圧または他段の場合に前段の出力電圧を２倍する
構成となっており、各昇圧回路のクロック周期は、初段
の場合に任意の周期または他段の場合に前段の昇圧回路
におけるクロック周期の２倍となる構成とすることがで
きる。
【００１８】本発明の請求項５の表示装置は、請求項１
に記載の電源回路を有し、そのことにより上記目的が達
成される。
に記載の電源回路を有し、そのことにより上記目的が達
成される。
【００１９】本発明の請求項６の電子機器は、請求項５
に記載の表示装置を有し、そのことにより上記目的が達
成される。
に記載の表示装置を有し、そのことにより上記目的が達
成される。
【００２０】以下、本発明の作用について説明する。
【００２１】請求項１に記載した発明は、チャージポン
プ方式のｎ個（ｎ≧２の整数）の昇圧回路を備え、その
昇圧回路により入力電源電圧を昇圧する電源回路であっ
て、各昇圧回路は、該入力電源電圧および前段の昇圧回
路までに作成された電位の中から、１種類または２種類
を用いてチャージポンプ動作を行い昇圧する構成となっ
ており、その各昇圧回路のチャージポンプ動作を行うた
めのクロックの周期の全部または一部に異なった周期を
用いることにより、各昇圧回路が受ける後段の昇圧回路
での損失が抑制され、各昇圧回路がそれぞれ負荷に適し
た動作を行い、電源回路全体の電圧変換効率を上げるこ
とができる。
プ方式のｎ個（ｎ≧２の整数）の昇圧回路を備え、その
昇圧回路により入力電源電圧を昇圧する電源回路であっ
て、各昇圧回路は、該入力電源電圧および前段の昇圧回
路までに作成された電位の中から、１種類または２種類
を用いてチャージポンプ動作を行い昇圧する構成となっ
ており、その各昇圧回路のチャージポンプ動作を行うた
めのクロックの周期の全部または一部に異なった周期を
用いることにより、各昇圧回路が受ける後段の昇圧回路
での損失が抑制され、各昇圧回路がそれぞれ負荷に適し
た動作を行い、電源回路全体の電圧変換効率を上げるこ
とができる。
【００２２】請求項２に記載した発明は、前記請求項１
の電源回路で、各昇圧回路のクロック周期を後段になる
にしたがって大きくしていくことにより、電源回路全体
の電圧変換効率を上げることができる。
の電源回路で、各昇圧回路のクロック周期を後段になる
にしたがって大きくしていくことにより、電源回路全体
の電圧変換効率を上げることができる。
【００２３】請求項３に記載した発明は、前記請求項１
の電源回路で、ある昇圧回路で作成された電位とその後
段の昇圧回路で昇圧後の電位との昇圧倍率の分だけクロ
ック周期を大きくしていくことにより、電源回路全体の
電圧変換効率を上げることができる。
の電源回路で、ある昇圧回路で作成された電位とその後
段の昇圧回路で昇圧後の電位との昇圧倍率の分だけクロ
ック周期を大きくしていくことにより、電源回路全体の
電圧変換効率を上げることができる。
【００２４】請求項４に記載した発明は、前記請求項１
の電源回路で、各昇圧回路は、初段の場合に入力電源電
圧または他段の場合に前段の出力電圧を２倍する構成と
なっており、各昇圧回路のクロック周期は、初段の場合
に任意の周期または他段の場合に前段の昇圧回路におけ
るクロック周期の２倍となる構成とすることにより、電
源回路全体の電圧変換効率を上げることができる。
の電源回路で、各昇圧回路は、初段の場合に入力電源電
圧または他段の場合に前段の出力電圧を２倍する構成と
なっており、各昇圧回路のクロック周期は、初段の場合
に任意の周期または他段の場合に前段の昇圧回路におけ
るクロック周期の２倍となる構成とすることにより、電
源回路全体の電圧変換効率を上げることができる。
【００２５】請求項５に記載した発明は、前記請求項１
の電源回路の構成を表示装置に用いることによって、表
示装置の消費電力を低減することができる。
の電源回路の構成を表示装置に用いることによって、表
示装置の消費電力を低減することができる。
【００２６】請求項６に記載した発明は、前記請求項５
の表示装置の構成を電子機器に用いることによって、電
子機器の消費電力を低減することができる。
の表示装置の構成を電子機器に用いることによって、電
子機器の消費電力を低減することができる。
【００２７】
【発明の実施の形態】以下に、本発明の実施形態を具体
的に説明する。
的に説明する。
【００２８】図１は、本発明の電源回路を示すブロック
図である。図２（ａ）はスイッチ部の具体的な回路構成
を示し、図２（ｂ）はその簡略図を示す。図３は、図２
の回路を用いて構成した２倍昇圧回路のブロック図を示
す。
図である。図２（ａ）はスイッチ部の具体的な回路構成
を示し、図２（ｂ）はその簡略図を示す。図３は、図２
の回路を用いて構成した２倍昇圧回路のブロック図を示
す。
【００２９】まず、図２および図３を用いて、チャージ
ポンプ方式２倍昇圧回路の昇圧の方法を説明する。
ポンプ方式２倍昇圧回路の昇圧の方法を説明する。
【００３０】図２において、Ｃ１、Ｃ２は結合コンデン
サ、Ｄ１、Ｄ２はダイオード、Ｒ１、Ｒ２は抵抗、Ｑ
１、Ｑ２はＦＥＴである。ＣＬＫ端子に入力される信号
が“Ｈ”になったとき、ＦＥＴ（Ｑ１）がＯＮし、高圧
側の電位（ＶＨ）が入出力端子ＶＩ／０に現れる。この
とき、ＦＥＴ（Ｑ２）はＯＦＦである。また、ＣＬＫ端
子に入力される信号が“Ｌ”になったとき、ＦＥＴ（Ｑ
２）がＯＮし、低圧側の電位（ＶＬ）が入出力端子ＶＩ
／０に現れる。このときＦＥＴ（Ｑ１）はＯＦＦであ
る。
サ、Ｄ１、Ｄ２はダイオード、Ｒ１、Ｒ２は抵抗、Ｑ
１、Ｑ２はＦＥＴである。ＣＬＫ端子に入力される信号
が“Ｈ”になったとき、ＦＥＴ（Ｑ１）がＯＮし、高圧
側の電位（ＶＨ）が入出力端子ＶＩ／０に現れる。この
とき、ＦＥＴ（Ｑ２）はＯＦＦである。また、ＣＬＫ端
子に入力される信号が“Ｌ”になったとき、ＦＥＴ（Ｑ
２）がＯＮし、低圧側の電位（ＶＬ）が入出力端子ＶＩ
／０に現れる。このときＦＥＴ（Ｑ１）はＯＦＦであ
る。
【００３１】この回路を用いて構成した図３に示す２倍
昇圧回路は、スイッチングクロック入力端子３２から入
力されるスイッチングクロックによって動作する高圧側
スイッチ部３４および低圧側スイッチ部３５、さらにそ
れらのスイッチング動作によって切り換えられる昇圧用
フライングコンデンサ３６および出力用コンデンサ３７
によって、電圧入力端子３１に入力された電圧の２倍の
電圧に昇圧し、出力端子３３から出力するものである。
昇圧回路は、スイッチングクロック入力端子３２から入
力されるスイッチングクロックによって動作する高圧側
スイッチ部３４および低圧側スイッチ部３５、さらにそ
れらのスイッチング動作によって切り換えられる昇圧用
フライングコンデンサ３６および出力用コンデンサ３７
によって、電圧入力端子３１に入力された電圧の２倍の
電圧に昇圧し、出力端子３３から出力するものである。
【００３２】まず、電圧入力端子３１にＶinの電圧を入
力し、スイッチングクロック入力端子３２に“Ｌ”の信
号が入力されたとき、高圧側スイッチ部３４および低圧
側スイッチ部３５はＬ側の端子に接続される。従って、
昇圧用フライングコンデンサ３６にはＶinの電圧が印加
され、電荷が蓄えられる。
力し、スイッチングクロック入力端子３２に“Ｌ”の信
号が入力されたとき、高圧側スイッチ部３４および低圧
側スイッチ部３５はＬ側の端子に接続される。従って、
昇圧用フライングコンデンサ３６にはＶinの電圧が印加
され、電荷が蓄えられる。
【００３３】次に、スイッチングクロック入力端子３２
に“Ｈ”の信号が入力されると、高圧側スイッチ部３４
および低圧側スイッチ部３５はＨ側の端子に接続され
る。このとき、昇圧用フライングコンデンサ３６と出力
用コンデンサ３７は電気的に接続され、先の動作で昇圧
用フライングコンデンサ３６に充電された電荷は、出力
用コンデンサ３７へ送られる。この動作を繰り返すこと
によって、出力端子３３には２×Ｖinの電圧が現れる。
に“Ｈ”の信号が入力されると、高圧側スイッチ部３４
および低圧側スイッチ部３５はＨ側の端子に接続され
る。このとき、昇圧用フライングコンデンサ３６と出力
用コンデンサ３７は電気的に接続され、先の動作で昇圧
用フライングコンデンサ３６に充電された電荷は、出力
用コンデンサ３７へ送られる。この動作を繰り返すこと
によって、出力端子３３には２×Ｖinの電圧が現れる。
【００３４】これをふまえて、図１に示す本発明の電源
回路を説明する。
回路を説明する。
【００３５】図１に示す、破線で囲まれた部分１１〜１
３の各々が、図３で示した２倍昇圧回路である。第１段
昇圧回路１１は、電圧入力端子１４に入力されたＶinの
電圧を、第１段スイッチングクロック入力端子１５から
入力される信号により高圧側スイッチ部Ｓ１Ｈおよび低
圧側スイッチ部Ｓ１Ｌを切り替え、これによって昇圧用
フライングコンデンサＣＦ１から出力用コンデンサＣＣ
１へ電荷を転送する。これによって、Ａ点には２×Ｖin
の電圧が現れる。
３の各々が、図３で示した２倍昇圧回路である。第１段
昇圧回路１１は、電圧入力端子１４に入力されたＶinの
電圧を、第１段スイッチングクロック入力端子１５から
入力される信号により高圧側スイッチ部Ｓ１Ｈおよび低
圧側スイッチ部Ｓ１Ｌを切り替え、これによって昇圧用
フライングコンデンサＣＦ１から出力用コンデンサＣＣ
１へ電荷を転送する。これによって、Ａ点には２×Ｖin
の電圧が現れる。
【００３６】第２段昇圧回路１２は、Ａ点に現れた２×
Ｖinの電圧を、第２段スイッチングクロック入力端子１
６から入力される信号により高圧側スイッチ部Ｓ２Ｈお
よび低圧側スイッチ部Ｓ２Ｌを切り替え、これによって
昇圧用フライングコンデンサＣＦ２から出力用コンデン
サＣＣ２へ電荷を転送する。これによって、Ｂ点には４
×Ｖinの電圧が現れる。
Ｖinの電圧を、第２段スイッチングクロック入力端子１
６から入力される信号により高圧側スイッチ部Ｓ２Ｈお
よび低圧側スイッチ部Ｓ２Ｌを切り替え、これによって
昇圧用フライングコンデンサＣＦ２から出力用コンデン
サＣＣ２へ電荷を転送する。これによって、Ｂ点には４
×Ｖinの電圧が現れる。
【００３７】さらに、第３段昇圧回路１３は、Ｂ点に現
れた４×Ｖinの電圧を、第３段スイッチングクロック入
力端子１７から入力される信号により高圧側スイッチ部
Ｓ３Ｈおよび低圧側スイッチ部Ｓ３Ｌを切り替え、これ
によって昇圧用フライングコンデンサＣＦ３から出力用
コンデンサＣＣ３へ電荷を転送する。これによって、電
圧出力端子１８には８×Ｖinの電圧が現れる。
れた４×Ｖinの電圧を、第３段スイッチングクロック入
力端子１７から入力される信号により高圧側スイッチ部
Ｓ３Ｈおよび低圧側スイッチ部Ｓ３Ｌを切り替え、これ
によって昇圧用フライングコンデンサＣＦ３から出力用
コンデンサＣＣ３へ電荷を転送する。これによって、電
圧出力端子１８には８×Ｖinの電圧が現れる。
【００３８】このように、本発明の電源回路は、第１
段、第２段、第３段昇圧回路１１〜１３の各々のスイッ
チングクロック入力端子を独立させ、各端子に異なった
周期のスイッチングクロックを入力することを特徴とし
ており、すべての昇圧段に同じ周期のスイッチングクロ
ックを入力する構成の従来例とは相違する。
段、第２段、第３段昇圧回路１１〜１３の各々のスイッ
チングクロック入力端子を独立させ、各端子に異なった
周期のスイッチングクロックを入力することを特徴とし
ており、すべての昇圧段に同じ周期のスイッチングクロ
ックを入力する構成の従来例とは相違する。
【００３９】図４に、各段の昇圧回路１１〜１３のスイ
ッチングクロック入力端子に入力した波形の例を示す。
ッチングクロック入力端子に入力した波形の例を示す。
【００４０】ＣＬＫ１は、第１段昇圧回路に入力される
スイッチングクロックである。同様にＣＬＫ２は第２段
昇圧回路、ＣＬＫ３は第３段昇圧回路に入力されるスイ
ッチングクロックである。実施形態では、ＣＬＫ２はＣ
ＬＫ１の２倍、ＣＬＫ３はＣＬＫ１の４倍の周期に設定
した。また、回路の作製の都合上、すべてのスイッチン
グクロックが同期しているが、それぞれのタイミングが
非同期であっても特に問題はない。
スイッチングクロックである。同様にＣＬＫ２は第２段
昇圧回路、ＣＬＫ３は第３段昇圧回路に入力されるスイ
ッチングクロックである。実施形態では、ＣＬＫ２はＣ
ＬＫ１の２倍、ＣＬＫ３はＣＬＫ１の４倍の周期に設定
した。また、回路の作製の都合上、すべてのスイッチン
グクロックが同期しているが、それぞれのタイミングが
非同期であっても特に問題はない。
【００４１】この構成の電源回路の変換効率を求めるた
めに、図１の回路に負荷抵抗ＶＲを接続し、負荷に流れ
る電流Ｉoutを変化させて入力電力と出力電力を求め
た。ここで、ＣＬＫ１の周波数を液晶表示装置の内部ク
ロックから作成し易い３．６ｋＨｚに設定した。
めに、図１の回路に負荷抵抗ＶＲを接続し、負荷に流れ
る電流Ｉoutを変化させて入力電力と出力電力を求め
た。ここで、ＣＬＫ１の周波数を液晶表示装置の内部ク
ロックから作成し易い３．６ｋＨｚに設定した。
【００４２】図５にその結果を■で示す。横軸は負荷電
流Ｉout（ｍＡ）をとり、縦軸は変換効率（％）をとっ
ている。負荷電流の可変範囲は液晶表示装置を想定して
０．０６ｍＡから０．２ｍＡまでとした。
流Ｉout（ｍＡ）をとり、縦軸は変換効率（％）をとっ
ている。負荷電流の可変範囲は液晶表示装置を想定して
０．０６ｍＡから０．２ｍＡまでとした。
【００４３】なお、図５に、従来例として、すべてのス
イッチングクロック入力端子にＣＬＫ１を入力して同じ
測定回路で同様に測定を行った結果を◆で示す。具体的
には、図１のブロック図でスイッチングクロック入力端
子１５〜１７に、図４のＣＬＫ１（３．６ｋＨｚ）を入
力し、すべてのスイッチ部の動作周期を同じにした。
イッチングクロック入力端子にＣＬＫ１を入力して同じ
測定回路で同様に測定を行った結果を◆で示す。具体的
には、図１のブロック図でスイッチングクロック入力端
子１５〜１７に、図４のＣＬＫ１（３．６ｋＨｚ）を入
力し、すべてのスイッチ部の動作周期を同じにした。
【００４４】図５より理解されるように、本実施形態例
による場合には、すべての測定範囲において従来例より
も変換効率が改善される。
による場合には、すべての測定範囲において従来例より
も変換効率が改善される。
【００４５】なお、上述した実施形態では３段の昇圧回
路構成としているが、本発明はこれに限らず、２段以上
の昇圧回路構成にも同様に適用することができる。
路構成としているが、本発明はこれに限らず、２段以上
の昇圧回路構成にも同様に適用することができる。
【００４６】また、上述した実施形態では電源回路を有
する表示装置として、液晶表示装置を例に挙げてその変
換効率を測定しているが、本発明は液晶表示装置に限ら
ず、他の方式の表示装置一般に適用することが可能であ
る。また、本発明は、その表示装置を有する電子機器と
して、ワードプロセッサやパーソナルコンピュータとい
ったＯＡ機器や、画像を扱うＡＶ機器、携帯情報端末や
携帯電話などの電子機器に適用することができる。
する表示装置として、液晶表示装置を例に挙げてその変
換効率を測定しているが、本発明は液晶表示装置に限ら
ず、他の方式の表示装置一般に適用することが可能であ
る。また、本発明は、その表示装置を有する電子機器と
して、ワードプロセッサやパーソナルコンピュータとい
ったＯＡ機器や、画像を扱うＡＶ機器、携帯情報端末や
携帯電話などの電子機器に適用することができる。
【００４７】
【発明の効果】以上詳述したように、本発明による場合
には、チャージポンプ方式のｎ個（ｎ≧２の整数）の昇
圧回路を備え、その昇圧回路により入力電源電圧を昇圧
する電源回路であって、各昇圧回路は、該入力電源電圧
および前段の昇圧回路までに作成された電位の中から、
１種類または２種類を用いてチャージポンプ動作を行い
昇圧する構成となっており、その各昇圧回路のチャージ
ポンプ動作を行うためのクロックの周期の全部または一
部に異なった周期を用いるので、各昇圧回路がそれぞれ
負荷に適した動作を行い、電源回路全体の電圧変換効率
を上げることができる。これによって電源回路全体の電
圧変換効率を上げることができる。
には、チャージポンプ方式のｎ個（ｎ≧２の整数）の昇
圧回路を備え、その昇圧回路により入力電源電圧を昇圧
する電源回路であって、各昇圧回路は、該入力電源電圧
および前段の昇圧回路までに作成された電位の中から、
１種類または２種類を用いてチャージポンプ動作を行い
昇圧する構成となっており、その各昇圧回路のチャージ
ポンプ動作を行うためのクロックの周期の全部または一
部に異なった周期を用いるので、各昇圧回路がそれぞれ
負荷に適した動作を行い、電源回路全体の電圧変換効率
を上げることができる。これによって電源回路全体の電
圧変換効率を上げることができる。
【００４８】また、この電源回路を表示装置に適用する
ことによって、その表示装置の低消費電力化を図ること
ができ、その表示装置を搭載した電子機器の低消費電力
化を図り使用時間（電池寿命）を伸ばすことができる。
ことによって、その表示装置の低消費電力化を図ること
ができ、その表示装置を搭載した電子機器の低消費電力
化を図り使用時間（電池寿命）を伸ばすことができる。
【図１】本発明の実施形態に係る電源回路の構成を示す
ブロック図である。
ブロック図である。
【図２】（ａ）は本発明を適用するチャージポンプ方式
電源回路のスイッチ部を示す回路図であり、（ｂ）はそ
の簡略図である。
電源回路のスイッチ部を示す回路図であり、（ｂ）はそ
の簡略図である。
【図３】本発明に適用するチャージポンプ方式２倍昇圧
回路の概念図である。
回路の概念図である。
【図４】本発明の実施形態の各昇圧回路に入力するスイ
ッチングクロックの波形例を示す図である。
ッチングクロックの波形例を示す図である。
【図５】本発明の実施形態と従来例との電圧変換効率を
比較して示すグラフである。
比較して示すグラフである。
１１ 第１段昇圧回路 １２ 第２段昇圧回路 １３ 第３段昇圧回路 １４ 電源入力端子 １５ 第１段スイッチングクロック入力端子 １６ 第２段スイッチングクロック入力端子 １７ 第３段スイッチングクロック入力端子 １８ 電圧出力端子 ＣＬＫ スイッチングクロック ＶＨ 高圧側の電位 ＶＬ 低圧側の電位 ＶＩ／Ｏ 入出力端子 ３１ 電圧入力端子 ３２ スイッチングクロック入力端子 ３３ 出力端子 ３４ 高圧側スイッチ部 ３５ 低圧側スイッチ部 ３６ 昇圧用フライングコンデンサ ３７ 出力用コンデンサ ＣＬＫ１ スイッチングクロック ＣＬＫ２ スイッチングクロック ＣＬＫ３ スイッチングクロック
Claims (6)
- 【請求項１】 チャージポンプ方式のｎ個（ｎ≧２の整
数）の昇圧回路を備え、その昇圧回路により入力電源電
圧を昇圧する電源回路であって、 各昇圧回路は、該入力電源電圧および前段の昇圧回路ま
でに作成された電位の中から、１種類または２種類を用
いてチャージポンプ動作を行い昇圧する構成となってお
り、その各昇圧回路のチャージポンプ動作を行うための
クロックの周期の全部または一部が異なることを特徴と
する電源回路。 - 【請求項２】 各昇圧回路のクロック周期を後段になる
にしたがって大きくしていくことを特徴とする請求項１
に記載の電源回路。 - 【請求項３】 ある段の昇圧回路で作成された電位とそ
の後段の昇圧回路で昇圧後の電位との昇圧倍率の分だけ
クロック周期を大きくしていくことを特徴とする請求項
２に記載の電源回路。 - 【請求項４】 各昇圧回路は、初段の場合に入力電源電
圧または他段の場合に前段の出力電圧を２倍する構成と
なっており、各昇圧回路のクロック周期は、初段の場合
に任意の周期または他段の場合に前段の昇圧回路におけ
るクロック周期の２倍となることを特徴とする請求項１
に記載の電源回路。 - 【請求項５】 請求項１に記載の電源回路を有すること
を特徴とする表示装置。 - 【請求項６】 請求項５に記載の表示装置を有すること
を特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04394298A JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04394298A JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11252900A true JPH11252900A (ja) | 1999-09-17 |
| JP3384484B2 JP3384484B2 (ja) | 2003-03-10 |
Family
ID=12677761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04394298A Expired - Fee Related JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3384484B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002017466A1 (en) * | 2000-08-23 | 2002-02-28 | Intersil Corporation | Cascadable high efficiency charge pump circuit and related methods |
| US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
| JP2007505596A (ja) * | 2003-09-08 | 2007-03-08 | ペレグリン セミコンダクター コーポレーション | チャージポンプ装置及び出力電源生成方法 |
| JP2013170871A (ja) * | 2012-02-20 | 2013-09-02 | Ryosuke Takeuchi | 表面に図柄を形成した組み合わせ時計 |
| US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US9354654B2 (en) | 2011-05-11 | 2016-05-31 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| CN106575919A (zh) * | 2014-08-18 | 2017-04-19 | 飞利浦照明控股有限公司 | 开关电容器转换器 |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
-
1998
- 1998-02-25 JP JP04394298A patent/JP3384484B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
| WO2002017466A1 (en) * | 2000-08-23 | 2002-02-28 | Intersil Corporation | Cascadable high efficiency charge pump circuit and related methods |
| US9190902B2 (en) | 2003-09-08 | 2015-11-17 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| JP2007505596A (ja) * | 2003-09-08 | 2007-03-08 | ペレグリン セミコンダクター コーポレーション | チャージポンプ装置及び出力電源生成方法 |
| US10965276B2 (en) | 2003-09-08 | 2021-03-30 | Psemi Corporation | Low noise charge pump method and apparatus |
| US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| US9354654B2 (en) | 2011-05-11 | 2016-05-31 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| JP2013170871A (ja) * | 2012-02-20 | 2013-09-02 | Ryosuke Takeuchi | 表面に図柄を形成した組み合わせ時計 |
| CN106575919A (zh) * | 2014-08-18 | 2017-04-19 | 飞利浦照明控股有限公司 | 开关电容器转换器 |
| CN106575919B (zh) * | 2014-08-18 | 2019-08-02 | 飞利浦照明控股有限公司 | 开关电容器转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3384484B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666805B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3487581B2 (ja) | 電源回路それを用いた表示装置及び電子機器 | |
| WO2006043479A1 (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| JP2003111385A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2007074797A (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| WO2007053247B1 (en) | Led bias current control using adaptive fractional charge pump | |
| JP2002159169A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0833323A (ja) | 容量性負荷駆動用ｄｃ−ｄｃブーストコンバータ | |
| JP2003111386A (ja) | Ｄｃ−ｄｃコンバータの制御方法 | |
| CN101212176A (zh) | 升压电路 | |
| CN111869038B (zh) | 电子设备的充电电路及方法、设备、存储介质 | |
| CN107623440A (zh) | 电压转换电路和电源切换电路 | |
| CN101465599B (zh) | 电荷泵降压电路与方法 | |
| CN108365747B (zh) | 切换式电容直流对直流转换器电路及其产生方法 | |
| JP3384484B2 (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
| US20070236972A1 (en) | Semiconductor integrated circuit device, charge pump circuit, and electric appliance | |
| CN113612386B (zh) | 一种多模式降压变换器 | |
| CN114552975A (zh) | 电源转换系统、包括其的电子设备及集成电路 | |
| CN204633599U (zh) | 功率电荷泵及使用该功率电荷泵的电源管理电路 | |
| EP1506611A2 (en) | Charge pump | |
| JPH10215564A (ja) | チャージポンプ型ｄｃ−ｄｃコンバータ | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| CN115360906A (zh) | 电荷泵电路、转换电路、芯片、电子设备及电流控制方法 | |
| Makharia et al. | Integrating power inductors onto the IC-SOC implementation of inductor multipliers for DC-DC converters | |
| JPH0923639A (ja) | 電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |