JPH0923639A - 電圧変換装置 - Google Patents

電圧変換装置

Info

Publication number
JPH0923639A
JPH0923639A JP17261595A JP17261595A JPH0923639A JP H0923639 A JPH0923639 A JP H0923639A JP 17261595 A JP17261595 A JP 17261595A JP 17261595 A JP17261595 A JP 17261595A JP H0923639 A JPH0923639 A JP H0923639A
Authority
JP
Japan
Prior art keywords
terminal
potential
capacitor
voltage
vdd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17261595A
Other languages
English (en)
Inventor
Hiroyuki Umeda
博之 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17261595A priority Critical patent/JPH0923639A/ja
Publication of JPH0923639A publication Critical patent/JPH0923639A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 (修正有) 【課題】リアクタンス素子としてコイルを使用せずに入
力電圧を異なる出力電圧に変換する電圧変換装置におい
て、コスト、実装面積等からチップサイズに制限がある
場合でも高倍率の昇圧を実現する電圧変換装置を提供す
る。 【解決手段】MOSトランジスタとコンデンサから構成
され、第1の電位と第2の電位を交互に出力する第1の
端子1と、第1の端子の電位に応じて電位が交互に切り
替わる第2の端子2と、第1の端子と第2の端子の電位
に応じて第3の電位と第4の電位を出力する第3の端子
3とを備えるチャージポンプ式昇圧ブロック4と、第3
の端子にn個直列に接続されたダイオードD1〜Dn
と、ダイオードの両極にコンデンサC1〜Cn+1の一
端が接続され、コンデンサC1〜Cnの他端には第1の
端子と第2の端子が交互に接続され、コンデンサCn+
1の他端の電位は固定されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は特に電池などの入力電圧
から液晶表示装置を駆動するために必要な高電圧を出力
する電圧変換装置に関する。
【0002】
【従来の技術】従来の電圧変換装置を図4(a)に示
す。入力電源401より接地電位VSS402、正側電
位VDD403が与えられ、接地電位402を基準とし
て正側へ4倍昇圧された出力電圧を出力発生端子419
に発生させるものである。コンデンサ412、413、
414は電荷蓄積用、コンデンサ415は出力電圧平滑
用である。424はクロック入力端子、425はインバ
ータである。MOSトランジスタ404、405、40
6、407、はそれぞれゲート信号408、409、4
10、411により充分オン、オフされるものとする。
端子420はクロックにより接地電位402、正側電位
403が交互に出力され、端子421は端子420が接
地電位402を出力するときは正側電位403を出力
し、端子420が正側電位403を出力するときは接地
電位402を出力するものとする。422は負荷であ
り、423は昇圧ブロックである。MOSトランジスタ
404、405、406、407及び端子421、42
2は表1に示す状態1、状態2を交互に繰り返すものと
する。図4(b)は各端子の電位を示したものである。
まず、状態1では端子420の電位はVSSであり、M
OSトランジスタ404はオンしているため、端子41
6の電位はVDDとなりコンデンサ412は電位差(V
DD−VSS)で充電される。次に、状態2となり端子
420の電位がVSSからVDDになると、コンデンサ
412は状態1で(VDD−VSS)の電位で充電され
ているので端子416の電位は2×VDDにポンプアッ
プされる。このとき端子421の電位はVSSであり、
MOSトランジスタ405はオンしているため、コンデ
ンサ413は(2×VDD−VSS)の電位差で充電さ
れる。再び状態1となりMOSトランジスタ405がオ
フし、端子421の電位がVSSからVDDとなると、
コンデンサ413は状態2で(2×VDD−VSS)で
充電されているので、端子417の電位は3×VDDに
ポンプアップされる。このとき端子420の電位はVS
Sであり、MOSトランジスタ406はオンしているた
め、コンデンサ414は(3×VDD−VSS)の電位
差で充電される。再び状態2となりMOSトランジスタ
406がオフし、端子420の電位がVSSからVDD
になると、コンデンサ414は状態1で(3×VDD−
VSS)で充電されているので、端子418の電位は4
×VDDにポンプアップされる。このときMOSトラン
ジスタ407はオンしているため、出力電圧平滑用コン
デンサ415は(4×VDD−VSS)の電位差で充電
され、と同時に負荷422にもこの電圧が供給される。
MOSトランジスタ407がオフしているときは、出力
電圧平滑用コンデンサ415の放電によって負荷422
に電圧を供給し続ける。
【0003】このように従来の技術では、チャージポン
プ式とよばれる入力された電圧をMOSトランジスタを
介してコンデンサに充・放電することを繰り返して電圧
変換を行っている。
【0004】
【表1】
【0005】
【発明が解決しようとする課題】入力電圧を異なる出力
電圧に変換する電圧変換装置には、リアクタンス素子と
して従来の技術で示したようにコンデンサを用いるもの
と、コイルを用いるものがある。後者のコイルを用いた
電圧変換装置は、ノイズを発生しやすい、電圧変換効率
が低い、コイルの厚みや実装面積が大きいため装置が大
型化する、等の特性が液晶駆動電圧発生用の電圧変換装
置としては無視できない欠点となるため、前者のコンデ
ンサを用いたものが好ましい。しかし、コンデンサを用
いた電圧変換装置にも欠点があり、従来の技術で示した
ようにスイッチ素子としてMOSトランジスタを介して
コンデンサへ電荷の充・放電を行うため、必ずMOSト
ランジスタのオン抵抗の影響による電圧変換装置の出力
インピーダンスが存在する。電圧変換装置の出力インピ
ーダンスとは、負荷に変換した出力電圧を供給したとき
の出力電圧の低下量を表すものであり、液晶表示装置に
よって許容される値が異なる。出力インピーダンスを許
容値まで下げるにはMOSトランジスタを流れるドレイ
ン電流を増やしオン抵抗を下げればよい。ドレイン電流
は非飽和領域では次式で表される。
【0006】 IDS=β〔(VGS−VTH)VDS−1/2VDS2〕 ここで、 β=(W/L)・(ε0・εox/tox)・
μ 但し、 IDS:ドレイン電流 VGS:ゲートソース電圧 VTH:しきい値電圧 VDS:ドレインソース電圧 W:チャネル幅 L:チャネル長 ε0:真空の誘電率 εox:ゲート酸化膜の比誘電率 tox:ゲート酸化膜圧 μ:チャネル中のキャリアの移動度 ドレイン電流を増やすためにはWを大きくして、結果的
にチップサイズを大きくする必要がある。
【0007】しかし、前述の従来技術では高倍率の昇圧
になるほど使用するMOSトランジスタの個数が増えて
しまう。電子機器の低電圧化に伴い、より高倍率の昇圧
が必要とされている現状にも関わらず、コストや実装面
積等からチップ面積に制限がある場合には、個々のMO
SトランジスタのWを大きくする必要がある従来技術で
は高倍率の昇圧は実現できない。
【0008】そこで本発明はこのような課題を解決する
もので、その目的はリアクタンス素子としてコイルを使
用せずに入力電圧を異なる出力電圧に変換する電圧変換
装置において、コスト、実装面積等からチップサイズに
制限がある場合でも高倍率の昇圧を実現する電圧変換装
置を提供することにある。
【0009】本発明の他の目的は、従来技術であるチャ
ージポンプ式昇圧ブロックにダイオードとコンデンサを
付加することで任意の高倍率の昇圧を行う電圧変換装置
を提供することにある。
【0010】
【課題を解決するための手段】本発明の電圧変換装置
は、MOSトランジスタとコンデンサから構成され、第
1の電位と第2の電位を交互に出力する第1の端子1
と、前記第1の端子の電位に応じて電位が交互に切り替
わる第2の端子2と、第1の端子と第2の端子の電位に
応じて第3の電位と第4の電位を出力する第3の端子3
とを備えるチャージポンプ式昇圧ブロック4と、前記第
3の端子にn個直列に接続されたダイオードD1〜Dn
と、前記ダイオードの両極にコンデンサC1〜Cn+1
の一端が接続され、前記コンデンサC1〜Cnの他端に
は前記第1の端子と前記第2の端子が交互に接続され、
前記コンデンサCn+1の他端の電位は固定されている
ことを特徴とする。
【0011】
【実施例】以下、本発明の実施例につき図面を参照して
詳細に説明する。図5は本発明の実施例を示すブロック
図である。MOSトランジスタとコンデンサから構成さ
れ、第1の電位と第2の電位を交互に出力する第1の端
子1と、前記第1の端子の電位に応じて電位が交互に切
り替わる第2の端子2と、第1の端子と第2の端子の電
位に応じて第3の電位と第4の電位を出力する第3の端
子3とを備えるチャージポンプ式昇圧ブロック4と、前
記第3の端子にn個直列に接続されたダイオードD1〜
Dnと、前記ダイオードの両極にコンデンサC1〜Cn
+1の一端が接続され、前記コンデンサC1〜Cnの多
端には前記第1の端子と前記第2の端子が交互に接続さ
れ、前記コンデンサCn+1の多端の電位は固定されて
いる。端子5より電圧変換した所望の電圧を出力する。
【0012】図1〜図3はブロック図図5の具体的実施
例である。詳細な動作は図1〜図3を用いて説明する。
【0013】図1(a)は本発明の1実施例であり、入
力電源101より接地電位VSS102、正側電位VD
D103が与えられ、接地電位102を基準として正側
へ5倍昇圧された出力電圧を端子122に発生させるも
のである。コンデンサ113、114、115、116
は電荷蓄積用、コンデンサ117は出力電圧平滑用であ
る。128はクロック入力端子であり、129はインバ
ータである。MOSトランジスタ104、105、10
6、107はゲート信号108、109、110、11
1、により充分オン、オフされるものとする。112は
ダイオードであり正極側は電荷蓄積用コンデンサの一端
及び端子121に、負極側が端子122に接続される。
125は負荷であり、126は昇圧ブロックである。端
子121はさらに昇圧ブロック126の端子127に接
続される。MOSトランジスタ104、105、10
6、107及び端子121、122は表2に示す状態
1、状態2を交互に繰り返す。図1(b)は各端子の電
位を表したものである。昇圧ブロック126の動作概要
は従来技術例の中で説明しているので、全体動作につい
て説明する。
【0014】状態2でMOSトランジスタ107がオン
して端子121の電位が4×VDDとなるとき、端子1
24の電位はVSSであるから、コンデンサ116は
(4×VDD−VSS)で充電される。次に状態1とな
り、MOSトランジスタ107がオフし、端子124の
電位がVDDとなると状態2で充電されたコンデンサ1
16の端子121の電位は5×VDDとなる。端子12
1と端子122間は接続されたダイオード112が順方
向となるため導通し、端子122の電位は5×VDDと
なる。平滑用コンデンサ117は(5×VDD−VS
S)の電位差で充電されることになる。再び状態2にも
どったとき、端子121の電位が4×VDDに下がる。
端子122の電位は5×VDDであるがダイオード11
2が逆方向となるため端子121と端子122間は非導
通で端子122の電位は5×VDDを保持することがで
きる。
【0015】このように、許容されるチップサイズまで
はMOSトランジスタをスイッチ素子として昇圧を行
い、それ以上の昇圧はチャージポンプ式昇圧ブロックに
ダイオードとコンデンサを接続することで高倍率の昇圧
を実現することができる。
【0016】図2(a)は本発明の他の実施例を示す電
圧変換装置である。入力電源201より接地電位VSS
202、正側電位VDD203が与えられ、接地電位2
02を基準として正側へ7倍昇圧された電圧を端子22
7に発生させるものであり、コンデンサ214,21
5,216,217,218,219 は電荷蓄積用、
コンデンサ220は出力電圧平滑用である。233はク
ロック入力端子であり、234はインバータである。M
OSトランジスタ204,205,206はゲート信号
207,208,209により充分オン、オフされるも
のとする。210,211,212,213はダイオー
ドであり直列に接続され、それぞれ正極側には電荷蓄積
用のコンデンサの一端が接続される。ダイオード210
の正極はさらに昇圧ブロックの端子237に接続され、
ダイオード213の負極側は端子227に接続される。
230は負荷であり、231は昇圧ブロックである。M
OSトランジスタ204、205、206及び端子22
8、229は表3に示す状態1、状態2を交互に繰り返
す。図(b)は各端子の電位を表したものである。図2
の回路動作は図1と同様であり、昇圧ブロック231に
より状態1でMOSトランジスタ206がオンして端子
223の電位が3×VDDとなるとき、端子228の電
位はVSSであるから、コンデンサ216は(3×VD
D−VSS)で充電される。次に状態2となり、MOS
トランジスタ206がオフし、端子228の電位がVD
Dとなると状態1で充電されたコンデンサ216の端子
223の電位は4×VDDとなる。端子223と端子2
24間は接続されたダイオード210が順方向となるた
め導通し、端子224の電位は4×VDDとなる。この
とき端子229の電位はVSSでありコンデンサ217
は(4×VDD−VSS)の電位差で充電される。再び
状態1になると端子229の電位がVDDとなるため端
子224の電位は5×VDDとなる。同様にコンデンサ
への充電を繰り返し、平滑用コンデンサ220は(7×
VDD−VSS)の電位差で充電されることになる。図
2(a)は図1(a)で示した装置からMOSトランジ
スタとコンデンサの組を1つ削除し、ダイオードとコン
デンサの組を3つ追加したものであり、昇圧ブロックで
3倍の昇圧を行い、ダイオードを4個用いて3+4=7
倍の昇圧を実現できる電圧変換装置である。
【0017】図3に本発明の他の実施例であり負方向に
昇圧させた電圧変換装置を示す。図3(a)では図2
(a)に示した装置に対して、入力電源の極性とダイオ
ードの極性が全て反対である。
【0018】入力電源301より接地電位VDD30
2、負側電位VSS303が与えられ、接地電位302
を基準として負側へ7倍昇圧された電圧を端子327に
発生させるものであり、コンデンサ314,315,3
16,317,318,319は電荷蓄積用、コンデン
サ320は出力電圧平滑用である。333はクロック入
力端子であり、334はインバータである。MOSトラ
ンジスタ304,305,306はゲート信号307,
308,309により充分オン、オフされるものとす
る。310,311,312,313はダイオードであ
り直列に接続され、それぞれ負極側には電荷蓄積用のコ
ンデンサの一端が接続される。ダイオード310の負極
はさらに昇圧ブロック331の端子332に接続され、
ダイオード313の正極側は端子327に接続される。
330は負荷であり、331は昇圧ブロックである。M
OSトランジスタ304、305、306及び端子32
8、329は表4に示す状態1、状態2を交互に繰り返
す。図3(b)は各端子の電位を表したものである。回
路動作は図2と同様であり、昇圧ブロック331により
状態1でMOSトランジスタ306がオンして端子32
3の電位が3×VSSとなるとき、端子328の電位は
VDDであるから、コンデンサ316は(3×VSS−
VDD)の電位差で充電される。次に状態2となり、M
OSトランジスタ306がオフし、端子328の電位が
VSSとなると状態1で充電されたコンデンサ316の
端子323の電位は4×VSSとなる。端子323と端
子324間は接続されたダイオード310が順方向とな
るため導通し、端子324の電位は4×VSSとなる。
このとき端子329の電位はVDDでありコンデンサ3
17は(4×VSS−VDD)で充電される。再び状態
1になると端子329の電位がVSSとなるため端子3
24の電位は5×VSSとなる。同様にコンデンサへの
充電を繰り返し、平滑用コンデンサ320は(7×VS
S−VDD)の電位差で充電されることになる。
【0019】尚、図1の例ではMOSトランジスタとコ
ンデンサを用いた昇圧ブロックで4倍昇圧を行っている
が、図2、図3の例の如く昇圧ブロックではチップサイ
ズ等の制限しだいで何倍の昇圧を行おうとも何等本発明
を脱しない。
【0020】また、図1の例ではダイオードを1個用い
て昇圧ブロックの昇圧倍数+1倍の昇圧を行っているが
図2、図3の例の如くダイオードを複数用いて昇圧ブロ
ックの昇圧倍数+何倍の昇圧を行おうとも何等本発明を
脱しない。
【0021】また、図1、図2の実施例は入力電圧VD
Dを接地電位VSSを基準として正方向に昇圧している
が、図3の例の如く負方向に昇圧させた場合も何等本発
明を脱しない。
【0022】
【表2】
【0023】
【表3】
【0024】
【表4】
【0025】
【発明の効果】以上のように本発明によれば、チップサ
イズに制限があってもダイオードとコンデンサを付加す
るだけで高倍率の昇圧が可能なため、小型で低コストの
電圧変換装置を得られる。さらに、リアクタンス素子と
してコイルを用いないので小型で低ノイズの利点を持
つ。
【図面の簡単な説明】
【図1】(a)本発明の電圧変換装置の実施例を表す
図。 (b)図1(a)の各端子の電位を表す図。
【図2】(a)本発明の電圧変換装置の実施例を表す
図。 (b)図2(a)の各端子の電位を表す図。
【図3】(a)本発明の電圧変換装置の実施例を表す
図。 (b)図3(a)の各端子の電位を表す図。
【図4】(a)従来の電圧変換装置の実施例を表す図。 (b)図4(a)の各端子の電位を表す図。
【図5】本発明の電圧変換装置の実施例を表すブロック
図。
【符号の説明】
101、201、301、401 電源 104、105、106、107 MOSトランジスタ 112 ダイオード 113、114、115、116、117 コンデンサ 125 負荷 126 チャージポンプ式昇圧ブロック 129 インバータ 204、205、206 MOSトランジスタ 210、211、212、213 ダイオード 214、215、216、217、218、219、2
20 コンデンサ 230 負荷 231 チャージポンプ式昇圧ブロック 234 インバータ 304、305、306 MOSトランジスタ 310、311、312、313 ダイオード 314、315、316、317、318、319、3
20 コンデンサ 330 負荷 331 チャージポンプ式昇圧ブロック 334 インバータ 404、405、406、407 MOSトランジスタ 412、413、414、415 コンデンサ 422 負荷 423 チャージポンプ式昇圧ブロック 425 インバータ D1〜Dn ダイオード C1〜Cn+1 コンデンサ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】MOSトランジスタとコンデンサから構成
    され、第1の電位と第2の電位を交互に出力する第1の
    端子1と、前記第1の端子の電位に応じて電位が交互に
    切り替わる第2の端子2と、第1の端子と第2の端子の
    電位に応じて第3の電位と第4の電位を出力する第3の
    端子3とを備えるチャージポンプ式昇圧ブロック4と、
    前記第3の端子にn個直列に接続されたダイオードD1
    〜Dnと、前記ダイオードの両極にコンデンサC1〜C
    n+1の一端が接続され、前記コンデンサC1〜Cnの
    他端には前記第1の端子と前記第2の端子が交互に接続
    され、前記コンデンサCn+1の他端の電位は固定され
    ていることを特徴とする電圧変換装置。
JP17261595A 1995-07-07 1995-07-07 電圧変換装置 Pending JPH0923639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17261595A JPH0923639A (ja) 1995-07-07 1995-07-07 電圧変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17261595A JPH0923639A (ja) 1995-07-07 1995-07-07 電圧変換装置

Publications (1)

Publication Number Publication Date
JPH0923639A true JPH0923639A (ja) 1997-01-21

Family

ID=15945166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17261595A Pending JPH0923639A (ja) 1995-07-07 1995-07-07 電圧変換装置

Country Status (1)

Country Link
JP (1) JPH0923639A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10243636A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 昇圧回路及び半導体記憶装置
KR20020094878A (ko) * 2001-06-07 2002-12-18 가부시키가이샤 히타치세이사쿠쇼 화상 표시 패널 및 화상 표시 패널을 구비한 화상 뷰어
JP2004004609A (ja) * 2002-04-23 2004-01-08 Samsung Electronics Co Ltd 液晶表示装置の駆動電圧発生回路及びその方法
KR100556693B1 (ko) * 2001-09-19 2006-03-07 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치 및 방법
KR100577993B1 (ko) * 2001-08-20 2006-05-11 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치
CN100407562C (zh) * 2003-06-19 2008-07-30 精工爱普生株式会社 升压电路、半导体装置及显示装置
US9106126B2 (en) 2010-05-06 2015-08-11 Samsung Display Co., Ltd. Voltage generating circuit and display apparatus having the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10243636A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 昇圧回路及び半導体記憶装置
KR20020094878A (ko) * 2001-06-07 2002-12-18 가부시키가이샤 히타치세이사쿠쇼 화상 표시 패널 및 화상 표시 패널을 구비한 화상 뷰어
KR100577993B1 (ko) * 2001-08-20 2006-05-11 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치
KR100556693B1 (ko) * 2001-09-19 2006-03-07 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치 및 방법
JP2004004609A (ja) * 2002-04-23 2004-01-08 Samsung Electronics Co Ltd 液晶表示装置の駆動電圧発生回路及びその方法
JP4632113B2 (ja) * 2002-04-23 2011-02-16 三星電子株式会社 液晶表示装置の駆動電圧発生回路及びその方法
CN100407562C (zh) * 2003-06-19 2008-07-30 精工爱普生株式会社 升压电路、半导体装置及显示装置
US9106126B2 (en) 2010-05-06 2015-08-11 Samsung Display Co., Ltd. Voltage generating circuit and display apparatus having the same

Similar Documents

Publication Publication Date Title
US6515535B2 (en) Charge pump circuit
JP4193462B2 (ja) 昇圧回路
TW522648B (en) Charge pump circuit
TW200525869A (en) Switching power supply and semiconductor IC
US11652407B2 (en) Switching capacitor converter and driving circuit
JP3675457B2 (ja) 昇圧クロック生成回路及び半導体装置
CN203219176U (zh) 电荷泵电路
US6674317B1 (en) Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation
US20200021187A1 (en) Serial-parallel switch negative charge pump
US20050012542A1 (en) Power supply
US20060133176A1 (en) Charge pump with ensured pumping capability
JPH0923639A (ja) 電圧変換装置
JP3384484B2 (ja) 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器
JP3006320B2 (ja) 高効率ドライバ−を有する電圧変換回路
JP3548161B2 (ja) チャージポンプ回路
TW577078B (en) Booster circuit capable of switching between a conventional mode and a low consumption current mode
US6724240B2 (en) Method and integrated circuit for boosting a voltage
KR100386864B1 (ko) 승압 회로
JP2002044940A (ja) Mosスイッチング回路
JP3374830B2 (ja) 昇圧回路
JP2002233134A (ja) チャージポンプ回路
JP3524845B2 (ja) チャージポンプ回路
JP4281360B2 (ja) チャージポンプ回路
JP2004242487A (ja) 昇圧方法および昇圧回路
JP2002084740A (ja) チャージポンプ回路