CN1310410C - 具有时钟脉冲倍压的电荷泵送电路与方法 - Google Patents

具有时钟脉冲倍压的电荷泵送电路与方法 Download PDF

Info

Publication number
CN1310410C
CN1310410C CNB021526575A CN02152657A CN1310410C CN 1310410 C CN1310410 C CN 1310410C CN B021526575 A CNB021526575 A CN B021526575A CN 02152657 A CN02152657 A CN 02152657A CN 1310410 C CN1310410 C CN 1310410C
Authority
CN
China
Prior art keywords
circuit
voltage
pulse signal
clock pulse
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021526575A
Other languages
English (en)
Other versions
CN1505248A (zh
Inventor
黄仲盟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CNB021526575A priority Critical patent/CN1310410C/zh
Publication of CN1505248A publication Critical patent/CN1505248A/zh
Application granted granted Critical
Publication of CN1310410C publication Critical patent/CN1310410C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

一种电荷泵送电路包括：至少一升压电路，升压电路是串联连接，且升压电路分别具有一电源供应端、一升压端以及一输出端；以及至少一倍压电路，分别具有一输入端、一第一输出端以及一第二输出端，倍压电路是藉由第二输出端串联连接，第一个倍压电路的输入端是电连接一时钟脉冲信号，第一输出端输出一第一时钟脉冲信号，第二输出端输出一第二时钟脉冲信号，第一时钟脉冲信号是为第二时钟脉冲信号的倍压信号，倍压电路的第一输出端是分别电连接升压电路的升压端。本发明利用倍压电路将一时钟脉冲信号的电压大小转换输出，增加时钟脉冲信号的电压大小，以提高升压电路连结节点的一节点电压，而使电荷泵送电路能提供稳定的一输出电压。

Description

具有时钟脉冲倍压的电荷泵送电路与方法
(1)技术领域
本发明有关一种具有时钟脉冲倍压的电荷泵送电路与方法。
(2)背景技术
电荷泵送电路是在正常输入电压下以产生一较高的输出电压。而电荷泵送电路通常应用在一些非挥发性(Non-Volatile)存储器中，譬如快闪存储器(Flashmemory)、电可擦可编程只读存储器(EEPROM memory)，藉由控制浮动栅(FloatingGate)中电荷的储存量，以决定晶体管的开或关，使快闪存储器(Flash memory)可以完成三种基本操作模式，亦即读(一个byte或word)、写(一个byte或word)以及抹除(一个或多个存储器空间)的操作模式。
请参阅图1，是习知一四级狄克森电荷泵送电路(four-stage Dickson chargepump circuit)的电路示意图。如图1所示，该电荷泵送电路100包括四个升压电路101，102，103，104，该升压电路101，102，103，104是分别具有一电源供应端、一升压端110，111，112，113以及一输出端，且该升压电路101，102，103，104是与一输入节点105以及一输出节点109串联连接，该升压电路的相互连结点分别形成三个电压节点106，107，108。另外，该升压电路101，102，103，104包括一通道互补式金属氧化物半导体(MOS)晶体管，且该通道互补式金属氧化物半导体晶体管的一基极是电连接一集电极形成一二极管耦合晶体管(diode-coupled transistor)118，119，120，121。
在该狄克森电荷泵送电路100中，该升压电路101包括一电容114，该电容114的一端为该升压端110是接收一时钟脉冲信号CLK，另一端是电连接至该输入节点105。该升压电路102包括一电容115，该电容115的一端为该升压端111是接收该时钟脉冲信号CLK的一反相信号，另一端是电连接至该输入节点106。该升压电路103包括一电容116，该电容116的一端为该升压端112是接收该时钟脉冲信号CLK，另一端是电连接至该输入节点107。该升压电路104包括一电容117，该电容117的一端为该升压端113是接收该时钟脉冲信号CLK的该反相信号，另一端是电连接至该输入节点108。而该二极管耦合晶体管118是操作为一单向开关，将该电容114的储存电荷传送至该电容115，同理，该二极管耦合晶体管119操作为一单向开关，将该电容115的储存电荷传送至该电容116，该二极管耦合晶体管120操作为一单向开关，将该电容116的储存电荷传送至该电容117，该二极管耦合晶体管121操作为一单向开关，将该电容117的储存电荷传送至一输出电容Cout。
该狄克森电荷泵送电路100还包括一二极管耦合晶体管122，该二极管耦合晶体管122是电连接于一输入电压VDD与该输入节点105之间，该二极管耦合晶体管122是操作为一单向开关，将该输入电压VDD的电荷传送至该电容114。
然而，电荷是否能传送至下一级则取决于该升压电路中该电源供应端与该输出端的一电压差是否大于该二极管耦合晶体管的一临界电压(threshold voltage)值。另外，该电荷泵送电路是利用该时钟脉冲信号CLK以及该时钟脉冲信号CLK的反相信号来增加该节点的该节点电压的大小。对于一n级狄克森电荷泵送电路，其一输出电压Vout由下列方程式表示的：
V out = V DD + nΔV - Σ k = 1 n V th ( V k )
ΔV = V DD C C + C s - I out f ( C + C s )
其中，VDD为该时钟脉冲信号的一电压大小，Cs为各节点的一杂散电容值，f为时钟脉冲信号的一频率值，Iout为该电荷泵送电路的一输出电流值。
因此，为使该电荷泵送电路正常运作的必要条件为ΔV/＞Vth。
然而，由于晶体管的基座效应(Body Effect)会增加该临界电压的大小，且当输入电压的电压大小低于1.8V时，则该时钟脉冲信号无法增加足够的该节点电压以克服临界电压。
(3)发明内容
本发明的主要目的在于提供一种具有时钟脉冲倍压的电荷泵送电路与一种控制电荷泵送电路的方法，以使时钟脉冲信号增加足够的该节点电压以克服临界电压。
根据本发明一方面的电荷泵送电路，其特点是，包括：至少一升压电路，该升压电路是串联连接，且该升压电路是分别具有一电源供应端、一升压端以及一输出端；以及至少一倍压电路，分别具有一输入端、一第一输出端以及一第二输出端，该倍压电路是藉由该第二输出端串联连接，该倍压电路的该输入端是电连接一时钟脉冲信号，该第一输出端输出一第一时钟脉冲信号，该第二输出端输出一第二时钟脉冲信号，该第一时钟脉冲信号是为该第二时钟脉冲信号的倍压信号，该第一时钟脉冲信号和第二时钟脉冲信号是与该时钟脉冲信号反相，该倍压电路的该第一输出端是分别电连接该升压电路的该升压端；其中，该倍压电路包括：其中，该倍压电路包括：一反相放大器，电连接一电源的一第一p型通道互补式金属氧化物半导体晶体管，与该第一p型通道互补式金属氧化物半导体晶体管电连接的一第二P型通道互补式金属氧化物半导体晶体管，电连接该第一p型通道互补式金属氧化物半导体晶体管和反相放大器的一电容，以及与反相放大器和该第一p型通道互补式金属氧化物半导体晶体管、该第二P型通道互补式金属氧化物半导体晶体管电连接的一N型通道互补式金属氧化物半导体晶体管。
本发明的电荷泵送电路包括至少一升压电路以及至少一倍压电路，该倍压电路是将一时钟脉冲信号的电压大小转换输出为两倍电压大小，以增加该升压电路连结节点之间的一节点电压，而使该电荷泵送电路能提供稳定的一输出电压。
根据上述的构想，其中该升压电路包括：一切换电路，具有一第一信号端、一第二信号端以及一控制端，该第二信号端是电连接下一级该切换电路的该第一信号端；以及一电能储存电路，具有一第一端是电连接该第二信号端，以及一第二端是为该升压电路的该升压端。
根据上述的构想，其中该切换电路包括一N型通道互补式金属氧化物半导体晶体管。
根据上述的构想，其中该电能储存电路包括一电容。
根据上述的构想，其中该升压电路包括一通道互补式金属氧化物半导体(MOS)晶体管，且该通道互补式金属氧化物半导体晶体管包括一基极和一集电极，该基极电连接该集电极形成一二极管偶合晶体管(diode-coupledtransistor)。
根据上述的构想，其中该倍压电路是为一二倍倍压电路。
根据上述的构想，其中该倍压电路中：该反相放大器，具有一输入端是为该倍压电路的该输入端，以及一输出端是为该倍压电路的该第二输出端；该第一p型通道互补式金属氧化物半导体(PMOS)晶体管，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接一电源；该第二P型通道互补式金属氧化物半导体晶体管，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接该第一P型通道互补式金属氧化物半导体晶体管的该第二导电端，该基极端是电连接该倍压电路的该输入端，该第二导电端是为该倍压电路的该第一输出端；该电容，电连接该第一P型通道互补式金属氧化物半导体晶体管的该第二导电端以及该反相放大器的该输出端；该N型通道互补式金属氧化物半导体晶体管，具有一基极、一第一导电端以及一第二导电端，该基极是电连接该倍压电路的该输入端，该第一导电端是电连接该第一P型通道互补式金属氧化物半导体晶体管的该基极端以及该第二P型通道互补式金属氧化物半导体晶体管的该第二导电端。
本发明另一方面的控制一电荷泵送电路的方法，使该电荷泵送电路的一输出节点提供一升压电压，且该电荷泵送电路具有一输入节点电连接一电压，该电荷泵送电路包括：至少一升压电路，该升压电路是串联连接于该输入节点与该输出节点之间，且该升压电路分别具有一电源供应端、一升压端以及一输出端；该方法包括下列步骤：提供一时钟脉冲信号；将该时钟脉冲信号转换产生一第一时钟脉冲信号，将该第一时钟脉冲信号该连接至相对应的该升压电路的该升压端；将该时钟脉冲信号转换产生一第二时钟脉冲信号；该第一时钟脉冲信号是该第二时钟脉冲信号的倍压信号，且该第一时钟脉冲信号和第二时钟脉冲信号均与该时钟脉冲信号反相。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
(4)附图说明
图1是习知一四级狄克森电荷泵送电路(four-stage Dickson charge pumpcircuit)的电路示意图。
图2是本发明较佳实施例的具有时钟脉冲倍压电荷泵送电路的电路方块图。
图3是本发明较佳实施例的时钟脉冲倍压电路的电路示意图。
(5)具体实施方式
请参阅图2，它是本发明较佳实施例的具有时钟脉冲倍压电荷泵送电路的电路方块图。如图2所示，一四级电荷泵送电路200包括四个升压电路201，202，203，204，该升压电路201，202，203，204分别具有一电源供应端、一升压端210，211，212，213以及一输出端，且该升压电路201，202，203，204是与一输入节点205以及一输出节点209串联连接，该升压电路的相互连结点分别形成三个电压节点206，207，208。另外，该升压电路201，202，203，204包括一通道互补式金属氧化物半导体(MOS)晶体管且该通道互补式金属氧化物半导体晶体管的一基极是电连接一集电极形成一二极管耦合晶体管(diode-coupled transistor)218，219，220，221。
在该电荷泵送电路200中，该四级电荷泵送电路200包括四个倍压电路223，224，225，226，是分别具有一输入端、一第一输出端以及一第二输出端，该倍压电路223，224，225，226是藉由该第二输出端串联连接，该倍压电路223的该输入端是电连接一时钟脉冲信号CLK，该第一输出端输出一第一时钟脉冲信号，该第二输出端输出一第二时钟脉冲信号，该第一时钟脉冲信号是为该第二时钟脉冲信号的倍压信号，该倍压电路223的该第一输出端是电连接该升压电路201的该升压端210，该倍压电路224的该第一输出端是电连接该升压电路202的该升压端211，该倍压电路225的该第一输出端是电连接该升压电路203的该升压端212，该倍压电路226的该第一输出端是电连接该升压电路204的该升压端213。
另外，该升压电路201包括一电容214，该电容214的一端为该升压端210是接收一倍压时钟脉冲信号的反相信号，另一端是电连接至该输入节点205。该升压电路202包括一电容215，该电容215的一端为该升压端211是接收该时钟脉冲信号CLK的该倍压时钟脉冲信号CLK2，另一端是电连接至该输入节点206。该升压电路203包括一电容216，该电容216的一端为该升压端212是接收该倍压时钟脉冲信号的反相信号，另一端是电连接至该输入节点207。该升压电路204包括一电容217，该电容217的一端为该升压端213是接收该倍压时钟脉冲信号CLK2，另一端是电连接至该输入节点208。而该二极管耦合晶体管218操作为一单向开关，将该电容214的储存电荷传送至该电容215，同理，该二极管耦合晶体管219操作为一单向开关，将该电容215的储存电荷传送至该电容216，该二极管耦合晶体管220操作为一单向开关，将该电容216的储存电荷传送至该电容217，该二极管耦合晶体管221操作为一单向开关，将该电容217的储存电荷传送至一输出电容Cout。
该电荷泵送电路200还包括一二极管耦合晶体管222，该二极管耦合晶体管222是电连接于一输入电压VDD与该输入节点205之间，该二极管耦合晶体管222是操作为一单向开关，将该输入电压VDD的电荷传送至该电容214。
因此，根据本发明的构想，利用一倍压电路增加节点电压的大小以克服因晶体管的基座效应(Body Effect)所增加的一临界电压的大小，即使当输入电压的电压大小低于1.8V时，亦可顺利将该输入电压传送至该输出电压。
请参阅图3，是本发明较佳实施例的时钟脉冲倍压电路的电路示意图。如图3所示，一两倍压电路300包括：一反相放大器301、一第一PMOS晶体管302、一第二PMOS晶体管303、一电容304以及一NMOS晶体管305。
其中，该反相放大器301，具有一输入端是为该倍压电路的该输入端，以及一输出端是为该倍压电路的该第二输出端。该第一PMOS晶体管302，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接该输入电压VDD。该第二PMOS晶体管303，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接该第一PMOS晶体管302的该第二导电端，该基极端是电连接该倍压电路的该输入端，该第二导电端是为该倍压电路的该第一输出端。该电容304，电连接该第一PMOS晶体管302的该第二导电端以及该反相放大器301的该输出端。该NMOS晶体管305，具有一基极、一第一导电端以及一第二导电端，该基极是电连接该倍压电路300的该输入端，该第一导电端是电连接该第一PMOS晶体管302的该基极端以及该第二PMOS晶体管303的该第二导电端。
设该倍压电路的该输入端是接收该时钟脉冲信号CLK，则该第二输出端输出该时钟脉冲信号的一反相信号，又当该时钟脉冲信号的电压大小为VDD时，此时该NMOS晶体管305导通以及该第二PMOS晶体管303不导通，并使得该第一PMOS晶体管302导通，该输入电压VDD对该电容304充电；当该时钟脉冲信号的电压转变为0V时，此时因为该电容304具有一电压VDD，并藉由该反相放大器301所输出的该反相信号可在该第一输出端产生该倍压时钟脉冲信号的反相信号。
综合上述，本发明提供一种具有时钟脉冲倍压的电荷泵送电路与方法，利用一倍压电路增加一时钟脉冲信号的大小以提高足够的节点电压以克服由于一晶体管的基座效应(Body Effect)所增加的一临界电压的大小，因此得以解决习知电荷泵送电路技术缺失，进而达成本发明的研发目的。

Claims (8)

1.一种电荷泵送电路，其特征在于，包括：
至少一升压电路，该升压电路是串联连接，且该升压电路是分别具有一电源供应端、一升压端以及一输出端；以及
至少一倍压电路，分别具有一输入端、一第一输出端以及一第二输出端，该倍压电路是藉由该第二输出端串联连接，该倍压电路的该输入端是电连接一时钟脉冲信号，该第一输出端输出一第一时钟脉冲信号，该第二输出端输出一第二时钟脉冲信号，该第一时钟脉冲信号是为该第二时钟脉冲信号的倍压信号，该第一时钟脉冲信号和第二时钟脉冲信号是与该时钟脉冲信号反相，该倍压电路的该第一输出端是分别电连接该升压电路的该升压端；
其中，该倍压电路包括：一反相放大器，电连接一电源的一第一p型通道互补式金属氧化物半导体晶体管，与该第一p型通道互补式金属氧化物半导体晶体管电连接的一第二P型通道互补式金属氧化物半导体晶体管，电连接该第一p型通道互补式金属氧化物半导体晶体管和反相放大器的一电容，以及与反相放大器和该第一p型通道互补式金属氧化物半导体晶体管、该第二P型通道互补式金属氧化物半导体晶体管电连接的一N型通道互补式金属氧化物半导体晶体管。
2.如权利要求1所述的电荷泵送电路，其特征在于，该升压电路包括：
一切换电路，具有一第一信号端、一第二信号端以及一控制端，该第二信号端是电连接下一级该切换电路的该第一信号端；以及
一电能储存电路，具有一第一端是电连接该第二信号端，以及一第二端是为该升压电路的该升压端。
3.如权利要求2所述的电荷泵送电路，其特征在于，该切换电路包括一N型通道互补式金属氧化物半导体晶体管。
4.如权利要求2所述的电荷泵送电路，其特征在于，该电能储存电路包括一电容。
5.如权利要求1所述的电荷泵送电路，其特征在于，该升压电路包括一通道互补式金属氧化物半导体晶体管，且该通道互补式金属氧化物半导体晶体管包括一基极和一集电极，该基极电连接该集电极形成一二极管耦合晶体管。
6.如权利要求1所述的电荷泵送电路，其特征在于，该倍压电路是为一二倍倍压电路。
7.如权利要求1所述的电荷泵送电路，其特征在于，该倍压电路中：
该反相放大器，具有一输入端是为该倍压电路的该输入端，以及一输出端是为该倍压电路的该第二输出端；
该第一p型通道互补式金属氧化物半导体晶体管，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接一电源；
该第二P型通道互补式金属氧化物半导体晶体管，具有一基极端、一第一导电端以及一第二导电端，该第一导电端是电连接该第一P型通道互补式金属氧化物半导体晶体管的该第二导电端，该基极端是电连接该倍压电路的该输入端，该第二导电端是为该倍压电路的该第一输出端；
该电容，电连接该第一P型通道互补式金属氧化物半导体晶体管的该第二导电端以及该反相放大器的该输出端；以及
该N型通道互补式金属氧化物半导体晶体管，具有一基极、一第一导电端以及一第二导电端，该基极是电连接该倍压电路的该输入端，该第一导电端是电连接该第一P型通道互补式金属氧化物半导体晶体管的该基极端以及该第二P型通道互补式金属氧化物半导体晶体管的该第二导电端。
8.一种控制电荷泵送电路的方法，使该电荷泵送电路的一输出节点提供一升压电压，且该电荷泵送电路具有一输入节点电连接一电压，该电荷泵送电路包括：至少一升压电路，该升压电路是串联连接于该输入节点与该输出节点之间，且该升压电路分别具有一电源供应端、一升压端以及一输出端；其特征在于，该方法包括下列步骤：
提供一时钟脉冲信号；
将该时钟脉冲信号转换产生一第一时钟脉冲信号，将该第一时钟脉冲信号该连接至相对应的该升压电路的该升压端；
将该时钟脉冲信号转换产生一第二时钟脉冲信号；
该第一时钟脉冲信号是该第二时钟脉冲信号的倍压信号，且该第一时钟脉冲信号和第二时钟脉冲信号均与该时钟脉冲信号反相。
CNB021526575A 2002-11-28 2002-11-28 具有时钟脉冲倍压的电荷泵送电路与方法 Expired - Lifetime CN1310410C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021526575A CN1310410C (zh) 2002-11-28 2002-11-28 具有时钟脉冲倍压的电荷泵送电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021526575A CN1310410C (zh) 2002-11-28 2002-11-28 具有时钟脉冲倍压的电荷泵送电路与方法

Publications (2)

Publication Number Publication Date
CN1505248A CN1505248A (zh) 2004-06-16
CN1310410C true CN1310410C (zh) 2007-04-11

Family

ID=34234832

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021526575A Expired - Lifetime CN1310410C (zh) 2002-11-28 2002-11-28 具有时钟脉冲倍压的电荷泵送电路与方法

Country Status (1)

Country Link
CN (1) CN1310410C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849907B2 (ja) * 2006-02-22 2012-01-11 セイコーインスツル株式会社 チャージポンプ回路
JP4805748B2 (ja) * 2006-07-28 2011-11-02 Ｏｋｉセミコンダクタ株式会社 昇圧回路
CN100479307C (zh) * 2007-06-06 2009-04-15 南京大学 一种低电压、高增益电荷泵电路
CN101499809B (zh) * 2009-02-16 2013-03-13 北京星网锐捷网络技术有限公司 接收芯片电路与通信系统
CN111247454B (zh) * 2017-10-30 2023-11-10 深圳帧观德芯科技有限公司 具有基于mems开关的dc-dc转换器的辐射检测器
CN116505759A (zh) * 2023-03-16 2023-07-28 长沙泰科阳微电子有限公司 一种可调节电压的电荷泵电路及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211637A (ja) * 2000-01-21 2001-08-03 Haruo Kobayashi チャージポンプ回路
JP2002305872A (ja) * 2001-01-27 2002-10-18 Samsung Electronics Co Ltd 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211637A (ja) * 2000-01-21 2001-08-03 Haruo Kobayashi チャージポンプ回路
JP2002305872A (ja) * 2001-01-27 2002-10-18 Samsung Electronics Co Ltd 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路

Also Published As

Publication number Publication date
CN1505248A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
US6781440B2 (en) Charge pump circuit with voltage multiplier for boosting clock signal and method thereof
US7145382B2 (en) Charge pump circuit suitable for low-voltage process
US7215179B2 (en) Booster circuit
US5748032A (en) Charge pumping circuit for generating a high output voltage
US7586361B2 (en) Semiconductor device comprising a charge pump operated by clock signals
JP2004274861A (ja) 昇圧回路
CN101159412A (zh) 包含升压电路的电子器件
US8018270B2 (en) Charge pump circuit
CN102290981A (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
US6633494B2 (en) Low voltage charge pump employing distributed charge boosting
JP3655116B2 (ja) チャージポンプ回路の駆動方法及び電圧変換回路
CN1310410C (zh) 具有时钟脉冲倍压的电荷泵送电路与方法
US20150214837A1 (en) Charge pump circuit
US6670844B2 (en) Charge pump circuit
US6191963B1 (en) Charge pump with no diode drop at output stage
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
US10157645B2 (en) Booster circuit and non-volatile memory including the same
RU2159472C2 (ru) Устройство для умножения напряжения
CN110601528A (zh) 电荷泵及存储设备
US20040000945A1 (en) Pumping circuit
US11114937B2 (en) Charge pump circuit
JPH0923639A (ja) 電圧変換装置
JP3450091B2 (ja) 昇圧回路装置及び昇圧方法
JP2005117830A (ja) チャージポンプ回路
JP3354708B2 (ja) 半導体昇圧回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070411

CX01 Expiry of patent term