JP3450091B2 - 昇圧回路装置及び昇圧方法 - Google Patents
昇圧回路装置及び昇圧方法Info
- Publication number
- JP3450091B2 JP3450091B2 JP08113395A JP8113395A JP3450091B2 JP 3450091 B2 JP3450091 B2 JP 3450091B2 JP 08113395 A JP08113395 A JP 08113395A JP 8113395 A JP8113395 A JP 8113395A JP 3450091 B2 JP3450091 B2 JP 3450091B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit device
- voltage
- switch circuit
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置内部で外部
電源電圧よりも高い電圧を発生させる昇圧回路装置及び
昇圧方法に関する。
電源電圧よりも高い電圧を発生させる昇圧回路装置及び
昇圧方法に関する。
【０００２】
【従来の技術】例えばＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）において、ワード線の電位を上
昇させることでＤＲＡＭを構成するメモリセルを構成す
るトランジスタ寸法を小さくすることができる。上記ワ
ード線の電位を上昇させるためには、上記ワード線が接
続されるデコーダ回路の電源電圧を当該ＤＲＡＭに外部
から供給される電圧よりも高くする必要がある。このよ
うな昇圧回路に関する発明として、例えば特公平４−５
８２０６号公報に開示される発明がある。この公報の発
明は、容量を介して印加するクロックによって電源電圧
に充電された節点を更に上記電源電圧以上に上昇させる
半導体ブースト回路に関するものである。該半導体ブー
スト回路は、少なくとも２個の容量が直列に接続された
直列容量群と、各接続点を駆動するドライバー回路を設
ける。上記ドライバー回路は、入力信号によって上記接
続点を電源電圧に上げるトランジスタと、グランドレベ
ルに下げるトランジスタとを備え、上記接続点が電源電
圧以上になった場合、上記ドライバー回路の出力をハイ
インピーダンスにする。動作をより詳しく説明すると、
まず、上記ドライバー回路は、ブースト回路の出力（電
源電圧以上に上昇させる点）に最も近い第１の容量を電
源電圧に充電する。次に、上記ドライバー回路は、上記
第１容量の負極側の接続点を上記ドライバー回路により
電源電圧にする。このときブースト作用により上記第１
容量の正極側の接続点が電源電圧の２倍の電圧となる
（正極側のドライバー回路の出力はハイインピーダンス
となる）。ブースト回路の出力から次に近い第２の容量
の負極側をドライバー回路により、電源電圧にする。こ
のとき第２の容量の正極は、電源電圧の２倍になり、第
１の容量の正極は電源電圧の３倍となり、ブースト回路
の出力も電源電圧の３倍の電圧となる。尚、寄生容量及
び出力の負荷容量は無視している。このようにして、更
に複数の容量を直列に接続することで更に高電圧の出力
を得ることができる。
ム・アクセス・メモリ）において、ワード線の電位を上
昇させることでＤＲＡＭを構成するメモリセルを構成す
るトランジスタ寸法を小さくすることができる。上記ワ
ード線の電位を上昇させるためには、上記ワード線が接
続されるデコーダ回路の電源電圧を当該ＤＲＡＭに外部
から供給される電圧よりも高くする必要がある。このよ
うな昇圧回路に関する発明として、例えば特公平４−５
８２０６号公報に開示される発明がある。この公報の発
明は、容量を介して印加するクロックによって電源電圧
に充電された節点を更に上記電源電圧以上に上昇させる
半導体ブースト回路に関するものである。該半導体ブー
スト回路は、少なくとも２個の容量が直列に接続された
直列容量群と、各接続点を駆動するドライバー回路を設
ける。上記ドライバー回路は、入力信号によって上記接
続点を電源電圧に上げるトランジスタと、グランドレベ
ルに下げるトランジスタとを備え、上記接続点が電源電
圧以上になった場合、上記ドライバー回路の出力をハイ
インピーダンスにする。動作をより詳しく説明すると、
まず、上記ドライバー回路は、ブースト回路の出力（電
源電圧以上に上昇させる点）に最も近い第１の容量を電
源電圧に充電する。次に、上記ドライバー回路は、上記
第１容量の負極側の接続点を上記ドライバー回路により
電源電圧にする。このときブースト作用により上記第１
容量の正極側の接続点が電源電圧の２倍の電圧となる
（正極側のドライバー回路の出力はハイインピーダンス
となる）。ブースト回路の出力から次に近い第２の容量
の負極側をドライバー回路により、電源電圧にする。こ
のとき第２の容量の正極は、電源電圧の２倍になり、第
１の容量の正極は電源電圧の３倍となり、ブースト回路
の出力も電源電圧の３倍の電圧となる。尚、寄生容量及
び出力の負荷容量は無視している。このようにして、更
に複数の容量を直列に接続することで更に高電圧の出力
を得ることができる。
【０００３】
【発明が解決しようとする課題】ところが、上述した従
来の技術では、２個の容量を直列に接続したときには最
大で電源電圧の３倍の電圧しか得られず、これ以上の高
電圧を得るためには容量の数を増やし、それに伴いドラ
イバー回路の数も増やす必要がある。したがって半導体
装置の面積が大きくなるという問題点がある。本発明は
このような問題点を解決するためになされたもので、回
路面積を拡大させることなく、従来のブースト回路に比
べより高い電源電圧の昇圧を行える昇圧回路装置及び昇
圧方法を提供することを目的とする。
来の技術では、２個の容量を直列に接続したときには最
大で電源電圧の３倍の電圧しか得られず、これ以上の高
電圧を得るためには容量の数を増やし、それに伴いドラ
イバー回路の数も増やす必要がある。したがって半導体
装置の面積が大きくなるという問題点がある。本発明は
このような問題点を解決するためになされたもので、回
路面積を拡大させることなく、従来のブースト回路に比
べより高い電源電圧の昇圧を行える昇圧回路装置及び昇
圧方法を提供することを目的とする。
【０００４】
【課題を解決するための手段とその作用】本発明の昇圧
方法は、直列に接続された第１及び第２の２つの容量
と、上記第１容量の一端に接続され該一端を電源又は接
地に接続する第１スイッチ回路と、上記第２容量の他端
である出力端子に接続され上記他端を電源に接続する第
２スイッチ回路と、上記第１容量の他端と上記第２容量
の一端との接続点に接続され該接続点を電源又は接地に
接続する第３スイッチ回路と、を有する昇圧回路装置に
おける昇圧方法において、上記第３スイッチ回路により
上記第１容量と上記第２容量との接続点を接地しかつ上
記第１スイッチ回路及び上記第２スイッチ回路により上
記第１容量の一端及び上記第２容量の他端を電源に接続
する第１工程と、上記第１工程の次工程であって上記第
３スイッチ回路により上記接続点をハイインピーダンス
状態としかつ上記第１スイッチ回路により上記第１容量
の一端を接地し上記接続点を負電位とする第２工程と、
上記第２工程の次工程であって上記第２スイッチ回路に
より上記第２容量の他端を電源と切り離しかつ上記第３
スイッチ回路により上記接続点を電源電圧とする第３工
程と、上記第３工程の次工程であって上記第３スイッチ
回路により上記接続点をハイインピーダンス状態としか
つ上記第１スイッチ回路により上記第１容量の一端を電
源電圧とする第４工程と、を備え上記出力端子の電位を
昇圧することを特徴とする。
方法は、直列に接続された第１及び第２の２つの容量
と、上記第１容量の一端に接続され該一端を電源又は接
地に接続する第１スイッチ回路と、上記第２容量の他端
である出力端子に接続され上記他端を電源に接続する第
２スイッチ回路と、上記第１容量の他端と上記第２容量
の一端との接続点に接続され該接続点を電源又は接地に
接続する第３スイッチ回路と、を有する昇圧回路装置に
おける昇圧方法において、上記第３スイッチ回路により
上記第１容量と上記第２容量との接続点を接地しかつ上
記第１スイッチ回路及び上記第２スイッチ回路により上
記第１容量の一端及び上記第２容量の他端を電源に接続
する第１工程と、上記第１工程の次工程であって上記第
３スイッチ回路により上記接続点をハイインピーダンス
状態としかつ上記第１スイッチ回路により上記第１容量
の一端を接地し上記接続点を負電位とする第２工程と、
上記第２工程の次工程であって上記第２スイッチ回路に
より上記第２容量の他端を電源と切り離しかつ上記第３
スイッチ回路により上記接続点を電源電圧とする第３工
程と、上記第３工程の次工程であって上記第３スイッチ
回路により上記接続点をハイインピーダンス状態としか
つ上記第１スイッチ回路により上記第１容量の一端を電
源電圧とする第４工程と、を備え上記出力端子の電位を
昇圧することを特徴とする。
【０００５】このように構成することで、第３スイッチ
回路は第１容量と第２容量との接続点を一旦降圧するこ
とから、第２容量の両極の電位差を大きくするように作
用する。さらに各スイッチ回路は、ブースト作用により
出力端子を昇圧することで、従来に比べ上記降圧した電
圧分、上記出力端子をより高い電圧まで昇圧するように
作用するので、従来に比べ回路面積を拡大させることな
くより高い電源電圧の昇圧を行うように作用する。
回路は第１容量と第２容量との接続点を一旦降圧するこ
とから、第２容量の両極の電位差を大きくするように作
用する。さらに各スイッチ回路は、ブースト作用により
出力端子を昇圧することで、従来に比べ上記降圧した電
圧分、上記出力端子をより高い電圧まで昇圧するように
作用するので、従来に比べ回路面積を拡大させることな
くより高い電源電圧の昇圧を行うように作用する。
【０００６】また、本発明の昇圧回路装置は、直列に接
続された第１及び第２の２つの容量と、上記第１容量の
一端に接続され該一端を電源又は接地に接続する第１ス
イッチ回路と、上記第２容量の他端である出力端子に接
続され上記他端を電源に接続する第２スイッチ回路と、
上記第１容量の他端と上記第２容量の一端との接続点に
接続され該接続点を電源又は接地に接続する第３スイッ
チ回路とを備え、請求項１記載の昇圧方法にて上記出力
端子の電位を昇圧することを特徴とする。
続された第１及び第２の２つの容量と、上記第１容量の
一端に接続され該一端を電源又は接地に接続する第１ス
イッチ回路と、上記第２容量の他端である出力端子に接
続され上記他端を電源に接続する第２スイッチ回路と、
上記第１容量の他端と上記第２容量の一端との接続点に
接続され該接続点を電源又は接地に接続する第３スイッ
チ回路とを備え、請求項１記載の昇圧方法にて上記出力
端子の電位を昇圧することを特徴とする。
【０００７】
【実施例】本発明の一実施例である昇圧回路装置につい
て図を参照しながら以下に説明する。また、本発明の昇
圧方法は、上記昇圧回路装置にて実行される。図１は本
実施例の昇圧回路装置４０の最も簡単な構成を示してお
り、直列に接続された第１容量Ｃ１及び第２容量Ｃ２に
対して、第１容量Ｃ１の一端側のＣ点には第１スイッチ
回路１０が接続され、第１容量Ｃ１の他端及び第２容量
の一端の接続点であるＢ点には第３スイッチ回路３０が
接続され、第２容量Ｃ２の他端であり出力端子Ｖ０に接
続されるＡ点には第２スイッチ回路２０が接続される。
第１スイッチ回路１０においては、上記Ｃ点はスイッチ
Ｓ１を介して接地され、また、スイッチＳ２を介して電
源１に接続されている。第３スイッチ回路３０において
は、上記Ｂ点はスイッチＳ３を介して接地され、また、
スイッチＳ４を介して電源２に接続されている。第２ス
イッチ回路２０においては、上記Ａ点はスイッチＳ５を
介して電源３に接続されている。上記スイッチＳ１から
スイッチＳ５の具体的な回路構成を図２に示す。尚、図
２において図１と同じ構成部分については同じ符号を付
している。図２に示すように、スイッチＳ１及びスイッ
チＳ２はトランジスタＴ１０及びトランジスタＴ１１を
用いて構成され、これらのトランジスタＴ１０，Ｔ１１
はクロックφＡにて動作する。スイッチＳ３はトランジ
スタＴ７及びトランジスタＴ８を用いて構成され、トラ
ンジスタＴ７，Ｔ８はクロックφＢにて動作する。スイ
ッチＳ４はトランジスタＴ１からトランジスタＴ６を用
いて構成され、トランジスタＴ１〜Ｔ６はクロックφＣ
〜クロックφＥにて動作する。スイッチＳ５はトランジ
スタＴ９を用いて構成される。
て図を参照しながら以下に説明する。また、本発明の昇
圧方法は、上記昇圧回路装置にて実行される。図１は本
実施例の昇圧回路装置４０の最も簡単な構成を示してお
り、直列に接続された第１容量Ｃ１及び第２容量Ｃ２に
対して、第１容量Ｃ１の一端側のＣ点には第１スイッチ
回路１０が接続され、第１容量Ｃ１の他端及び第２容量
の一端の接続点であるＢ点には第３スイッチ回路３０が
接続され、第２容量Ｃ２の他端であり出力端子Ｖ０に接
続されるＡ点には第２スイッチ回路２０が接続される。
第１スイッチ回路１０においては、上記Ｃ点はスイッチ
Ｓ１を介して接地され、また、スイッチＳ２を介して電
源１に接続されている。第３スイッチ回路３０において
は、上記Ｂ点はスイッチＳ３を介して接地され、また、
スイッチＳ４を介して電源２に接続されている。第２ス
イッチ回路２０においては、上記Ａ点はスイッチＳ５を
介して電源３に接続されている。上記スイッチＳ１から
スイッチＳ５の具体的な回路構成を図２に示す。尚、図
２において図１と同じ構成部分については同じ符号を付
している。図２に示すように、スイッチＳ１及びスイッ
チＳ２はトランジスタＴ１０及びトランジスタＴ１１を
用いて構成され、これらのトランジスタＴ１０，Ｔ１１
はクロックφＡにて動作する。スイッチＳ３はトランジ
スタＴ７及びトランジスタＴ８を用いて構成され、トラ
ンジスタＴ７，Ｔ８はクロックφＢにて動作する。スイ
ッチＳ４はトランジスタＴ１からトランジスタＴ６を用
いて構成され、トランジスタＴ１〜Ｔ６はクロックφＣ
〜クロックφＥにて動作する。スイッチＳ５はトランジ
スタＴ９を用いて構成される。
【０００８】このように構成される本実施例の昇圧回路
装置４０の動作について説明する。本実施例の動作と比
較するため、図１を参照して、まず従来の方式の昇圧回
路の動作を説明する。従来の方式では、上記スイッチＳ
１〜Ｓ５は以下の表１に記載のステップ「１」→「２」
→「３」の順で動作する。すなわち、ステップ１では、
スイッチＳ１，Ｓ３，Ｓ５をオンにし、第２容量Ｃ２の
みを電源電圧（以下、「Ｖcc」と記す）に充電する。次
に、ステップ２においてスイッチＳ３，Ｓ５をオフさせ
た後、スイッチＳ４をオンにすることで第２容量Ｃ２の
ブースト作用によってＡ点は２×Ｖccまで上昇する。次
に、ステップ３においてスイッチＳ４，Ｓ１をオフした
後、スイッチＳ２をオンすると、第１容量Ｃ１のブース
ト作用でＢ点が２×Ｖccに上昇し、第２容量Ｃ２のブー
スト作用により、Ａ点は３×Ｖccに上昇する。尚、これ
らの動作による、Ａ〜Ｃ点の電位の変化を図８に示す。
装置４０の動作について説明する。本実施例の動作と比
較するため、図１を参照して、まず従来の方式の昇圧回
路の動作を説明する。従来の方式では、上記スイッチＳ
１〜Ｓ５は以下の表１に記載のステップ「１」→「２」
→「３」の順で動作する。すなわち、ステップ１では、
スイッチＳ１，Ｓ３，Ｓ５をオンにし、第２容量Ｃ２の
みを電源電圧（以下、「Ｖcc」と記す）に充電する。次
に、ステップ２においてスイッチＳ３，Ｓ５をオフさせ
た後、スイッチＳ４をオンにすることで第２容量Ｃ２の
ブースト作用によってＡ点は２×Ｖccまで上昇する。次
に、ステップ３においてスイッチＳ４，Ｓ１をオフした
後、スイッチＳ２をオンすると、第１容量Ｃ１のブース
ト作用でＢ点が２×Ｖccに上昇し、第２容量Ｃ２のブー
スト作用により、Ａ点は３×Ｖccに上昇する。尚、これ
らの動作による、Ａ〜Ｃ点の電位の変化を図８に示す。
【０００９】
【表１】
【００１０】これに対し、本実施例の昇圧回路装置で
は、上記スイッチＳ１〜Ｓ５を以下の表２に記載するス
テップ「１」→「２」→「３」→「４」の順で動作させ
る。
は、上記スイッチＳ１〜Ｓ５を以下の表２に記載するス
テップ「１」→「２」→「３」→「４」の順で動作させ
る。
【００１１】
【表２】
【００１２】まず、ステップ１において、スイッチＳ
２，Ｓ３，Ｓ５をオンにし、第１容量Ｃ１、第２容量Ｃ
２ともにＶccに充電する。次に、ステップ２において、
スイッチＳ２，Ｓ３をオフした後、スイッチＳ１をオン
する。そのとき第１容量Ｃ１のブースト作用によりＢ点
の電圧は一旦下がるが、Ａ点の電圧はＶccであるため、
第２容量Ｃ２の作用により、Ｂ点は−Ｖccの電位までは
下がらない。例えば、第１容量Ｃ１の容量値と第２容量
Ｃ２の容量値とが等しい場合には、Ｂ点の電圧は、−
０．５×Ｖccとなる。次に、ステップ３において、スイ
ッチＳ５をオフした後、スイッチＳ３、Ｓ４を切り換
え、Ｂ点の電圧をＶccにすると、第２容量Ｃ２のブース
ト作用によりＡ点の電圧は２．５×Ｖccに上昇する。次
にステップ４において、スイッチＳ４をオフし、スイッ
チＳ１とスイッチＳ２とを切り換え、Ｃ点を０ＶからＶ
ccに上げると、第１容量Ｃ１、第２容量Ｃ２のブースト
作用によりＡ点は３．５×Ｖccまで上昇する。尚、上述
した、Ａ〜Ｃ点の電圧の変化を図３に示す。又、例え
ば、第１容量Ｃ１の容量値が第２容量Ｃ２の容量値の４
倍である場合には、Ｂ点の電圧が負になる際、その値
は、−０．８×Ｖccの値まで下がる。その後、上述と同
一の動作を行うことで、Ａ点の電圧は３．８×Ｖccの値
まで昇圧することができる。このように第１容量Ｃ１の
容量値と第２容量Ｃ２の容量値との比によって、詳しく
は第１容量Ｃ１の容量値が第２容量Ｃ２の容量値のｍ倍
（ｍ＞１）であることによって、［３＋｛ｍ／（ｍ＋
１）｝］×Ｖccの計算式に従って、最大４×Ｖccまで上
記Ａ点の電圧を昇圧することができる。
２，Ｓ３，Ｓ５をオンにし、第１容量Ｃ１、第２容量Ｃ
２ともにＶccに充電する。次に、ステップ２において、
スイッチＳ２，Ｓ３をオフした後、スイッチＳ１をオン
する。そのとき第１容量Ｃ１のブースト作用によりＢ点
の電圧は一旦下がるが、Ａ点の電圧はＶccであるため、
第２容量Ｃ２の作用により、Ｂ点は−Ｖccの電位までは
下がらない。例えば、第１容量Ｃ１の容量値と第２容量
Ｃ２の容量値とが等しい場合には、Ｂ点の電圧は、−
０．５×Ｖccとなる。次に、ステップ３において、スイ
ッチＳ５をオフした後、スイッチＳ３、Ｓ４を切り換
え、Ｂ点の電圧をＶccにすると、第２容量Ｃ２のブース
ト作用によりＡ点の電圧は２．５×Ｖccに上昇する。次
にステップ４において、スイッチＳ４をオフし、スイッ
チＳ１とスイッチＳ２とを切り換え、Ｃ点を０ＶからＶ
ccに上げると、第１容量Ｃ１、第２容量Ｃ２のブースト
作用によりＡ点は３．５×Ｖccまで上昇する。尚、上述
した、Ａ〜Ｃ点の電圧の変化を図３に示す。又、例え
ば、第１容量Ｃ１の容量値が第２容量Ｃ２の容量値の４
倍である場合には、Ｂ点の電圧が負になる際、その値
は、−０．８×Ｖccの値まで下がる。その後、上述と同
一の動作を行うことで、Ａ点の電圧は３．８×Ｖccの値
まで昇圧することができる。このように第１容量Ｃ１の
容量値と第２容量Ｃ２の容量値との比によって、詳しく
は第１容量Ｃ１の容量値が第２容量Ｃ２の容量値のｍ倍
（ｍ＞１）であることによって、［３＋｛ｍ／（ｍ＋
１）｝］×Ｖccの計算式に従って、最大４×Ｖccまで上
記Ａ点の電圧を昇圧することができる。
【００１３】上述したように、各スイッチＳ１等はクロ
ックφＡ等に従い動作する。尚、クロックφＡ〜φＥは
図４に示すタイミングに従う。このようなクロックφＡ
〜φＥを図２に示す各スイッチＳ１等に供給した場合の
昇圧回路装置の動作を以下に説明する。クロックφＣを
Ｈ（ハイ）にした後、クロックφＤをＨにすると、トラ
ンジスタＴ４のゲート電位はＶcc＋Ｖｔｎ以上になり、
トランジスタＴ６のゲート電位がＶccとなり，トランジ
スタＴ６がオフする。尚、上記「Ｖｔｎ」は、ｎチャネ
ル型であるトランジスタＴ４のしきい値電圧である。そ
の後クロックφＢをＨにしてトランジスタＴ７をオンと
する。尚、図４に示すようにこの時点でクロックφＡは
Ｌ（ロー）レベルであるので、トランジスタＴ１１がオ
ンとなり、トランジスタ１０はオフとなっている。よっ
て、第１容量Ｃ１、第２容量Ｃ２が充電される。
ックφＡ等に従い動作する。尚、クロックφＡ〜φＥは
図４に示すタイミングに従う。このようなクロックφＡ
〜φＥを図２に示す各スイッチＳ１等に供給した場合の
昇圧回路装置の動作を以下に説明する。クロックφＣを
Ｈ（ハイ）にした後、クロックφＤをＨにすると、トラ
ンジスタＴ４のゲート電位はＶcc＋Ｖｔｎ以上になり、
トランジスタＴ６のゲート電位がＶccとなり，トランジ
スタＴ６がオフする。尚、上記「Ｖｔｎ」は、ｎチャネ
ル型であるトランジスタＴ４のしきい値電圧である。そ
の後クロックφＢをＨにしてトランジスタＴ７をオンと
する。尚、図４に示すようにこの時点でクロックφＡは
Ｌ（ロー）レベルであるので、トランジスタＴ１１がオ
ンとなり、トランジスタ１０はオフとなっている。よっ
て、第１容量Ｃ１、第２容量Ｃ２が充電される。
【００１４】第１容量Ｃ１，第２容量Ｃ２を充電した
後、ステップ２において、クロックφＢをＬにしトラン
ジスタＴ７をオフとし、クロックφＡをＨにしトランジ
スタＴ１０をオンとする。こうしてＣ点を０Ｖにする
と、Ｂ点の電圧が負となる。その後、ステップ３にてク
ロックφＥをＨレベルに立ち上げ、トランジスタＴ６を
オンさせ、Ｂ点の電圧をＶccとする。このときＡ点の電
圧は（２．５Ｖcc−Ｖｔｐ）となる。尚、上記「Ｖｔ
ｐ」は、ｐチャネル型であるトランジスタＴ９のしきい
値電圧である。次にトランジスタＴ６をオフさせるた
め、ステップ４にてクロックφＥをＬとし、クロックφ
ＣをＨとした後、クロックφＤをＨにする。その後、さ
らにクロックφＡをＬにすることでトランジスタＴ１０
をオフとしトランジスタＴ１１をオンとすることで、Ｃ
点の電圧をＶccにするとＢ点の電圧は２×Ｖcc、Ａ点の
電圧は（３．５×Ｖcc−Ｖｔｐ）に上昇する。尚、上記
「Ｖｔｐ」は、ｐチャネル型であるトランジスタＴ９の
しきい値電圧である。このときトランジスタＴ６をオフ
させるために、容量Ｃ３の容量値を第１容量Ｃ１、第２
容量Ｃ２の容量値に対して無視できるくらいに小さいも
のとしておく。
後、ステップ２において、クロックφＢをＬにしトラン
ジスタＴ７をオフとし、クロックφＡをＨにしトランジ
スタＴ１０をオンとする。こうしてＣ点を０Ｖにする
と、Ｂ点の電圧が負となる。その後、ステップ３にてク
ロックφＥをＨレベルに立ち上げ、トランジスタＴ６を
オンさせ、Ｂ点の電圧をＶccとする。このときＡ点の電
圧は（２．５Ｖcc−Ｖｔｐ）となる。尚、上記「Ｖｔ
ｐ」は、ｐチャネル型であるトランジスタＴ９のしきい
値電圧である。次にトランジスタＴ６をオフさせるた
め、ステップ４にてクロックφＥをＬとし、クロックφ
ＣをＨとした後、クロックφＤをＨにする。その後、さ
らにクロックφＡをＬにすることでトランジスタＴ１０
をオフとしトランジスタＴ１１をオンとすることで、Ｃ
点の電圧をＶccにするとＢ点の電圧は２×Ｖcc、Ａ点の
電圧は（３．５×Ｖcc−Ｖｔｐ）に上昇する。尚、上記
「Ｖｔｐ」は、ｐチャネル型であるトランジスタＴ９の
しきい値電圧である。このときトランジスタＴ６をオフ
させるために、容量Ｃ３の容量値を第１容量Ｃ１、第２
容量Ｃ２の容量値に対して無視できるくらいに小さいも
のとしておく。
【００１５】このように、本実施例の昇圧回路装置で
は、第１容量Ｃ１及び第２容量Ｃ２を充電した後、Ｂ点
の電圧を一旦降圧することで、第１容量Ｃ１及び第２容
量Ｃ２の両極の電位差が大きくなる。よって再度第１容
量Ｃ１及び第２容量Ｃ２を充電したとき、上記降圧した
電圧分、Ａ点を高い電圧まで昇圧することができる。即
ち、２つの容量を用いた従来の昇圧回路では、上述した
ように電源電圧の最大３倍までしか昇圧することができ
ないが、本実施例の昇圧回路装置は上述したように電源
電圧の最大４倍まで昇圧することができる。したがっ
て、本実施例の昇圧回路装置は、従来得られたと同じ電
圧まで昇圧するには、従来に比べ小さい回路で構成で
き、回路面積を小さくすることができ、一方、従来と同
じ回路面積であればより高い電圧を得ることができる。
は、第１容量Ｃ１及び第２容量Ｃ２を充電した後、Ｂ点
の電圧を一旦降圧することで、第１容量Ｃ１及び第２容
量Ｃ２の両極の電位差が大きくなる。よって再度第１容
量Ｃ１及び第２容量Ｃ２を充電したとき、上記降圧した
電圧分、Ａ点を高い電圧まで昇圧することができる。即
ち、２つの容量を用いた従来の昇圧回路では、上述した
ように電源電圧の最大３倍までしか昇圧することができ
ないが、本実施例の昇圧回路装置は上述したように電源
電圧の最大４倍まで昇圧することができる。したがっ
て、本実施例の昇圧回路装置は、従来得られたと同じ電
圧まで昇圧するには、従来に比べ小さい回路で構成で
き、回路面積を小さくすることができ、一方、従来と同
じ回路面積であればより高い電圧を得ることができる。
【００１６】図５には、図１及び図２に示す昇圧回路装
置４０を使用して、昇圧回路装置４０の出力電圧よりも
さらに昇圧した電圧を得るための回路装置５０が示され
ている。該回路装置５０は、昇圧回路装置４０の出力端
子Ｖ０に、トランジスタＴＡを介して一端が接地されて
いる第３容量５１の他端を接続した構成をなす。尚、第
３容量５１の容量値をＣＬとし、該第３容量５１は寄生
容量にて形成するようにしてもよい。トランジスタＴＡ
は、ｎチャネル型でありそのゲートが上記出力端子Ｖ０
に接続されており、上記出力端子Ｖ０から第３容量５１
に対して第３容量５１を充電する電圧が印加されたとき
のみオン状態となる。
置４０を使用して、昇圧回路装置４０の出力電圧よりも
さらに昇圧した電圧を得るための回路装置５０が示され
ている。該回路装置５０は、昇圧回路装置４０の出力端
子Ｖ０に、トランジスタＴＡを介して一端が接地されて
いる第３容量５１の他端を接続した構成をなす。尚、第
３容量５１の容量値をＣＬとし、該第３容量５１は寄生
容量にて形成するようにしてもよい。トランジスタＴＡ
は、ｎチャネル型でありそのゲートが上記出力端子Ｖ０
に接続されており、上記出力端子Ｖ０から第３容量５１
に対して第３容量５１を充電する電圧が印加されたとき
のみオン状態となる。
【００１７】このような回路装置５０は以下のように動
作する。すなわち、上述した動作により昇圧回路装置４
０の出力端子Ｖ０が所定の電圧（例えば、上記３．５Ｖ
ｃｃ）まで昇圧されたとき、トランジスタＴＡがオン
し、第３容量５１が充電される。その後、昇圧回路装置
４０は初期状態に戻る。このとき出力端子Ｖ０の電圧は
下がるが、この電圧の低下に伴いトランジスタＴＡはオ
フ状態となるので、第３容量５１の充電されている電荷
は放電されない。よって再度、昇圧回路装置４０の出力
端子Ｖ０が昇圧された際、トランジスタＴＡは再度オン
状態となり、第３容量５１は充電される。このようにし
てこの動作を繰り返すことで第３容量５１の充電電圧は
昇圧され、最初に昇圧回路装置４０から印加された電圧
からトランジスタＴＡのＶｔｈ分低い電圧（Ｖ００）ま
で第３容量５１を充電することができる。また、従来の
昇圧回路では、一連のクロック入力によって発生した高
電圧は電流能力を持たないが、回路装置５０において
は、昇圧回路装置４０が昇圧動作の初期状態に戻る際、
その出力電圧は下がるが、この電圧低下に伴いトランジ
スタＴＡがオフするので、第３容量５１は充電する方向
のみ電荷が移動するので、回路装置５０は容量分の電流
能力をもつ。
作する。すなわち、上述した動作により昇圧回路装置４
０の出力端子Ｖ０が所定の電圧（例えば、上記３．５Ｖ
ｃｃ）まで昇圧されたとき、トランジスタＴＡがオン
し、第３容量５１が充電される。その後、昇圧回路装置
４０は初期状態に戻る。このとき出力端子Ｖ０の電圧は
下がるが、この電圧の低下に伴いトランジスタＴＡはオ
フ状態となるので、第３容量５１の充電されている電荷
は放電されない。よって再度、昇圧回路装置４０の出力
端子Ｖ０が昇圧された際、トランジスタＴＡは再度オン
状態となり、第３容量５１は充電される。このようにし
てこの動作を繰り返すことで第３容量５１の充電電圧は
昇圧され、最初に昇圧回路装置４０から印加された電圧
からトランジスタＴＡのＶｔｈ分低い電圧（Ｖ００）ま
で第３容量５１を充電することができる。また、従来の
昇圧回路では、一連のクロック入力によって発生した高
電圧は電流能力を持たないが、回路装置５０において
は、昇圧回路装置４０が昇圧動作の初期状態に戻る際、
その出力電圧は下がるが、この電圧低下に伴いトランジ
スタＴＡがオフするので、第３容量５１は充電する方向
のみ電荷が移動するので、回路装置５０は容量分の電流
能力をもつ。
【００１８】図６には、図１及び図２に示す昇圧回路装
置４０、及び昇圧回路装置４０にほぼ等しい構造を有す
る昇圧回路装置４１を少なくとも一つ使用して、より高
い電圧を得るための昇圧回路装置６０が示されている。
簡単に説明すると、昇圧回路装置６０は、昇圧回路装置
４０の出力端子Ｖ０が次段の昇圧回路装置４１に備わる
第１容量Ｃ１のＣ点に接続され、以後順次昇圧回路装置
４１の出力端子が次段の昇圧回路装置４１の上記Ｃ点に
接続されていく、構造をなす。尚、図６に示す昇圧回路
装置４１と図１及び図２に示す昇圧回路装置４０との間
で同じ構成部分については同じ符号を付しその説明を省
略する。昇圧回路装置４１は以下の構成をなす。すなわ
ち、昇圧回路装置４０の出力端子Ｖ０は、ｎチャネル型
のトランジスタＴ１２を介して昇圧回路装置４１におけ
るＣ点に接続される。トランジスタＴ１２のゲートに
は、ゲートにＶｃｃが印加されているｎチャネルトラン
ジスタＴ１３を介してクロックφＡ３が供給される。ま
た、トランジスタＴ１３の出力側とトランジスタＴ１２
のゲートとの間には容量Ｃ４の一端が接続され容量Ｃ４
の他端は上記Ｃ点に接続されている。また、トランジス
タＴ１０はクロックφＡ１にて駆動され、トランジスタ
Ｔ１１はクロックφＡ２にて駆動される。
置４０、及び昇圧回路装置４０にほぼ等しい構造を有す
る昇圧回路装置４１を少なくとも一つ使用して、より高
い電圧を得るための昇圧回路装置６０が示されている。
簡単に説明すると、昇圧回路装置６０は、昇圧回路装置
４０の出力端子Ｖ０が次段の昇圧回路装置４１に備わる
第１容量Ｃ１のＣ点に接続され、以後順次昇圧回路装置
４１の出力端子が次段の昇圧回路装置４１の上記Ｃ点に
接続されていく、構造をなす。尚、図６に示す昇圧回路
装置４１と図１及び図２に示す昇圧回路装置４０との間
で同じ構成部分については同じ符号を付しその説明を省
略する。昇圧回路装置４１は以下の構成をなす。すなわ
ち、昇圧回路装置４０の出力端子Ｖ０は、ｎチャネル型
のトランジスタＴ１２を介して昇圧回路装置４１におけ
るＣ点に接続される。トランジスタＴ１２のゲートに
は、ゲートにＶｃｃが印加されているｎチャネルトラン
ジスタＴ１３を介してクロックφＡ３が供給される。ま
た、トランジスタＴ１３の出力側とトランジスタＴ１２
のゲートとの間には容量Ｃ４の一端が接続され容量Ｃ４
の他端は上記Ｃ点に接続されている。また、トランジス
タＴ１０はクロックφＡ１にて駆動され、トランジスタ
Ｔ１１はクロックφＡ２にて駆動される。
【００１９】このように構成される昇圧回路装置６０の
動作は、上述した昇圧回路装置４０の動作とほぼ同様で
あるので、昇圧回路装置４０の動作と異なる動作のみに
ついて説明する。尚、各入力クロックφＡ１等は、図７
に示すタイミングに従い動作する。昇圧の工程における
ステップ４にて、クロックφＡ１をＬとし、かつクロッ
クφＡ３をＨとすることで、トランジスタＴ１２をオン
させ、トランジスタＴ１０及びトランジスタＴ１１はハ
イインピーダンスの状態とする。よって、昇圧回路装置
４０の出力電圧は、トランジスタＴ１２を介して昇圧回
路装置４１のＣ点に印加される。よって、昇圧回路装置
４１のＣ点の電位は、Ｖｃｃよりも高い電位となるの
で、昇圧回路装置４１は昇圧回路装置４０における昇圧
よりもさらに高い昇圧を行うことができる。
動作は、上述した昇圧回路装置４０の動作とほぼ同様で
あるので、昇圧回路装置４０の動作と異なる動作のみに
ついて説明する。尚、各入力クロックφＡ１等は、図７
に示すタイミングに従い動作する。昇圧の工程における
ステップ４にて、クロックφＡ１をＬとし、かつクロッ
クφＡ３をＨとすることで、トランジスタＴ１２をオン
させ、トランジスタＴ１０及びトランジスタＴ１１はハ
イインピーダンスの状態とする。よって、昇圧回路装置
４０の出力電圧は、トランジスタＴ１２を介して昇圧回
路装置４１のＣ点に印加される。よって、昇圧回路装置
４１のＣ点の電位は、Ｖｃｃよりも高い電位となるの
で、昇圧回路装置４１は昇圧回路装置４０における昇圧
よりもさらに高い昇圧を行うことができる。
【００２０】尚、図６には、昇圧回路装置４０に一つの
昇圧回路装置４１を接続した場合を示すが、昇圧回路装
置４０に複数の昇圧回路装置４１を直列に接続すること
もできる。このように複数の昇圧回路装置４１を接続す
ることで、昇圧回路装置４０で得られた高電圧を昇圧回
路装置４１で順次さらに昇圧するので、より高い電圧ま
で昇圧することができ、別に安定化回路を設けることで
目的とする高電圧が得られる。より詳しく説明すると、
従来の昇圧回路ではｑ個の容量を用いた場合、最大で電
源電圧の（ｑ＋１）倍の電圧までしか昇圧することがで
きない。しかし、図６に示す昇圧回路装置６０では、ｎ
個の昇圧回路を用いると最大で電源電圧の｛（５ｎ／
４）＋１｝倍の電圧まで昇圧することができる。但し、
ｎは偶数である。尚、上述したように第１容量Ｃ１及び
第２容量Ｃ２との容量値を異ならせることで、上記容量
値が等しい場合に比べ昇圧回路装置４０及び各昇圧回路
装置４１の出力電圧をさらに向上させることができるの
で、上記｛（５ｎ／４）＋１｝倍よりもさらに高い倍率
の電圧を得ることもできる。
昇圧回路装置４１を接続した場合を示すが、昇圧回路装
置４０に複数の昇圧回路装置４１を直列に接続すること
もできる。このように複数の昇圧回路装置４１を接続す
ることで、昇圧回路装置４０で得られた高電圧を昇圧回
路装置４１で順次さらに昇圧するので、より高い電圧ま
で昇圧することができ、別に安定化回路を設けることで
目的とする高電圧が得られる。より詳しく説明すると、
従来の昇圧回路ではｑ個の容量を用いた場合、最大で電
源電圧の（ｑ＋１）倍の電圧までしか昇圧することがで
きない。しかし、図６に示す昇圧回路装置６０では、ｎ
個の昇圧回路を用いると最大で電源電圧の｛（５ｎ／
４）＋１｝倍の電圧まで昇圧することができる。但し、
ｎは偶数である。尚、上述したように第１容量Ｃ１及び
第２容量Ｃ２との容量値を異ならせることで、上記容量
値が等しい場合に比べ昇圧回路装置４０及び各昇圧回路
装置４１の出力電圧をさらに向上させることができるの
で、上記｛（５ｎ／４）＋１｝倍よりもさらに高い倍率
の電圧を得ることもできる。
【００２１】
【発明の効果】以上詳述したように本発明の昇圧回路装
置及び昇圧方法によれば、第１容量Ｃ１及び第２容量Ｃ
２を充電した後、Ｂ点の電圧を一旦降圧するようにした
ことより、第１容量Ｃ１及び第２容量Ｃ２の両極の電位
差が大きくなり、再度第１容量Ｃ１及び第２容量Ｃ２を
充電したとき、従来に比べ上記降圧した電圧の分、Ａ点
を高い電圧まで昇圧することができる。したがって、本
発明は、従来得られたと同じ電圧まで昇圧するには、従
来に比べ小さい回路で構成でき、回路面積を小さくする
ことができ、一方、従来と同じ回路面積であればより高
い電圧を得ることができる。
置及び昇圧方法によれば、第１容量Ｃ１及び第２容量Ｃ
２を充電した後、Ｂ点の電圧を一旦降圧するようにした
ことより、第１容量Ｃ１及び第２容量Ｃ２の両極の電位
差が大きくなり、再度第１容量Ｃ１及び第２容量Ｃ２を
充電したとき、従来に比べ上記降圧した電圧の分、Ａ点
を高い電圧まで昇圧することができる。したがって、本
発明は、従来得られたと同じ電圧まで昇圧するには、従
来に比べ小さい回路で構成でき、回路面積を小さくする
ことができ、一方、従来と同じ回路面積であればより高
い電圧を得ることができる。
【図１】 本発明の一実施例である昇圧回路装置の一例
を示す回路図である。
を示す回路図である。
【図２】 図１に示すスイッチＳ１等をトランジスタレ
ベルにて表した回路図である。
ベルにて表した回路図である。
【図３】 図１及び図２に示すＡ点、Ｂ点、Ｃ点の電圧
の変化を示すグラフである。
の変化を示すグラフである。
【図４】 図２に示すクロックφＡ〜φＥのタイミング
チャートである。
チャートである。
【図５】 本発明の他の実施例である昇圧回路装置の構
成を示す図である。
成を示す図である。
【図６】 本発明のさらに別の実施例である昇圧回路装
置の構成を示す図である。
置の構成を示す図である。
【図７】 図６に示す昇圧回路装置へ供給されるクロッ
クφＡ１〜φＥのタイミングチャートである。
クφＡ１〜φＥのタイミングチャートである。
【図８】 従来の昇圧回路におけるＡ点、Ｂ点、Ｃ点の
電圧の変化を示すグラフである。
電圧の変化を示すグラフである。
１０…第１スイッチ回路、２０…第２スイッチ回路、３
０…第３スイッチ回路、Ｃ１…第１容量、Ｃ２…第２容
量、４０…昇圧回路装置、ＴＡ…トランジスタ、５１…
第３容量、４１…昇圧回路装置、６０…昇圧回路装置。
０…第３スイッチ回路、Ｃ１…第１容量、Ｃ２…第２容
量、４０…昇圧回路装置、ＴＡ…トランジスタ、５１…
第３容量、４１…昇圧回路装置、６０…昇圧回路装置。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 11/4074
Claims (5)
- 【請求項１】 直列に接続された第１及び第２の２つの
容量と、上記第１容量の一端に接続され該一端を電源又
は接地に接続する第１スイッチ回路と、上記第２容量の
他端である出力端子に接続され上記他端を電源に接続す
る第２スイッチ回路と、上記第１容量の他端と上記第２
容量の一端との接続点に接続され該接続点を電源又は接
地に接続する第３スイッチ回路と、を有する昇圧回路装
置における昇圧方法において、 上記第３スイッチ回路により上記第１容量と上記第２容
量との接続点を接地しかつ上記第１スイッチ回路及び上
記第２スイッチ回路により上記第１容量の一端及び上記
第２容量の他端を電源に接続する第１工程と、 上記第１工程の次工程であって上記第３スイッチ回路に
より上記接続点をハイインピーダンス状態としかつ上記
第１スイッチ回路により上記第１容量の一端を接地し上
記接続点を負電位とする第２工程と、 上記第２工程の次工程であって上記第２スイッチ回路に
より上記第２容量の他端を電源と切り離しかつ上記第３
スイッチ回路により上記接続点を電源電圧とする第３工
程と、 上記第３工程の次工程であって上記第３スイッチ回路に
より上記接続点をハイインピーダンス状態としかつ上記
第１スイッチ回路により上記第１容量の一端を電源電圧
とする第４工程と、 を備え上記出力端子の電位を昇圧することを特徴とする
昇圧方法。 - 【請求項２】 直列に接続された第１及び第２の２つの
容量と、 上記第１容量の一端に接続され該一端を電源又は接地に
接続する第１スイッチ回路と、 上記第２容量の他端である出力端子に接続され上記他端
を電源に接続する第２スイッチ回路と、 上記第１容量の他端と上記第２容量の一端との接続点に
接続され該接続点を電源又は接地に接続する第３スイッ
チ回路とを備え、請求項１記載の昇圧方法にて上記出力端子の電位を昇圧
することを特徴とする 昇圧回路装置。 - 【請求項３】 上記第１容量の容量値が上記第２容量の
容量値よりも大きい、請求項２記載の昇圧回路装置。 - 【請求項４】 上記出力端子の次段に一端が接続され他
端が接地された第３容量と、上記出力端子と上記第３容
量の上記一端との間に接続され上記出力端子から上記第
３容量に対して上記第３容量を充電する電圧が印加され
たときのみオン状態となるスイッチと、を備えた、請求
項２又は３記載の昇圧回路装置。 - 【請求項５】 上記請求項２又は３に記載の昇圧回路装
置が直列に複数設けられる場合であって、一つの上記昇
圧回路装置の上記出力端子が次段の昇圧回路装置におけ
る上記第１容量の一端に接続されることを特徴とする昇
圧回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08113395A JP3450091B2 (ja) | 1995-04-06 | 1995-04-06 | 昇圧回路装置及び昇圧方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08113395A JP3450091B2 (ja) | 1995-04-06 | 1995-04-06 | 昇圧回路装置及び昇圧方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279288A JPH08279288A (ja) | 1996-10-22 |
| JP3450091B2 true JP3450091B2 (ja) | 2003-09-22 |
Family
ID=13737908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08113395A Expired - Fee Related JP3450091B2 (ja) | 1995-04-06 | 1995-04-06 | 昇圧回路装置及び昇圧方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450091B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4386619B2 (ja) | 2002-05-20 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| WO2007077801A1 (ja) * | 2005-12-28 | 2007-07-12 | International Business Machines Corporation | 電流消費低減化のためのメモリ・システムおよびその方法 |
-
1995
- 1995-04-06 JP JP08113395A patent/JP3450091B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08279288A (ja) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554497B2 (ja) | チャージポンプ回路 | |
| JP2815292B2 (ja) | 半導体集積回路装置の負電荷チャージポンプ回路 | |
| US4398100A (en) | Booster circuit | |
| US7256438B2 (en) | MOS capacitor with reduced parasitic capacitance | |
| JP2010119226A (ja) | チャージポンプ回路 | |
| KR900005230B1 (ko) | 반도체 승압 신호 발생회로 | |
| JPS61239721A (ja) | 昇圧回路 | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| JP3096252B2 (ja) | ネガティブ電圧駆動回路 | |
| JP3450091B2 (ja) | 昇圧回路装置及び昇圧方法 | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JP3310796B2 (ja) | 昇圧回路装置 | |
| CN1310410C (zh) | 具有时钟脉冲倍压的电荷泵送电路与方法 | |
| US6141229A (en) | Voltage boosting circuit and method thereof | |
| JP2000047624A (ja) | 表示装置用駆動回路 | |
| US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
| JPH0923639A (ja) | 電圧変換装置 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| US7095268B2 (en) | Single-stage and modular multi-stage clock-booster | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JP3292895B2 (ja) | チャージポンプ回路 | |
| JPH0974738A (ja) | 半導体装置 | |
| JPH0458206B2 (ja) | ||
| JP2812269B2 (ja) | 昇圧回路 | |
| JP3354713B2 (ja) | 半導体昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |