JP2815292B2 - 半導体集積回路装置の負電荷チャージポンプ回路 - Google Patents
半導体集積回路装置の負電荷チャージポンプ回路Info
- Publication number
- JP2815292B2 JP2815292B2 JP5249253A JP24925393A JP2815292B2 JP 2815292 B2 JP2815292 B2 JP 2815292B2 JP 5249253 A JP5249253 A JP 5249253A JP 24925393 A JP24925393 A JP 24925393A JP 2815292 B2 JP2815292 B2 JP 2815292B2
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- electrode
- transistor
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置のチ
ャージポンプ回路に関し、特に、高効率にて半導体集積
回路装置の半導体基板を−ＶＣＣまで最大限に充電する
ことができる負電荷チャージポンプに関する。
ャージポンプ回路に関し、特に、高効率にて半導体集積
回路装置の半導体基板を−ＶＣＣまで最大限に充電する
ことができる負電荷チャージポンプに関する。
【０００２】
【従来の技術】ＣＭＯＳ又はＭＯＳ装置の半導体基板
（以下、基板と称する）を負の電位に充電することは、
かかる基板を接地することに比して幾つかの利点を有し
ている。すなわち、基板のドーピングを少なくすること
なく、ボディ効果によるスレッショルド電圧の変動を減
少させ、かつパンチスルー（punch-through)耐圧を高
め、更に拡散層−基板キャパシタンス（すなわち接合キ
ャパシタンス）を下げることができるという利点であ
る。これはまた、入力での電圧アンダシュートによっ
て、基板に順方向バイアスがかかることからチップを保
護することにもなる。
（以下、基板と称する）を負の電位に充電することは、
かかる基板を接地することに比して幾つかの利点を有し
ている。すなわち、基板のドーピングを少なくすること
なく、ボディ効果によるスレッショルド電圧の変動を減
少させ、かつパンチスルー（punch-through)耐圧を高
め、更に拡散層−基板キャパシタンス（すなわち接合キ
ャパシタンス）を下げることができるという利点であ
る。これはまた、入力での電圧アンダシュートによっ
て、基板に順方向バイアスがかかることからチップを保
護することにもなる。
【０００３】本発明が取り上げる問題点は、種々の従来
のチャージポンプ及びそれらの欠点を検討することによ
り解釈される。図１は、ｐチャネルトランジスタからな
る単一段の従来のチャージポンプ65を示す図である。か
かるチャージポンプ65は、ポンピング段が１つのみ備わ
っている単段ポンプである。かかる単段ポンプは、電源
によってトランジスタ62を介して充電される一方、トラ
ンジスタ70を介して接続点72に電荷を供給するコンデン
サ64を備えている。
のチャージポンプ及びそれらの欠点を検討することによ
り解釈される。図１は、ｐチャネルトランジスタからな
る単一段の従来のチャージポンプ65を示す図である。か
かるチャージポンプ65は、ポンピング段が１つのみ備わ
っている単段ポンプである。かかる単段ポンプは、電源
によってトランジスタ62を介して充電される一方、トラ
ンジスタ70を介して接続点72に電荷を供給するコンデン
サ64を備えている。
【０００４】図１において、チャージポンプ65にはＶＣ
Ｃ、反転クロックパルス
Ｃ、反転クロックパルス
【０００５】
【外１】
【０００６】、クロックパルスＣＰ２及びクロックパル
スＣＰ３が夫々供給される。チャージポンプ65は、これ
らＶＣＣ、反転クロックパルス
スＣＰ３が夫々供給される。チャージポンプ65は、これ
らＶＣＣ、反転クロックパルス
【０００７】
【外２】
【０００８】、クロックパルスＣＰ２及びＣＰ３に応じ
て中央の内部回路接続点60（第１の接続点）に様々な作
用を与え、これにより、上述のＶＣＣよりも低い電圧で
あるバックバイアス電圧ＶＢＢを出力する。すなわち、
第１の接続点60は、トランジスタ62によって選択的にＶ
ＳＳに接続される。又、第１の接続点60は、トランジス
タ70によって選択的に出力接続点72に接続される。かか
る第１の接続点60は、第１のコンデンサ64の一方の側に
接続されている。反転クロックパルス
て中央の内部回路接続点60（第１の接続点）に様々な作
用を与え、これにより、上述のＶＣＣよりも低い電圧で
あるバックバイアス電圧ＶＢＢを出力する。すなわち、
第１の接続点60は、トランジスタ62によって選択的にＶ
ＳＳに接続される。又、第１の接続点60は、トランジス
タ70によって選択的に出力接続点72に接続される。かか
る第１の接続点60は、第１のコンデンサ64の一方の側に
接続されている。反転クロックパルス
【０００９】
【外３】
【００１０】はインバータ66に供給される。このインバ
ータ66の出力接続点68は、第１のコンデンサ64の他方の
側に接続されている。インバータ66は、かかる反転クロ
ックパルス
ータ66の出力接続点68は、第１のコンデンサ64の他方の
側に接続されている。インバータ66は、かかる反転クロ
ックパルス
【００１１】
【外４】
【００１２】の極性を反転させたクロックパルスＣＰ１
を接続点68に供給する。ｐチャネルトランジスタ62は、
トランジスタ74を介して選択的にＶＳＳに接続されるゲ
ート電極を有する。トランジスタ74のソース電極は、第
２の接続点76に接続されている。第２の接続点76には、
更に、トランジスタ62のゲート電極及び第２のコンデン
サ78が接続されている。ｐチャネルトランジスタ80のゲ
ート電極は、第２の接続点76に接続されており、そのド
レイン電極がＶＳＳに接続されている。更に、ｐチャネ
ルトランジスタ80のソース電極は、第３の接続点82にて
第３のコンデンサ84に接続されている。接続点82は、ト
ランジスタ70のゲート電極に接続されている。最後に、
コンデンサ73がＶＳＳと出力接続点72との間に接続され
ている。尚、かかるクロックパルスＣＰ１、ＣＰ２及び
ＣＰ３は、０ＶとＶＣＣとの間で変動する。クロックパ
ルスＣＰ１、ＣＰ２及びＣＰ３ならびに時間Ｔ１〜Ｔ６
（以下に述べる）は他の図のものとは同じでないことが
理解されよう。クロックパルスＣＰ２及びＣＰ３は、各
々がオーバーラップしないローアクティブのクロックで
ある。
を接続点68に供給する。ｐチャネルトランジスタ62は、
トランジスタ74を介して選択的にＶＳＳに接続されるゲ
ート電極を有する。トランジスタ74のソース電極は、第
２の接続点76に接続されている。第２の接続点76には、
更に、トランジスタ62のゲート電極及び第２のコンデン
サ78が接続されている。ｐチャネルトランジスタ80のゲ
ート電極は、第２の接続点76に接続されており、そのド
レイン電極がＶＳＳに接続されている。更に、ｐチャネ
ルトランジスタ80のソース電極は、第３の接続点82にて
第３のコンデンサ84に接続されている。接続点82は、ト
ランジスタ70のゲート電極に接続されている。最後に、
コンデンサ73がＶＳＳと出力接続点72との間に接続され
ている。尚、かかるクロックパルスＣＰ１、ＣＰ２及び
ＣＰ３は、０ＶとＶＣＣとの間で変動する。クロックパ
ルスＣＰ１、ＣＰ２及びＣＰ３ならびに時間Ｔ１〜Ｔ６
（以下に述べる）は他の図のものとは同じでないことが
理解されよう。クロックパルスＣＰ２及びＣＰ３は、各
々がオーバーラップしないローアクティブのクロックで
ある。
【００１３】かかる型式のチャージポンプについて、図
１及び図２（ａ）〜（ｃ）を参照しつつ説明する。ＶＳ
Ｓは通常０Ｖである。先ず、図２（ａ）〜（ｃ）の時間
Ｔ１の前においては、クロックパルスＣＰ２はアクティ
ブ状態（ローレベル状態）であって、トランジスタ62の
ソース−ドレイン経路を介して接続点60とＶＳＳとが接
続される。この際、コンデンサ64は、トランジスタ62の
ソース−ドレイン経路を介してＶＳＳに放電する（以下
に説明する）。これにより、接続点60の電圧がＶＳＳに
近づく。その間、インバータ66によって接続点68に供給
されるクロックパルスＣＰ１は非アクティブ状態（ハイ
レベル状態）である。この際、接続点68はＶＣＣの電圧
を有する。したがって、コンデンサ64は−ＶＣＣまで充
電される。すなわち、コンデンサ64を挟んで接続点60と
接続点68との間に−ＶＣＣの電圧降下が生じる。
１及び図２（ａ）〜（ｃ）を参照しつつ説明する。ＶＳ
Ｓは通常０Ｖである。先ず、図２（ａ）〜（ｃ）の時間
Ｔ１の前においては、クロックパルスＣＰ２はアクティ
ブ状態（ローレベル状態）であって、トランジスタ62の
ソース−ドレイン経路を介して接続点60とＶＳＳとが接
続される。この際、コンデンサ64は、トランジスタ62の
ソース−ドレイン経路を介してＶＳＳに放電する（以下
に説明する）。これにより、接続点60の電圧がＶＳＳに
近づく。その間、インバータ66によって接続点68に供給
されるクロックパルスＣＰ１は非アクティブ状態（ハイ
レベル状態）である。この際、接続点68はＶＣＣの電圧
を有する。したがって、コンデンサ64は−ＶＣＣまで充
電される。すなわち、コンデンサ64を挟んで接続点60と
接続点68との間に−ＶＣＣの電圧降下が生じる。
【００１４】次に、時間Ｔ１においては、クロックパル
スＣＰ２が非アクティブ状態（ハイレベル状態）に遷移
する。これによりトランジスタ62はオフとなり、接続点
60をＶＳＳから解放する。次に、クロックパルスＣＰ１
は時間Ｔ２でアクティブ状態（ローレベル状態）に遷移
する。そして、接続点68はインバータ66の接地接続を介
してＶＳＳにクランプされる。ここで、接続点68がＶＳ
Ｓの電圧を有し、コンデンサ64がそれ自体を挟んで−Ｖ
ＣＣの電圧降下を有すると、接続点60の電圧はＶＳＳか
ら−ＶＣＣまで落とされてコンデンサ64を挟んでの電圧
降下が維持される。
スＣＰ２が非アクティブ状態（ハイレベル状態）に遷移
する。これによりトランジスタ62はオフとなり、接続点
60をＶＳＳから解放する。次に、クロックパルスＣＰ１
は時間Ｔ２でアクティブ状態（ローレベル状態）に遷移
する。そして、接続点68はインバータ66の接地接続を介
してＶＳＳにクランプされる。ここで、接続点68がＶＳ
Ｓの電圧を有し、コンデンサ64がそれ自体を挟んで−Ｖ
ＣＣの電圧降下を有すると、接続点60の電圧はＶＳＳか
ら−ＶＣＣまで落とされてコンデンサ64を挟んでの電圧
降下が維持される。
【００１５】次に、クロックパルスＣＰ３は時間Ｔ３に
てアクティブ状態（ローレベル状態）に遷移してトラン
ジスタ70をオンにする。一度オンになると、トランジス
タ70は、典型的な負荷容量としての負荷キャパシタンス
73を有する接続点72を、トランジスタ70のソース−ドレ
イン経路を介して−ＶＣＣの電圧を有する接続点60に接
続する。かかる接続点72の電圧は初めＶＢＢであるが、
接続点60及びトランジスタ70のソース−ドレイン経路を
介してコンデンサ64に放電する。接続点72の負荷キャパ
シタンス73からコンデンサ64への放電は、接続点72の電
圧を下げ、接続点60の電圧を相当量だけ、すなわち電圧
ΔＶだけ高める。このように、接続点60の電圧は、−Ｖ
ＣＣ＋ΔＶに等しい電圧にまで高まり、コンデンサ64を
挟んでの電圧降下は（−ＶＣＣ）＋ΔＶである。
てアクティブ状態（ローレベル状態）に遷移してトラン
ジスタ70をオンにする。一度オンになると、トランジス
タ70は、典型的な負荷容量としての負荷キャパシタンス
73を有する接続点72を、トランジスタ70のソース−ドレ
イン経路を介して−ＶＣＣの電圧を有する接続点60に接
続する。かかる接続点72の電圧は初めＶＢＢであるが、
接続点60及びトランジスタ70のソース−ドレイン経路を
介してコンデンサ64に放電する。接続点72の負荷キャパ
シタンス73からコンデンサ64への放電は、接続点72の電
圧を下げ、接続点60の電圧を相当量だけ、すなわち電圧
ΔＶだけ高める。このように、接続点60の電圧は、−Ｖ
ＣＣ＋ΔＶに等しい電圧にまで高まり、コンデンサ64を
挟んでの電圧降下は（−ＶＣＣ）＋ΔＶである。
【００１６】図２（ａ）〜（ｃ）の時間Ｔ４の前に、ク
ロックパルスＣＰ１及びＣＰ３は非アクティブ状態（ハ
イレベル状態）に遷移する。クロックパルスＣＰ３がハ
イレベル状態になったのち、接続点82の電圧が高まる。
この際、トランジスタ70は、オフとなり、接続点60を接
続点72から解放する。クロックパルスＣＰ１が非アクテ
ィブ状態（ハイレベル状態）に遷移したのち、接続点68
の電圧はＶＳＳからＶＣＣに遷移する。コンデンサ64を
挟んでの電圧降下（−ＶＣＣ＋ΔＶ）を維持するために
は、接続点60の電圧が高まらなければならない。接続点
60の新たな電圧は、接続点60の先の電圧（−ＶＣＣ＋Δ
Ｖ）から接続点68の電圧変化分（−ＶＣＣ）を引いたも
の、すなわちΔＶに等しくなる。すなわち、接続点60
は、この間における同一電圧変化分（ＶＣＣ）によって
接続点68に追従して、ΔＶに等しい電圧を接続点60に残
してゆく。
ロックパルスＣＰ１及びＣＰ３は非アクティブ状態（ハ
イレベル状態）に遷移する。クロックパルスＣＰ３がハ
イレベル状態になったのち、接続点82の電圧が高まる。
この際、トランジスタ70は、オフとなり、接続点60を接
続点72から解放する。クロックパルスＣＰ１が非アクテ
ィブ状態（ハイレベル状態）に遷移したのち、接続点68
の電圧はＶＳＳからＶＣＣに遷移する。コンデンサ64を
挟んでの電圧降下（−ＶＣＣ＋ΔＶ）を維持するために
は、接続点60の電圧が高まらなければならない。接続点
60の新たな電圧は、接続点60の先の電圧（−ＶＣＣ＋Δ
Ｖ）から接続点68の電圧変化分（−ＶＣＣ）を引いたも
の、すなわちΔＶに等しくなる。すなわち、接続点60
は、この間における同一電圧変化分（ＶＣＣ）によって
接続点68に追従して、ΔＶに等しい電圧を接続点60に残
してゆく。
【００１７】時間Ｔ４においては、クロックパルスＣＰ
２がアクティブ状態（ローレベル状態）に遷移し、これ
がトランジスタ62をオンにする。そして、接続点60が、
トランジスタ62のソース−ドレイン経路を介してＶＳＳ
にクランプされる。この際、ΔＶ＞ＶＳＳ（０Ｖ）であ
るため、コンデンサ64は、接続点60及びトランジスタ62
を介してＶＳＳに放電する。
２がアクティブ状態（ローレベル状態）に遷移し、これ
がトランジスタ62をオンにする。そして、接続点60が、
トランジスタ62のソース−ドレイン経路を介してＶＳＳ
にクランプされる。この際、ΔＶ＞ＶＳＳ（０Ｖ）であ
るため、コンデンサ64は、接続点60及びトランジスタ62
を介してＶＳＳに放電する。
【００１８】時間Ｔ５においては、クロックパルスＣＰ
２は非アクティブ状態（ハイレベル状態）に遷移してト
ランジスタ62をオフにする。前述のタイミング説明は、
図２（ａ）〜（ｃ）に示されるようなサイクル期間Ｔ６
を有している。かかる期間Ｔ６を有するサイクルが上述
の如く繰り返し実行されて、接続点72に接続した負荷キ
ャパシタンス73を有する基板を充電してゆく。
２は非アクティブ状態（ハイレベル状態）に遷移してト
ランジスタ62をオフにする。前述のタイミング説明は、
図２（ａ）〜（ｃ）に示されるようなサイクル期間Ｔ６
を有している。かかる期間Ｔ６を有するサイクルが上述
の如く繰り返し実行されて、接続点72に接続した負荷キ
ャパシタンス73を有する基板を充電してゆく。
【００１９】図１の回路は、基板負荷キャパシタンス73
を−ＶＣＣまで充電しない。すなわち、クロックパルス
ＣＰ２及びＣＰ３は、アクティブ状態（ローレベル状
態）にあるときにはオーバーラップしない。アクティブ
状態のクロックパルスＣＰ３がトランジスタ74をオンに
して接続点76をＶＳＳにクランプする。この際、クロッ
クパルスＣＰ２が非アクティブ状態（ハイレベル状態）
にあるため、コンデンサ78を挟んでいる接続点76とコン
デンサ78のクロックパルスＣＰ２端子との間の電圧降下
は、−ＶＣＣ（接続点76の電圧）からＶＳＳを引いたも
のとなる。コンデンサ78は、ＶＳＳ−ＶＣＣ又は−ＶＣ
Ｃに等しい電圧まで充電される。
を−ＶＣＣまで充電しない。すなわち、クロックパルス
ＣＰ２及びＣＰ３は、アクティブ状態（ローレベル状
態）にあるときにはオーバーラップしない。アクティブ
状態のクロックパルスＣＰ３がトランジスタ74をオンに
して接続点76をＶＳＳにクランプする。この際、クロッ
クパルスＣＰ２が非アクティブ状態（ハイレベル状態）
にあるため、コンデンサ78を挟んでいる接続点76とコン
デンサ78のクロックパルスＣＰ２端子との間の電圧降下
は、−ＶＣＣ（接続点76の電圧）からＶＳＳを引いたも
のとなる。コンデンサ78は、ＶＳＳ−ＶＣＣ又は−ＶＣ
Ｃに等しい電圧まで充電される。
【００２０】クロックパルスＣＰ２がアクティブ状態
（ローレベル状態）に遷移する前に、クロックパルスＣ
Ｐ３が非アクティブ状態（ハイレベル状態）に遷移して
接続点76をＶＳＳから解放する。アクティブ状態のクロ
ックパルスＣＰ２は０Ｖ（ＶＳＳ）に達する。コンデン
サ78の電圧降下を維持するためには、接続点76の電圧が
クロックパルスＣＰ２と同じ電圧（ＶＣＣ−ＶＳＳ）だ
け遷移しなければならない。ここで、接続点76は−ＶＣ
Ｃ｛＝ＶＳＳ−（ＶＣＣ−ＶＳＳ）｝の電圧値を有して
いる。トランジスタ62は、かかる−ＶＣＣが、接続点60
の電圧よりもスレッショルド電圧｜Ｖｔp ｜を超える分
低いためオンになる。この際の接続点60の電圧は、クロ
ックパルスＣＰ１が非アクティブ状態（ハイレベル状
態）であるときの最低値ＶＳＳである。かかる接続点76
の電圧が、接続点60の最小電圧よりもスレッショルド電
圧｜Ｖｔp ｜を超える分低いため、コンデンサ64は接続
点60を介してＶＳＳまでフルに放電を行う。
（ローレベル状態）に遷移する前に、クロックパルスＣ
Ｐ３が非アクティブ状態（ハイレベル状態）に遷移して
接続点76をＶＳＳから解放する。アクティブ状態のクロ
ックパルスＣＰ２は０Ｖ（ＶＳＳ）に達する。コンデン
サ78の電圧降下を維持するためには、接続点76の電圧が
クロックパルスＣＰ２と同じ電圧（ＶＣＣ−ＶＳＳ）だ
け遷移しなければならない。ここで、接続点76は−ＶＣ
Ｃ｛＝ＶＳＳ−（ＶＣＣ−ＶＳＳ）｝の電圧値を有して
いる。トランジスタ62は、かかる−ＶＣＣが、接続点60
の電圧よりもスレッショルド電圧｜Ｖｔp ｜を超える分
低いためオンになる。この際の接続点60の電圧は、クロ
ックパルスＣＰ１が非アクティブ状態（ハイレベル状
態）であるときの最低値ＶＳＳである。かかる接続点76
の電圧が、接続点60の最小電圧よりもスレッショルド電
圧｜Ｖｔp ｜を超える分低いため、コンデンサ64は接続
点60を介してＶＳＳまでフルに放電を行う。
【００２１】更に、アクティブ状態のクロックパルスＣ
Ｐ２は、接続点82をＶＳＳにクランプするトランジスタ
80をオンにする。クロックパルスＣＰ３が非アクティブ
状態（ハイレベル状態）にあると、コンデンサ84を挟ん
での接続点82からクロックパルスＣＰ３端子までの電圧
降下は、ＶＳＳ−ＶＣＣ（＝−ＶＣＣ）である。その
後、クロックパルスＣＰ２は非アクティブ状態（ハイレ
ベル状態）に遷移してトランジスタ62及び80をオフにす
る。
Ｐ２は、接続点82をＶＳＳにクランプするトランジスタ
80をオンにする。クロックパルスＣＰ３が非アクティブ
状態（ハイレベル状態）にあると、コンデンサ84を挟ん
での接続点82からクロックパルスＣＰ３端子までの電圧
降下は、ＶＳＳ−ＶＣＣ（＝−ＶＣＣ）である。その
後、クロックパルスＣＰ２は非アクティブ状態（ハイレ
ベル状態）に遷移してトランジスタ62及び80をオフにす
る。
【００２２】クロックパルスＣＰ２が非アクティブ状態
（ハイレベル状態）に遷移し、クロックパルスＣＰ１が
アクティブ状態（ローレベル状態）に遷移したのち、ク
ロックパルスＣＰ３がアクティブ状態（ローレベル状
態）に遷移する。コンデンサ84を挟んでの電圧降下ＶＳ
Ｓ−ＶＣＣ（＝−ＶＣＣ）を維持するためには、接続点
82もまた、クロックパルスＣＰ３と同じ電圧だけ遷移し
なければならない。従って、接続点82の電圧はＶＳＳか
ら−ＶＣＣに遷移する。接続点82の電圧−ＶＣＣは、接
続点60と接続点72との接続を行うトランジスタ70に供給
され、このトランジスタをオンにする。接続点60の電圧
は、−ＶＣＣ（ＣＰ１はアクティブ状態）であり、その
結果、ＶＢＢ＞−ＶＣＣであるため、接続点72はトラン
ジスタ70のソース−ドレイン経路を介して接続点60に放
電する。
（ハイレベル状態）に遷移し、クロックパルスＣＰ１が
アクティブ状態（ローレベル状態）に遷移したのち、ク
ロックパルスＣＰ３がアクティブ状態（ローレベル状
態）に遷移する。コンデンサ84を挟んでの電圧降下ＶＳ
Ｓ−ＶＣＣ（＝−ＶＣＣ）を維持するためには、接続点
82もまた、クロックパルスＣＰ３と同じ電圧だけ遷移し
なければならない。従って、接続点82の電圧はＶＳＳか
ら−ＶＣＣに遷移する。接続点82の電圧−ＶＣＣは、接
続点60と接続点72との接続を行うトランジスタ70に供給
され、このトランジスタをオンにする。接続点60の電圧
は、−ＶＣＣ（ＣＰ１はアクティブ状態）であり、その
結果、ＶＢＢ＞−ＶＣＣであるため、接続点72はトラン
ジスタ70のソース−ドレイン経路を介して接続点60に放
電する。
【００２３】クロックパルスＣＰ１、ＣＰ２及びＣＰ３
の各サイクル（図２の（ａ）〜（ｃ）に期間Ｔ６として
示す）は、接続点72の電圧を電圧ΔＶ′だけ下げる。ト
ランジスタ70をオンに維持するためには（トランジスタ
70がｐチャネルトランジスタであるため）、トランジス
タ70のゲートの電圧は、接続点72の電圧よりもスレッシ
ョルド電圧｜Ｖｔp ｜を超える分は低くなければならな
い。しかし、トランジスタ70のゲートの電圧は−ＶＣＣ
を下回らないため、接続点72は、−ＶＣＣ＋｜Ｖｔp ｜
の電圧までしか放電しない。従って、負荷キャパシタン
ス73を有する基板は、−ＶＣＣまで達することは決して
ない。
の各サイクル（図２の（ａ）〜（ｃ）に期間Ｔ６として
示す）は、接続点72の電圧を電圧ΔＶ′だけ下げる。ト
ランジスタ70をオンに維持するためには（トランジスタ
70がｐチャネルトランジスタであるため）、トランジス
タ70のゲートの電圧は、接続点72の電圧よりもスレッシ
ョルド電圧｜Ｖｔp ｜を超える分は低くなければならな
い。しかし、トランジスタ70のゲートの電圧は−ＶＣＣ
を下回らないため、接続点72は、−ＶＣＣ＋｜Ｖｔp ｜
の電圧までしか放電しない。従って、負荷キャパシタン
ス73を有する基板は、−ＶＣＣまで達することは決して
ない。
【００２４】よって、図１の回路は、負のＶＣＣが必要
とされる場合には不十分である。尚、図１の回路の効率
は、次式から求めることができる。
とされる場合には不十分である。尚、図１の回路の効率
は、次式から求めることができる。
【００２５】
【数１】
【００２６】ただし、ＩVBB は、基板を最大限にポンピ
ングするために必要とされる時間中における基板からの
全電流である。又、ＩVCC は、基板を最大限にポンピン
グするために必要とされる時間中における電源ＶＣＣか
らの全電流である。尚、回路65の効率は理論上100 ％で
ある。次に、ｐチャネルトランジスタ二段の従来のチャ
ージポンプについて説明する。
ングするために必要とされる時間中における基板からの
全電流である。又、ＩVCC は、基板を最大限にポンピン
グするために必要とされる時間中における電源ＶＣＣか
らの全電流である。尚、回路65の効率は理論上100 ％で
ある。次に、ｐチャネルトランジスタ二段の従来のチャ
ージポンプについて説明する。
【００２７】かかる二段ｐチャネルのチャージポンプ
は、図３に示すように具現化することができる。簡潔に
述べるならば、コンデンサ100 の一方の側には、クロッ
クパルスＣＰ１が供給されている。コンデンサ100 の他
一方の側は、接続点110 に接続されている。接続点110
は、トランジスタ114 を介して、電圧ＶＳＳを供給する
電源に選択的に接続される。トランジスタ114 のゲート
電極は接続点112 に接続されている。接続点112 は、ト
ランジスタ117 を介して、電圧ＶＳＳを供給する電源に
選択的に接続される。接続点112 はトランジスタ116 の
ゲート電極に接続している。接続点112 はコンデンサ10
4 の一方の側に接続している。コンデンサ104の他方の
側には、クロックパルスＣＰ２が供給されている。
は、図３に示すように具現化することができる。簡潔に
述べるならば、コンデンサ100 の一方の側には、クロッ
クパルスＣＰ１が供給されている。コンデンサ100 の他
一方の側は、接続点110 に接続されている。接続点110
は、トランジスタ114 を介して、電圧ＶＳＳを供給する
電源に選択的に接続される。トランジスタ114 のゲート
電極は接続点112 に接続されている。接続点112 は、ト
ランジスタ117 を介して、電圧ＶＳＳを供給する電源に
選択的に接続される。接続点112 はトランジスタ116 の
ゲート電極に接続している。接続点112 はコンデンサ10
4 の一方の側に接続している。コンデンサ104の他方の
側には、クロックパルスＣＰ２が供給されている。
【００２８】接続点110 はトランジスタ120 を介して接
続点122 に選択的に接続される。トランジスタ120のゲ
ート電極は接続点118 に接続している。接続点118 はト
ランジスタ117 のゲート電極に接続している。接続点11
8 は、電圧ＶＳＳを提供する電源にトランジスタ116 を
介して選択的に接続される。接続点118 はトランジスタ
124 のゲート電極に接続している。接続点118 はコンデ
ンサ106 の一方の側に接続している。コンデンサ106 の
他方の側には、クロックパルスＣＰ３が供給されてい
る。
続点122 に選択的に接続される。トランジスタ120のゲ
ート電極は接続点118 に接続している。接続点118 はト
ランジスタ117 のゲート電極に接続している。接続点11
8 は、電圧ＶＳＳを提供する電源にトランジスタ116 を
介して選択的に接続される。接続点118 はトランジスタ
124 のゲート電極に接続している。接続点118 はコンデ
ンサ106 の一方の側に接続している。コンデンサ106 の
他方の側には、クロックパルスＣＰ３が供給されてい
る。
【００２９】接続点122 はコンデンサ102 の一方の側に
接続している。コンデンサ102 の他方の側には、クロッ
クパルスＣＰ１Ｂが供給されている。接続点122 はトラ
ンジスタ128 を介して接続点130 に選択的に接続され
る。接続点130 は容量性負荷132を有している。接続点1
22 はトランジスタ124 を介して接続点126 に選択的に
接続される。接続点126 はトランジスタ128 のゲート電
極に接続している。接続点126 はコンデンサ108 の一方
の側に接続している。コンデンサ108 の他方の側には、
クロックパルスＣＰ２が供給されている。
接続している。コンデンサ102 の他方の側には、クロッ
クパルスＣＰ１Ｂが供給されている。接続点122 はトラ
ンジスタ128 を介して接続点130 に選択的に接続され
る。接続点130 は容量性負荷132を有している。接続点1
22 はトランジスタ124 を介して接続点126 に選択的に
接続される。接続点126 はトランジスタ128 のゲート電
極に接続している。接続点126 はコンデンサ108 の一方
の側に接続している。コンデンサ108 の他方の側には、
クロックパルスＣＰ２が供給されている。
【００３０】図３の回路における第１段は、破線134 の
左側の構成からなる。第２段は、破線134 の右側の構成
からなる。かかる第１段の動作は、主に、電圧ＶＳＳを
供給する電源からトランジスタ114 を介して電荷を受
け、さらに、トランジスタ120を介して電荷の供給を行
うコンデンサ100 を伴う。次に、第２段の動作は、主
に、トランジスタ120 を介して電荷を受け、さらに、ト
ランジスタ128 を介して接続点130 に電荷を供給するコ
ンデンサ102 を伴う。
左側の構成からなる。第２段は、破線134 の右側の構成
からなる。かかる第１段の動作は、主に、電圧ＶＳＳを
供給する電源からトランジスタ114 を介して電荷を受
け、さらに、トランジスタ120を介して電荷の供給を行
うコンデンサ100 を伴う。次に、第２段の動作は、主
に、トランジスタ120 を介して電荷を受け、さらに、ト
ランジスタ128 を介して接続点130 に電荷を供給するコ
ンデンサ102 を伴う。
【００３１】クロックパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２
及びＣＰ３の各々は、図４（ａ）〜（ｄ）に示されるが
如く、０Ｖ（ローレベル状態）とＶＣＣ（ハイレベル状
態）との間で変動する。クロックパルスＣＰ１、ＣＰ２
及びＣＰ３ならびに時間Ｔ１〜Ｔ７は、他の図における
ものと同じではないことが理解されよう。クロックパル
スＣＰ２及びＣＰ３は、オーバーラップしないアクティ
ブローのクロックである。クロックパルスＣＰ１とＣＰ
１Ｂとは、互いに反転している。
及びＣＰ３の各々は、図４（ａ）〜（ｄ）に示されるが
如く、０Ｖ（ローレベル状態）とＶＣＣ（ハイレベル状
態）との間で変動する。クロックパルスＣＰ１、ＣＰ２
及びＣＰ３ならびに時間Ｔ１〜Ｔ７は、他の図における
ものと同じではないことが理解されよう。クロックパル
スＣＰ２及びＣＰ３は、オーバーラップしないアクティ
ブローのクロックである。クロックパルスＣＰ１とＣＰ
１Ｂとは、互いに反転している。
【００３２】図３の回路動作を理解するためには、図３
のコンデンサがどのようにして充電されるかを簡潔に説
明する必要がある。先ず、電源給電される前は、クロッ
クパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２及びＣＰ３はローレ
ベル状態であり、コンデンサ100 、102 、104 、106 及
び108 には電荷が蓄積されていない。電荷が蓄積されて
いないと、各コンデンサは、各クロックが供給される接
続端子と、そのコンデンサが接続されている接続点との
間で０Ｖの電圧降下を有するようになる。例えば、コン
デンサ100 は、接続点110 と、クロックパルスＣＰ１が
供給される端子との間で０Ｖの電圧降下を有する。本明
細書では、コンデンサの電圧降下とは、そのコンデンサ
が接続されている接続点と、そのコンデンサに供給され
るべきクロックパルスが供給されている接続端子との間
の電圧降下を示すものである。又、コンデンサ100 、10
2 、104 、106及び108 の容量の大きさは、内部接続点1
10 、122 、112 、118 及び126 の夫々を、最大限｜Ｖ
ＣＣ｜に近くなるまで変動させるのに十分な大きさであ
る。
のコンデンサがどのようにして充電されるかを簡潔に説
明する必要がある。先ず、電源給電される前は、クロッ
クパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２及びＣＰ３はローレ
ベル状態であり、コンデンサ100 、102 、104 、106 及
び108 には電荷が蓄積されていない。電荷が蓄積されて
いないと、各コンデンサは、各クロックが供給される接
続端子と、そのコンデンサが接続されている接続点との
間で０Ｖの電圧降下を有するようになる。例えば、コン
デンサ100 は、接続点110 と、クロックパルスＣＰ１が
供給される端子との間で０Ｖの電圧降下を有する。本明
細書では、コンデンサの電圧降下とは、そのコンデンサ
が接続されている接続点と、そのコンデンサに供給され
るべきクロックパルスが供給されている接続端子との間
の電圧降下を示すものである。又、コンデンサ100 、10
2 、104 、106及び108 の容量の大きさは、内部接続点1
10 、122 、112 、118 及び126 の夫々を、最大限｜Ｖ
ＣＣ｜に近くなるまで変動させるのに十分な大きさであ
る。
【００３３】次に、電源給電されると、クロックパルス
の各々は、図４（ａ）〜（ｄ）に示す如きタイミングを
とる。例えば、電源給電直後には、クロックパルスＣＰ
３がローレベルとなり、クロックパルスＣＰ２がハイレ
ベルとなる。電源給電が開始される前において接続点11
2 の電圧は０Ｖであるが、かかる接続点112 はクロック
パルスＣＰ２に容量結合しているため、０Ｖであった接
続点112 の電圧は、クロックパルスＣＰ２と同じ高電圧
まで高まろうとする。しかしながら、トランジスタ117
のゲート電極の電圧が０Ｖであると（給電される前、接
続点118 の電圧は０Ｖであった）、接続点112 の電圧は
スレッショルド電圧｜Ｖｔp ｜までしか上昇することが
できない。かかる接続点112 の電圧がスレッショルド電
圧｜Ｖｔp ｜を超えるならば、トランジスタ117 がオン
になって接続点112 を｜Ｖｔp ｜にクランプする。一
方、接続点112 の電圧が｜Ｖｔp ｜にあると、トランジ
スタ117 はオフであるか、もしくはかろうじてオンであ
るかのいずれかである。それ故、接続点112 の電圧が｜
Ｖｔp ｜にあり、かつクロックパルスＣＰ２の電圧がハ
イレベル状態（ＶＣＣ）の間、コンデンサ104 は｜Ｖｔ
p ｜−ＶＣＣ（＜０）まで帯電する。
の各々は、図４（ａ）〜（ｄ）に示す如きタイミングを
とる。例えば、電源給電直後には、クロックパルスＣＰ
３がローレベルとなり、クロックパルスＣＰ２がハイレ
ベルとなる。電源給電が開始される前において接続点11
2 の電圧は０Ｖであるが、かかる接続点112 はクロック
パルスＣＰ２に容量結合しているため、０Ｖであった接
続点112 の電圧は、クロックパルスＣＰ２と同じ高電圧
まで高まろうとする。しかしながら、トランジスタ117
のゲート電極の電圧が０Ｖであると（給電される前、接
続点118 の電圧は０Ｖであった）、接続点112 の電圧は
スレッショルド電圧｜Ｖｔp ｜までしか上昇することが
できない。かかる接続点112 の電圧がスレッショルド電
圧｜Ｖｔp ｜を超えるならば、トランジスタ117 がオン
になって接続点112 を｜Ｖｔp ｜にクランプする。一
方、接続点112 の電圧が｜Ｖｔp ｜にあると、トランジ
スタ117 はオフであるか、もしくはかろうじてオンであ
るかのいずれかである。それ故、接続点112 の電圧が｜
Ｖｔp ｜にあり、かつクロックパルスＣＰ２の電圧がハ
イレベル状態（ＶＣＣ）の間、コンデンサ104 は｜Ｖｔ
p ｜−ＶＣＣ（＜０）まで帯電する。
【００３４】クロックパルスＣＰ２がハイレベル状態に
なってからいくらか時間を経たのち、クロックパルスＣ
Ｐ３がハイレベル状態になる。接続点118 はクロックパ
ルスＣＰ３に応じてＶＣＣに達しようとする。しかしな
がら、トランジスタ116 のゲート電極の電圧が｜Ｖｔp
｜であるため、接続点118 は２｜Ｖｔp ｜を超えた時点
で、トランジスタ116 がオンになる。接続点118 は、ト
ランジスタ116 がオフであるか、かろうじてオンである
かのいずれかであるところの２｜Ｖｔp ｜にクランプさ
れる。コンデンサ106 は２｜Ｖｔp ｜−ＶＣＣ（＜０）
まで帯電する。その後、クロックパルスＣＰ２がローレ
ベル状態となり、それが、接続点112 の電圧を−ＶＣＣ
だけ下げた｜Ｖｔp ｜−ＶＣＣ（＜０）にする。接続点
112 の電圧がトランジスタ116 をオンにして接続点118
をＶＳＳ（０Ｖ）にクランプする。コンデンサ106 は−
ＶＣＣまでフルに帯電する。
なってからいくらか時間を経たのち、クロックパルスＣ
Ｐ３がハイレベル状態になる。接続点118 はクロックパ
ルスＣＰ３に応じてＶＣＣに達しようとする。しかしな
がら、トランジスタ116 のゲート電極の電圧が｜Ｖｔp
｜であるため、接続点118 は２｜Ｖｔp ｜を超えた時点
で、トランジスタ116 がオンになる。接続点118 は、ト
ランジスタ116 がオフであるか、かろうじてオンである
かのいずれかであるところの２｜Ｖｔp ｜にクランプさ
れる。コンデンサ106 は２｜Ｖｔp ｜−ＶＣＣ（＜０）
まで帯電する。その後、クロックパルスＣＰ２がローレ
ベル状態となり、それが、接続点112 の電圧を−ＶＣＣ
だけ下げた｜Ｖｔp ｜−ＶＣＣ（＜０）にする。接続点
112 の電圧がトランジスタ116 をオンにして接続点118
をＶＳＳ（０Ｖ）にクランプする。コンデンサ106 は−
ＶＣＣまでフルに帯電する。
【００３５】続いて、クロックパルスＣＰ２がハイレベ
ル状態になる。接続点112 の電圧が高まって｜Ｖｔp ｜
に戻る。その後、クロックパルスＣＰ３がローレベル状
態になる。コンデンサ106 の容量結合により、接続点11
8 の電圧は０Ｖから−ＶＣＣまで下がる。接続点118 の
電圧がトランジスタ117 をオンにして接続点112 をＶＳ
Ｓ（０Ｖ）にクランプする。コンデンサ104 は−ＶＣＣ
までフルに帯電する。コンデンサ106 が−ＶＣＣまでフ
ルに帯電するのと同様に、コンデンサ100 も−ＶＣＣま
でフルに帯電する。
ル状態になる。接続点112 の電圧が高まって｜Ｖｔp ｜
に戻る。その後、クロックパルスＣＰ３がローレベル状
態になる。コンデンサ106 の容量結合により、接続点11
8 の電圧は０Ｖから−ＶＣＣまで下がる。接続点118 の
電圧がトランジスタ117 をオンにして接続点112 をＶＳ
Ｓ（０Ｖ）にクランプする。コンデンサ104 は−ＶＣＣ
までフルに帯電する。コンデンサ106 が−ＶＣＣまでフ
ルに帯電するのと同様に、コンデンサ100 も−ＶＣＣま
でフルに帯電する。
【００３６】図４の（ａ）及び（ｄ）に示されるが如
く、クロックパルスＣＰ１及びＣＰ３はローアクティブ
である。容量結合により、クロックパルスＣＰ１及びＣ
Ｐ３がアクティブ状態（ローレベル状態）にあるとき、
接続点110 及び118 の電圧は−ＶＣＣになる。接続点11
8 の電圧がトランジスタ120 をオンにして接続点110 を
接続点122 に接続する。しかし、接続点118 の電圧が−
ＶＣＣであるため、接続点122 の電圧は、わずか−ＶＣ
Ｃ＋｜Ｖｔp ｜の最低電圧にしか達することができな
い。
く、クロックパルスＣＰ１及びＣＰ３はローアクティブ
である。容量結合により、クロックパルスＣＰ１及びＣ
Ｐ３がアクティブ状態（ローレベル状態）にあるとき、
接続点110 及び118 の電圧は−ＶＣＣになる。接続点11
8 の電圧がトランジスタ120 をオンにして接続点110 を
接続点122 に接続する。しかし、接続点118 の電圧が−
ＶＣＣであるため、接続点122 の電圧は、わずか−ＶＣ
Ｃ＋｜Ｖｔp ｜の最低電圧にしか達することができな
い。
【００３７】接続点122 の電圧が−ＶＣＣ＋｜Ｖｔp ｜
に等しく、かつその時クロックパルスＣＰ１Ｂが非アク
ティブ状態（ハイレベル状態）にあると、コンデンサ10
2 は−ＶＣＣ＋｜Ｖｔp ｜−ＶＣＣ、すなわち−２ＶＣ
Ｃ＋｜Ｖｔp ｜まで帯電し得ることになる。又、アクテ
ィブ状態のクロックパルスＣＰ３は、トランジスタ124
をオンにして接続点122 を接続点126 に接続する。この
際、接続点122 の電圧が−ＶＣＣ＋｜Ｖｔp ｜である
と、トランジスタ124 がオンになって接続点122を接続
点126 に接続する。接続点126 に印加される電圧は−Ｖ
ＣＣ＋｜Ｖｔp ｜である。このときにクロックパルスＣ
Ｐ２が非アクティブ状態（ハイレベル状態）にあると、
コンデンサ108 は−ＶＣＣ＋｜Ｖｔp ｜−ＶＣＣ、すな
わち−２ＶＣＣ＋｜Ｖｔp ｜まで帯電し得ることにな
る。クロックパルスＣＰ１Ｂ及びＣＰ２がアクティブ状
態（ローレベル状態）になるとき、それぞれの接続点12
2 及び126 の電圧が−２ＶＣＣ＋｜Ｖｔp ｜になること
が理解されよう。
に等しく、かつその時クロックパルスＣＰ１Ｂが非アク
ティブ状態（ハイレベル状態）にあると、コンデンサ10
2 は−ＶＣＣ＋｜Ｖｔp ｜−ＶＣＣ、すなわち−２ＶＣ
Ｃ＋｜Ｖｔp ｜まで帯電し得ることになる。又、アクテ
ィブ状態のクロックパルスＣＰ３は、トランジスタ124
をオンにして接続点122 を接続点126 に接続する。この
際、接続点122 の電圧が−ＶＣＣ＋｜Ｖｔp ｜である
と、トランジスタ124 がオンになって接続点122を接続
点126 に接続する。接続点126 に印加される電圧は−Ｖ
ＣＣ＋｜Ｖｔp ｜である。このときにクロックパルスＣ
Ｐ２が非アクティブ状態（ハイレベル状態）にあると、
コンデンサ108 は−ＶＣＣ＋｜Ｖｔp ｜−ＶＣＣ、すな
わち−２ＶＣＣ＋｜Ｖｔp ｜まで帯電し得ることにな
る。クロックパルスＣＰ１Ｂ及びＣＰ２がアクティブ状
態（ローレベル状態）になるとき、それぞれの接続点12
2 及び126 の電圧が−２ＶＣＣ＋｜Ｖｔp ｜になること
が理解されよう。
【００３８】全ての内部接続点が、ＶＢＢを含め、０Ｖ
で始まったため、全ての接続点及びコンデンサの内部電
圧が、回路が必要とするレベルに効果的にポンピングさ
れるまでには、数サイクルのクロックパルスを要する。
図４（ａ）〜（ｄ）は、二段ｐチャネルトランジスタポ
ンプのクロックのタイミングを示す図である。
で始まったため、全ての接続点及びコンデンサの内部電
圧が、回路が必要とするレベルに効果的にポンピングさ
れるまでには、数サイクルのクロックパルスを要する。
図４（ａ）〜（ｄ）は、二段ｐチャネルトランジスタポ
ンプのクロックのタイミングを示す図である。
【００３９】以下に、図３における接続点夫々の電圧に
対する前述の如き説明を考慮して、図４（ａ）〜（ｄ）
を参照しながら図３の回路を説明する。先ず、図４
（ｃ）の時間Ｔ１では、クロックパルスＣＰ２が非アク
ティブ状態（ハイレベル状態）に遷移する。これによ
り、接続点112 は−ＶＣＣから０Ｖに遷移し、接続点12
6 が−２ＶＣＣ＋｜Ｖｔp ｜から−ＶＣＣ＋｜Ｖｔp ｜
にそれぞれ遷移する。トランジスタ114 及び128 がオフ
になり、これらが接続点110 をＶＳＳから、接続点122
を接続点130 からそれぞれ離す。又、トランジスタ116
が閉止され、接続点118 をＶＳＳ（０Ｖ）から離す。
対する前述の如き説明を考慮して、図４（ａ）〜（ｄ）
を参照しながら図３の回路を説明する。先ず、図４
（ｃ）の時間Ｔ１では、クロックパルスＣＰ２が非アク
ティブ状態（ハイレベル状態）に遷移する。これによ
り、接続点112 は−ＶＣＣから０Ｖに遷移し、接続点12
6 が−２ＶＣＣ＋｜Ｖｔp ｜から−ＶＣＣ＋｜Ｖｔp ｜
にそれぞれ遷移する。トランジスタ114 及び128 がオフ
になり、これらが接続点110 をＶＳＳから、接続点122
を接続点130 からそれぞれ離す。又、トランジスタ116
が閉止され、接続点118 をＶＳＳ（０Ｖ）から離す。
【００４０】次に、図４（ａ）の時間Ｔ２では、クロッ
クパルスＣＰ１はアクティブ状態（ローレベル状態）に
遷移し、それが接続点110 を理論上の最低値−ＶＣＣま
で下げる。又、図４（ｂ）の時間Ｔ２では、クロックパ
ルスＣＰ１Ｂが非アクティブ状態（ハイレベル状態）に
遷移し、それが接続点122 を−２ＶＣＣ＋｜Ｖｔp ｜＋
ΔＶから−ＶＣＣ＋｜Ｖｔp ｜＋ΔＶまで高める。ΔＶ
は、図４（ｃ）のＴ１にてＣＰ２が非アクティブ状態
（ハイレベル状態）に遷移する前において、コンデンサ
102 から容量性負荷132 への電子のポンピングによる接
続点122 における電圧の増加分である。
クパルスＣＰ１はアクティブ状態（ローレベル状態）に
遷移し、それが接続点110 を理論上の最低値−ＶＣＣま
で下げる。又、図４（ｂ）の時間Ｔ２では、クロックパ
ルスＣＰ１Ｂが非アクティブ状態（ハイレベル状態）に
遷移し、それが接続点122 を−２ＶＣＣ＋｜Ｖｔp ｜＋
ΔＶから−ＶＣＣ＋｜Ｖｔp ｜＋ΔＶまで高める。ΔＶ
は、図４（ｃ）のＴ１にてＣＰ２が非アクティブ状態
（ハイレベル状態）に遷移する前において、コンデンサ
102 から容量性負荷132 への電子のポンピングによる接
続点122 における電圧の増加分である。
【００４１】図４（ｄ）の時間Ｔ３では、コンデンサ10
6 がトランジスタ120 のゲートキャパシタンス及び接続
点118 の他すべての寄生キャパシタンスよりも大きいた
め、クロックパルスＣＰ３がアクティブ状態（ローレベ
ル状態）に遷移し、それが接続点118 を理論上の最低値
−ＶＣＣまで下げる。接続点118 が−ＶＣＣまで低下し
たのち、トランジスタ120 はオンとなり接続点110 を接
続点122 に接続する。接続点110 の電圧が−ＶＣＣであ
り、かつ接続点122 の電圧が−ＶＣＣ＋｜Ｖｔp ｜＋Δ
Ｖであるため、接続点110 の電圧と接続点122 の電圧と
が等しくなるまでコンデンサ100 からコンデンサ102 へ
と電子が移送される。又、この際、トランジスタ117 及
び124 はオン状態である。トランジスタ117 のソース−
ドレイン経路を介して、接続点112 はＶＳＳにクランプ
されたままになる。かかる接続点112 がＶＳＳ（０Ｖ）
であると、トランジスタ114 はオフのままである。又、
トランジスタ124 のソース−ドレイン経路を介して接続
点122 と接続点126 とが接続される。これにより、トラ
ンジスタ128 は、そのゲート−ソース間（接続点126 −
接続点122 間）の電圧が０Ｖであるため必ずオフにな
る。
6 がトランジスタ120 のゲートキャパシタンス及び接続
点118 の他すべての寄生キャパシタンスよりも大きいた
め、クロックパルスＣＰ３がアクティブ状態（ローレベ
ル状態）に遷移し、それが接続点118 を理論上の最低値
−ＶＣＣまで下げる。接続点118 が−ＶＣＣまで低下し
たのち、トランジスタ120 はオンとなり接続点110 を接
続点122 に接続する。接続点110 の電圧が−ＶＣＣであ
り、かつ接続点122 の電圧が−ＶＣＣ＋｜Ｖｔp ｜＋Δ
Ｖであるため、接続点110 の電圧と接続点122 の電圧と
が等しくなるまでコンデンサ100 からコンデンサ102 へ
と電子が移送される。又、この際、トランジスタ117 及
び124 はオン状態である。トランジスタ117 のソース−
ドレイン経路を介して、接続点112 はＶＳＳにクランプ
されたままになる。かかる接続点112 がＶＳＳ（０Ｖ）
であると、トランジスタ114 はオフのままである。又、
トランジスタ124 のソース−ドレイン経路を介して接続
点122 と接続点126 とが接続される。これにより、トラ
ンジスタ128 は、そのゲート−ソース間（接続点126 −
接続点122 間）の電圧が０Ｖであるため必ずオフにな
る。
【００４２】図４（ｄ）の時間Ｔ４では、クロックパル
スＣＰ３が非アクティブ状態（ハイレベル状態）に遷移
し、それが接続点118 を−ＶＣＣから理論上の最高値０
Ｖまで高める。接続点118 がその最高電圧に遷移したの
ち、トランジスタ120 がオフになり、接続点110 と接続
点122 とを互いに離す。又、この際、トランジスタ117
及び124 がオフになり、接続点112 をＶＳＳから離し、
さらに接続点126 を接続点122 から離す。
スＣＰ３が非アクティブ状態（ハイレベル状態）に遷移
し、それが接続点118 を−ＶＣＣから理論上の最高値０
Ｖまで高める。接続点118 がその最高電圧に遷移したの
ち、トランジスタ120 がオフになり、接続点110 と接続
点122 とを互いに離す。又、この際、トランジスタ117
及び124 がオフになり、接続点112 をＶＳＳから離し、
さらに接続点126 を接続点122 から離す。
【００４３】図４（ａ）の時間Ｔ５では、クロックパル
スＣＰ１が非アクティブ状態（ハイレベル状態）に遷移
し、それが接続点110 を理論上の最高値ΔＶまで高め
る。ΔＶは、図４（ｄ）の時間Ｔ３にて、コンデンサ10
0 からコンデンサ102 への電子の移送によって起こった
電圧の変化分である。又、図４（ｂ）のこの時間では、
クロックパルスＣＰ１Ｂがアクティブ状態（ローレベル
状態）に遷移し、それが、ポンピングが起きるときに備
えて接続点122 を理論上の最低値−２ＶＣＣ＋｜Ｖｔp
｜まで下げる。
スＣＰ１が非アクティブ状態（ハイレベル状態）に遷移
し、それが接続点110 を理論上の最高値ΔＶまで高め
る。ΔＶは、図４（ｄ）の時間Ｔ３にて、コンデンサ10
0 からコンデンサ102 への電子の移送によって起こった
電圧の変化分である。又、図４（ｂ）のこの時間では、
クロックパルスＣＰ１Ｂがアクティブ状態（ローレベル
状態）に遷移し、それが、ポンピングが起きるときに備
えて接続点122 を理論上の最低値−２ＶＣＣ＋｜Ｖｔp
｜まで下げる。
【００４４】図４（ｃ）の時間Ｔ６では、クロックパル
スＣＰ２がアクティブ状態（ローレベル状態）に遷移
し、それが接続点126 を理論上の最低値−２ＶＣＣ＋｜
Ｖｔp｜まで下げる。これがトランジスタ128 をオンに
してトランジスタ128 のソース−ドレイン経路を介して
電荷をコンデンサ102 から基板（容量性負荷132 ）へと
ポンピングする。又、時間Ｔ６では、接続点112 が−Ｖ
ＣＣに遷移し、それがトランジスタ114 をオンにする。
接続点110 は、ΔＶからＶＳＳ（０Ｖ）まで、トランジ
スタ114 のソース−ドレイン経路を介して放電される。
スＣＰ２がアクティブ状態（ローレベル状態）に遷移
し、それが接続点126 を理論上の最低値−２ＶＣＣ＋｜
Ｖｔp｜まで下げる。これがトランジスタ128 をオンに
してトランジスタ128 のソース−ドレイン経路を介して
電荷をコンデンサ102 から基板（容量性負荷132 ）へと
ポンピングする。又、時間Ｔ６では、接続点112 が−Ｖ
ＣＣに遷移し、それがトランジスタ114 をオンにする。
接続点110 は、ΔＶからＶＳＳ（０Ｖ）まで、トランジ
スタ114 のソース−ドレイン経路を介して放電される。
【００４５】クロックパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２
及びＣＰ３の各サイクル（図４（ａ）〜（ｄ）の期間Ｔ
７）が接続点130 の電圧を電圧ΔＶだけ低下させる。ト
ランジスタ128 のゲート（接続点126 ）は最低電圧−２
ＶＣＣ＋｜Ｖｔp ｜を達成することができるため、ＶＢ
Ｂが達成できる最低電圧は−２ＶＣＣ＋２｜Ｖｔp ｜で
ある。
及びＣＰ３の各サイクル（図４（ａ）〜（ｄ）の期間Ｔ
７）が接続点130 の電圧を電圧ΔＶだけ低下させる。ト
ランジスタ128 のゲート（接続点126 ）は最低電圧−２
ＶＣＣ＋｜Ｖｔp ｜を達成することができるため、ＶＢ
Ｂが達成できる最低電圧は−２ＶＣＣ＋２｜Ｖｔp ｜で
ある。
【００４６】以上の如く、二段負電荷チャージポンプ
は、単段ポンプよりも低い電圧をポンピングすることが
できる。しかしながら、上述の如き構成による負電荷チ
ャージポンプの場合、チャージポンプの段数に応じて効
率が１／ｎ（ｎはチャージポンプの段数を示す）だけ減
少してしまうという問題が発生する。例えば、単段ポン
プの場合、効率は理論上の最大値100 ％であり、二段ポ
ンプの場合、理論上の最大効率は50％となってしまう。
は、単段ポンプよりも低い電圧をポンピングすることが
できる。しかしながら、上述の如き構成による負電荷チ
ャージポンプの場合、チャージポンプの段数に応じて効
率が１／ｎ（ｎはチャージポンプの段数を示す）だけ減
少してしまうという問題が発生する。例えば、単段ポン
プの場合、効率は理論上の最大値100 ％であり、二段ポ
ンプの場合、理論上の最大効率は50％となってしまう。
【００４７】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、効率の高い負電荷チ
ャージポンプを提供することを目的とする。
を解決すべくなされたものであり、効率の高い負電荷チ
ャージポンプを提供することを目的とする。
【００４８】
【課題を解決するための手段】本発明による半導体集積
回路装置の負電荷チャージポンプ回路は、出力端及び内
部接続点を有する主ポンプと、前記内部接続点を低電圧
にチャージポンプするために接続された副ポンプとを含
み、前記主ポンプ及び前記副ポンプ各々がＶＳＳの電源
を受け、前記主ポンプが−ＶＣＣまでチャージポンプす
る構成となっている。
回路装置の負電荷チャージポンプ回路は、出力端及び内
部接続点を有する主ポンプと、前記内部接続点を低電圧
にチャージポンプするために接続された副ポンプとを含
み、前記主ポンプ及び前記副ポンプ各々がＶＳＳの電源
を受け、前記主ポンプが−ＶＣＣまでチャージポンプす
る構成となっている。
【００４９】
【作用】内部接続点に供給された信号に応じて負電荷を
半導体装置の半導体基板に移送する主ポンプにおける内
部接続点を、かかる負電荷の電圧値よりも低電圧にチャ
ージポンプする。
半導体装置の半導体基板に移送する主ポンプにおける内
部接続点を、かかる負電荷の電圧値よりも低電圧にチャ
ージポンプする。
【００５０】
【実施例】図５は、本発明による負電荷チャージポンプ
回路を示す図である。図においては、電界効果トランジ
スタ（ＦＥＴ）を使用しているが、他の種類のトランジ
スタを適宜に使用しても良いことはいうまでもない。
又、クロックパルスＣＰ１〜ＣＰ６は、例えば電圧ＶＣ
Ｃと０Ｖとの間で変動する。更に、図５の実施例におい
ては、ブロック11によって示す副ポンプと、ブロック11
の外部にある各デバイスを含む主ポンプとを含むことが
好ましい。先ず、クロックパルスＣＰ１がコンデンサ10
及び12の電極の夫々の一端に供給される。接続点14がコ
ンデンサ10の他端の電極に接続される。接続点14は、ト
ランジスタ16のソース−ドレイン経路を介して、通常は
０Ｖである第１の電源に選択的に接続される。この第１
の電源の電圧を「接地電位」と称する。更に、接続点14
は、トランジスタ18のソース−ドレイン経路を介して基
板20に選択的に接続される。基板20は容量性負荷21を有
する。接続点22は、トランジスタ16のゲートに接続され
ている。更に、接続点22は、トランジスタ24、26及び28
のソース−ドレイン経路を介して選択的に接地電位に接
続される。接続点22は、コンデンサ30の電極の一端にも
接続されている。トランジスタ24のゲート電極は接地電
位に接続されている。クロックパルスＣＰ２がコンデン
サ30の他端の電極に接続されている。
回路を示す図である。図においては、電界効果トランジ
スタ（ＦＥＴ）を使用しているが、他の種類のトランジ
スタを適宜に使用しても良いことはいうまでもない。
又、クロックパルスＣＰ１〜ＣＰ６は、例えば電圧ＶＣ
Ｃと０Ｖとの間で変動する。更に、図５の実施例におい
ては、ブロック11によって示す副ポンプと、ブロック11
の外部にある各デバイスを含む主ポンプとを含むことが
好ましい。先ず、クロックパルスＣＰ１がコンデンサ10
及び12の電極の夫々の一端に供給される。接続点14がコ
ンデンサ10の他端の電極に接続される。接続点14は、ト
ランジスタ16のソース−ドレイン経路を介して、通常は
０Ｖである第１の電源に選択的に接続される。この第１
の電源の電圧を「接地電位」と称する。更に、接続点14
は、トランジスタ18のソース−ドレイン経路を介して基
板20に選択的に接続される。基板20は容量性負荷21を有
する。接続点22は、トランジスタ16のゲートに接続され
ている。更に、接続点22は、トランジスタ24、26及び28
のソース−ドレイン経路を介して選択的に接地電位に接
続される。接続点22は、コンデンサ30の電極の一端にも
接続されている。トランジスタ24のゲート電極は接地電
位に接続されている。クロックパルスＣＰ２がコンデン
サ30の他端の電極に接続されている。
【００５１】接続点32は、トランジスタ18、26及び34の
ゲート電極に夫々接続されている。接続点32は、トラン
ジスタ36のソース−ドレイン経路を介して上述の如き第
１の電源に選択的に接続される。更に、接続点32は、ト
ランジスタ40のソース−ドレイン経路を介して接続点38
に選択的に接続される。接続点32は、コンデンサ39の電
極に一端にも接続されている。クロックパルスＣＰ３が
コンデンサ39の他端の電極に接続されている。
ゲート電極に夫々接続されている。接続点32は、トラン
ジスタ36のソース−ドレイン経路を介して上述の如き第
１の電源に選択的に接続される。更に、接続点32は、ト
ランジスタ40のソース−ドレイン経路を介して接続点38
に選択的に接続される。接続点32は、コンデンサ39の電
極に一端にも接続されている。クロックパルスＣＰ３が
コンデンサ39の他端の電極に接続されている。
【００５２】接続点41は、トランジスタ36のゲート電極
に接続されている。接続点41は、トランジスタ34のソー
ス−ドレイン経路を介して第１の電源に選択的に接続さ
れる。接続点41は、コンデンサ42の電極の一端にも接続
されている。クロックパルスＣＰ５がコンデンサ42の他
端の電極に接続されている。接続点44は、トランジスタ
28のゲート電極に接続されている。接続点44は、トラン
ジスタ46及び48のソース−ドレイン経路を介して第１の
電源に選択的に接続される。トランジスタ46のゲート電
極は接地電位に接続されている。接続点44はトランジス
タ50及び52のゲート電極に接続されている。接続点44
は、コンデンサ54の電極の一端にも接続されている。ク
ロックパルスＣＰ６がコンデンサ54の他端の電極に接続
されている。トランジスタ50のソース−ドレイン経路が
接続点38を第１の電源に選択的に接続する。
に接続されている。接続点41は、トランジスタ34のソー
ス−ドレイン経路を介して第１の電源に選択的に接続さ
れる。接続点41は、コンデンサ42の電極の一端にも接続
されている。クロックパルスＣＰ５がコンデンサ42の他
端の電極に接続されている。接続点44は、トランジスタ
28のゲート電極に接続されている。接続点44は、トラン
ジスタ46及び48のソース−ドレイン経路を介して第１の
電源に選択的に接続される。トランジスタ46のゲート電
極は接地電位に接続されている。接続点44はトランジス
タ50及び52のゲート電極に接続されている。接続点44
は、コンデンサ54の電極の一端にも接続されている。ク
ロックパルスＣＰ６がコンデンサ54の他端の電極に接続
されている。トランジスタ50のソース−ドレイン経路が
接続点38を第１の電源に選択的に接続する。
【００５３】接続点56は、トランジスタ40及び48のゲー
ト電極に夫々接続されている。接続点56は、コンデンサ
58の電極の一端にも接続されている。接続点56はトラン
ジスタ52のソース−ドレイン経路を介して第１の電源に
選択的に接続される。クロックパルスＣＰ４がコンデン
サ58の他端の電極に接続されている。コンデンサ10、1
2、30、39、42、54及び58は、コンデンサとして使用さ
れるｐチャネルトランジスタであることが好ましい。各
ｐチャネルトランジスタは、そのソース及びドレインの
各電極を短絡してコンデンサとしての一端の電極を形成
している。この際、かかるｐチャネルトランジスタのゲ
ート電極がコンデンサとしての他端の電極となる。
ト電極に夫々接続されている。接続点56は、コンデンサ
58の電極の一端にも接続されている。接続点56はトラン
ジスタ52のソース−ドレイン経路を介して第１の電源に
選択的に接続される。クロックパルスＣＰ４がコンデン
サ58の他端の電極に接続されている。コンデンサ10、1
2、30、39、42、54及び58は、コンデンサとして使用さ
れるｐチャネルトランジスタであることが好ましい。各
ｐチャネルトランジスタは、そのソース及びドレインの
各電極を短絡してコンデンサとしての一端の電極を形成
している。この際、かかるｐチャネルトランジスタのゲ
ート電極がコンデンサとしての他端の電極となる。
【００５４】接続点14、22、32、41、56、44及び38は、
夫々クロックパルスＣＰ１、ＣＰ２、ＣＰ３、ＣＰ５、
ＣＰ４、ＣＰ６及びＣＰ１に応じたものとなる。これら
の接続点は、例えば０Ｖと−ＶＣＣとの間において動作
するが、接続点32は、例えば０Ｖと−２ＶＣＣ＋｜Ｖｔ
p ｜との間で動作する。次に、図６（ａ）〜（ｆ）を参
照しつつ、図５の実施例の動作を詳細に説明する。
夫々クロックパルスＣＰ１、ＣＰ２、ＣＰ３、ＣＰ５、
ＣＰ４、ＣＰ６及びＣＰ１に応じたものとなる。これら
の接続点は、例えば０Ｖと−ＶＣＣとの間において動作
するが、接続点32は、例えば０Ｖと−２ＶＣＣ＋｜Ｖｔ
p ｜との間で動作する。次に、図６（ａ）〜（ｆ）を参
照しつつ、図５の実施例の動作を詳細に説明する。
【００５５】図５に示すトランジスタは全てｐチャネル
エンハンスメントモード型である。かかるｐチャネルエ
ンハンスメントモード型のトランジスタにおいては、そ
のゲート電極電圧がソース電極に対して低い時は通常は
オン（導通状態）になる。この理由により、クロック信
号は、図示する二つの状態の低い方（ＶＳＳ）において
「アクティブ状態」であり、高い方の状態（ＶＣＣ）に
おいては「非アクティブ状態」である。クロックパルス
ＣＰ６は、クロックパルスＣＰ２と同一信号であっても
良く、又は、クロックパルスＣＰ２の複製信号であるこ
ともできる。
エンハンスメントモード型である。かかるｐチャネルエ
ンハンスメントモード型のトランジスタにおいては、そ
のゲート電極電圧がソース電極に対して低い時は通常は
オン（導通状態）になる。この理由により、クロック信
号は、図示する二つの状態の低い方（ＶＳＳ）において
「アクティブ状態」であり、高い方の状態（ＶＣＣ）に
おいては「非アクティブ状態」である。クロックパルス
ＣＰ６は、クロックパルスＣＰ２と同一信号であっても
良く、又は、クロックパルスＣＰ２の複製信号であるこ
ともできる。
【００５６】図６（ａ）〜（ｆ）は、時間Ｔ１、Ｔ２・
・・Ｔ８でのクロック信号を夫々示す。先ず、図６
（ａ）〜（ｆ）の時間Ｔ１の前において、クロックパル
スＣＰ２が非アクティブ状態（ハイレベル状態）にある
間、接続点32は、トランジスタ36を介して第１の電源Ｖ
ＳＳにクランプされている。これにより、接続点32の電
圧はＶＳＳになる。接続点32の電圧がＶＳＳである間、
クロックパルスＣＰ３は非アクティブ状態（ハイレベル
状態）にある。これにより、コンデンサ39が帯電し、コ
ンデンサ39のクロックパルスＣＰ３端子と接続点32との
間にＶＣＣ−ＶＳＳの電圧降下が生じる。クロックパル
スＣＰ５が非アクティブ状態（ハイレベル状態）にあ
り、トランジスタ36がオフである間、クロックパルスＣ
Ｐ３はアクティブ状態（ローレベル状態）に遷移する。
コンデンサ39の電圧降下ＶＣＣ−ＶＳＳを維持するため
に、接続点32がＶＳＳ−（ＶＣＣ−ＶＳＳ）に等しい電
圧まで駆動される。通常、接続点32の電圧が−ＶＣＣに
等しくなるには、ＶＳＳ＝０Ｖである。この際、ゲート
−ソース間電圧が不十分であるため、これがトランジス
タ18をオンにし、基板20を接続点14に接続する。
・・Ｔ８でのクロック信号を夫々示す。先ず、図６
（ａ）〜（ｆ）の時間Ｔ１の前において、クロックパル
スＣＰ２が非アクティブ状態（ハイレベル状態）にある
間、接続点32は、トランジスタ36を介して第１の電源Ｖ
ＳＳにクランプされている。これにより、接続点32の電
圧はＶＳＳになる。接続点32の電圧がＶＳＳである間、
クロックパルスＣＰ３は非アクティブ状態（ハイレベル
状態）にある。これにより、コンデンサ39が帯電し、コ
ンデンサ39のクロックパルスＣＰ３端子と接続点32との
間にＶＣＣ−ＶＳＳの電圧降下が生じる。クロックパル
スＣＰ５が非アクティブ状態（ハイレベル状態）にあ
り、トランジスタ36がオフである間、クロックパルスＣ
Ｐ３はアクティブ状態（ローレベル状態）に遷移する。
コンデンサ39の電圧降下ＶＣＣ−ＶＳＳを維持するため
に、接続点32がＶＳＳ−（ＶＣＣ−ＶＳＳ）に等しい電
圧まで駆動される。通常、接続点32の電圧が−ＶＣＣに
等しくなるには、ＶＳＳ＝０Ｖである。この際、ゲート
−ソース間電圧が不十分であるため、これがトランジス
タ18をオンにし、基板20を接続点14に接続する。
【００５７】次に、時間Ｔ１においては、クロックパル
スＣＰ３がアクティブ状態（ローレベル状態）から非ア
クティブ状態（ハイレベル状態）に遷移する。コンデン
サ39を挟んでの電圧降下を維持するために、接続点32
は、ほぼＶＳＳまで遷移する。この際、ゲート−ソース
間の電圧が不十分であるため、接続点32の電圧ＶＳＳが
トランジスタ18をオフにし、基板20を接続点14から離
す。
スＣＰ３がアクティブ状態（ローレベル状態）から非ア
クティブ状態（ハイレベル状態）に遷移する。コンデン
サ39を挟んでの電圧降下を維持するために、接続点32
は、ほぼＶＳＳまで遷移する。この際、ゲート−ソース
間の電圧が不十分であるため、接続点32の電圧ＶＳＳが
トランジスタ18をオフにし、基板20を接続点14から離
す。
【００５８】又、時間Ｔ２においては、クロックパルス
ＣＰ５が非アクティブ状態（ハイレベル状態）からアク
ティブ状態（ローレベル状態）に遷移する。クロックパ
ルスＣＰ３及びＣＰ５のタイミングが、クロックパルス
ＣＰ３及びＣＰ５がアクティブ状態となってコンデンサ
39が接続点32を介して負電荷をトランジスタ36を介して
放電することのないように保証する。クロックパルスＣ
Ｐ５がアクティブ状態（ローレベル状態）にあると、ト
ランジスタ36がオンになって接続点32をＶＳＳに接続す
る。コンデンサ39は、オンになったトランジスタ36を介
して電圧ＶＳＳを提供する電源から、接続点32を介して
充電される。クロックパルスＣＰ５がアクティブ状態
（ローレベル状態）に遷移したのち、好ましい時間遅延
60（図６の（ａ））を利用して、クロックパルスＣＰ１
が時間Ｔ３で状態を変える前に、接続点32の電圧をＶＳ
Ｓにすることを保証する。この遅延を利用して、クロッ
クパルスＣＰ１が非アクティブ状態（ハイレベル状態）
に遷移するときに、トランジスタ18がオンになることを
防ぐ。この際、トランジスタ18がオンになるならば、電
子を基板20から接続点14を介してコンデンサ10へと漏ら
してしまう。
ＣＰ５が非アクティブ状態（ハイレベル状態）からアク
ティブ状態（ローレベル状態）に遷移する。クロックパ
ルスＣＰ３及びＣＰ５のタイミングが、クロックパルス
ＣＰ３及びＣＰ５がアクティブ状態となってコンデンサ
39が接続点32を介して負電荷をトランジスタ36を介して
放電することのないように保証する。クロックパルスＣ
Ｐ５がアクティブ状態（ローレベル状態）にあると、ト
ランジスタ36がオンになって接続点32をＶＳＳに接続す
る。コンデンサ39は、オンになったトランジスタ36を介
して電圧ＶＳＳを提供する電源から、接続点32を介して
充電される。クロックパルスＣＰ５がアクティブ状態
（ローレベル状態）に遷移したのち、好ましい時間遅延
60（図６の（ａ））を利用して、クロックパルスＣＰ１
が時間Ｔ３で状態を変える前に、接続点32の電圧をＶＳ
Ｓにすることを保証する。この遅延を利用して、クロッ
クパルスＣＰ１が非アクティブ状態（ハイレベル状態）
に遷移するときに、トランジスタ18がオンになることを
防ぐ。この際、トランジスタ18がオンになるならば、電
子を基板20から接続点14を介してコンデンサ10へと漏ら
してしまう。
【００５９】次に、時間Ｔ３においては、クロックパル
スＣＰ１が非アクティブ状態（ハイレベル状態）に遷移
し、接続点14及び38の電圧が負電圧からわずかに正の電
圧に遷移する（以下に説明する）。又、時間Ｔ４におい
ては、クロックパルスＣＰ２及びＣＰ６がアクティブ状
態（ローレベル状態）に遷移する。クロックパルスＣＰ
３がアクティブ状態（ローレベル状態）に遷移するとき
の接続点32について上述したのと同様に、接続点22及び
44の電圧は−ＶＣＣまで下がる。これにより、トランジ
スタ16及び50がオンになり、コンデンサ10及び12が夫々
接続点14及び38を介してＶＳＳまでトランジスタ16及び
50を介して放電する。好ましい時間遅延62を利用して、
コンデンサ10及び12がＶＳＳまでほぼフルに放電するこ
とを保証する。
スＣＰ１が非アクティブ状態（ハイレベル状態）に遷移
し、接続点14及び38の電圧が負電圧からわずかに正の電
圧に遷移する（以下に説明する）。又、時間Ｔ４におい
ては、クロックパルスＣＰ２及びＣＰ６がアクティブ状
態（ローレベル状態）に遷移する。クロックパルスＣＰ
３がアクティブ状態（ローレベル状態）に遷移するとき
の接続点32について上述したのと同様に、接続点22及び
44の電圧は−ＶＣＣまで下がる。これにより、トランジ
スタ16及び50がオンになり、コンデンサ10及び12が夫々
接続点14及び38を介してＶＳＳまでトランジスタ16及び
50を介して放電する。好ましい時間遅延62を利用して、
コンデンサ10及び12がＶＳＳまでほぼフルに放電するこ
とを保証する。
【００６０】次に、時間Ｔ５においては、クロックパル
スＣＰ２、ＣＰ４、ＣＰ５及びＣＰ６が状態を変える。
クロックパルスＣＰ１がアクティブ状態になる前にクロ
ックパルスＣＰ２及びＣＰ６が非アクティブ状態（ハイ
レベル状態）になって、接続点22及び44の電圧が高まり
トランジスタ16及び50が夫々オフとなることにより、コ
ンデンサ10及び12がさらにＶＳＳまで放電することを防
ぐ。クロックパルスＣＰ５が非アクティブ状態（ハイレ
ベル状態）になって、接続点41の電圧を高めてトランジ
スタ36をオフにすることにより、接続点32をＶＳＳから
解放する。クロックパルスＣＰ４がアクティブ状態（ロ
ーレベル状態）になって接続点56の電圧を−ＶＣＣまで
下げる。これが、クロックパルスＣＰ１がアクティブ状
態（ローレベル状態）に遷移する前にトランジスタ40を
オンにすることにより、接続点32の負の充電を可能にす
る。接続点32及び接続点38がいずれもＶＳＳにあり、ク
ロックパルスＣＰ１がローレベル状態に遷移するまでは
電荷の移送が起こらないため、クロックパルスＣＰ４が
アクティブ状態（ローレベル状態）に遷移する前にクロ
ックパルスＣＰ５を非アクティブ状態（ハイレベル状
態）に遷移する必要はない。
スＣＰ２、ＣＰ４、ＣＰ５及びＣＰ６が状態を変える。
クロックパルスＣＰ１がアクティブ状態になる前にクロ
ックパルスＣＰ２及びＣＰ６が非アクティブ状態（ハイ
レベル状態）になって、接続点22及び44の電圧が高まり
トランジスタ16及び50が夫々オフとなることにより、コ
ンデンサ10及び12がさらにＶＳＳまで放電することを防
ぐ。クロックパルスＣＰ５が非アクティブ状態（ハイレ
ベル状態）になって、接続点41の電圧を高めてトランジ
スタ36をオフにすることにより、接続点32をＶＳＳから
解放する。クロックパルスＣＰ４がアクティブ状態（ロ
ーレベル状態）になって接続点56の電圧を−ＶＣＣまで
下げる。これが、クロックパルスＣＰ１がアクティブ状
態（ローレベル状態）に遷移する前にトランジスタ40を
オンにすることにより、接続点32の負の充電を可能にす
る。接続点32及び接続点38がいずれもＶＳＳにあり、ク
ロックパルスＣＰ１がローレベル状態に遷移するまでは
電荷の移送が起こらないため、クロックパルスＣＰ４が
アクティブ状態（ローレベル状態）に遷移する前にクロ
ックパルスＣＰ５を非アクティブ状態（ハイレベル状
態）に遷移する必要はない。
【００６１】次に、時間Ｔ６においては、クロックパル
スＣＰ１がアクティブ状態（ローレベル状態）に遷移す
る。コンデンサ12のキャパシタンスは、接続点38に結
合、もしくは接続された他の装置のキャパシタンスに対
して大きいため、接続点38の電圧は−ＶＣＣに近づく。
かかる接続点38から電子がトランジスタ40を介して接続
点32に移送されて、チャージポンプ動作が実行される。
スＣＰ１がアクティブ状態（ローレベル状態）に遷移す
る。コンデンサ12のキャパシタンスは、接続点38に結
合、もしくは接続された他の装置のキャパシタンスに対
して大きいため、接続点38の電圧は−ＶＣＣに近づく。
かかる接続点38から電子がトランジスタ40を介して接続
点32に移送されて、チャージポンプ動作が実行される。
【００６２】接続点32の電圧は、 次式によって求めるこ
とができる。
とができる。
【００６３】
【数２】 ただし、Ｖnode32は、接続点32でチャージポンプされた
最低電圧であり、Ｃ12はコンデンサ12のキャパシタンス
であり、Ｃ39はコンデンサ39のキャパシタンスである。
上述の如き数式２は、コンデンサ12のキャパシタンスが
コンデンサ39のキャパシタンスよりもはるかに大きいな
らば、接続点32が近づくことができる理論上の最低電圧
が−ＶＣＣであることを示す。
最低電圧であり、Ｃ12はコンデンサ12のキャパシタンス
であり、Ｃ39はコンデンサ39のキャパシタンスである。
上述の如き数式２は、コンデンサ12のキャパシタンスが
コンデンサ39のキャパシタンスよりもはるかに大きいな
らば、接続点32が近づくことができる理論上の最低電圧
が−ＶＣＣであることを示す。
【００６４】しかしながら、トランジスタ40のゲート電
極は、−ＶＣＣまでしか達しないため、その際、接続点
32が近づくことができる最低電圧は−ＶＣＣ＋｜Ｖｔp
｜である。実際の用途では、コンデンサ12のキャパシタ
ンスをコンデンサ39のキャパシタンスにほぼ等しく設定
するだけでよい。これにより、接続点32の電圧を−ＶＣ
Ｃ／２に近づけることができる。クロックパルスＣＰ１
がアクティブ状態（ローレベル状態）に遷移したのち、
好ましい時間遅延61を利用して、電荷がコンデンサ12か
らコンデンサ39へと移送されるときに接続点32の電圧が
その最低値（−ＶＣＣ＋｜Ｖｔp ｜又は−ＶＣＣ／２）
に達することを保証する。
極は、−ＶＣＣまでしか達しないため、その際、接続点
32が近づくことができる最低電圧は−ＶＣＣ＋｜Ｖｔp
｜である。実際の用途では、コンデンサ12のキャパシタ
ンスをコンデンサ39のキャパシタンスにほぼ等しく設定
するだけでよい。これにより、接続点32の電圧を−ＶＣ
Ｃ／２に近づけることができる。クロックパルスＣＰ１
がアクティブ状態（ローレベル状態）に遷移したのち、
好ましい時間遅延61を利用して、電荷がコンデンサ12か
らコンデンサ39へと移送されるときに接続点32の電圧が
その最低値（−ＶＣＣ＋｜Ｖｔp ｜又は−ＶＣＣ／２）
に達することを保証する。
【００６５】次に、時間Ｔ７においては、クロックパル
スＣＰ４が非アクティブ状態（ハイレベル状態）に遷移
して接続点56の電圧を高めることにより、トランジスタ
40をオフにする。これは、クロックパルスＣＰ３が時間
Ｔ８でアクティブ状態（ローレベル状態）に遷移するこ
とに応じて行われる。クロックパルスＣＰ４がオフであ
ると、接続点32の電圧は、主に、コンデンサ39のキャパ
シタンス及びトランジスタ18のゲートキャパシタンスの
関数となる。
スＣＰ４が非アクティブ状態（ハイレベル状態）に遷移
して接続点56の電圧を高めることにより、トランジスタ
40をオフにする。これは、クロックパルスＣＰ３が時間
Ｔ８でアクティブ状態（ローレベル状態）に遷移するこ
とに応じて行われる。クロックパルスＣＰ４がオフであ
ると、接続点32の電圧は、主に、コンデンサ39のキャパ
シタンス及びトランジスタ18のゲートキャパシタンスの
関数となる。
【００６６】次に、時間Ｔ８においては、クロックパル
スＣＰ３がアクティブ状態（ローレベル状態）に遷移す
る。この際、コンデンサ39のキャパシタンスはトランジ
スタ18のゲートキャパシタンスよりもはるかに大きいた
め、接続点32の電圧は、もう一つの電圧−ＶＣＣ分だけ
低下する。従って、接続点32の電圧は、接続点32が時間
Ｔ６において初めて−ＶＣＣ＋｜Ｖｔp ｜まで充電され
たのか、又は−0.5 ＶＣＣまで充電されたのか（これは
コンデンサ39及び12のキャパシタンスの大きさに依存す
る。）により、−２ＶＣＣ＋｜Ｖｔp ｜又は−1.5 ＶＣ
Ｃとなる。クロックパルスＣＰ３がローレベル状態に遷
移した後に、好ましい時間遅延63を利用して、電子がコ
ンデンサ10から基板20へと移送されることを保証する。
スＣＰ３がアクティブ状態（ローレベル状態）に遷移す
る。この際、コンデンサ39のキャパシタンスはトランジ
スタ18のゲートキャパシタンスよりもはるかに大きいた
め、接続点32の電圧は、もう一つの電圧−ＶＣＣ分だけ
低下する。従って、接続点32の電圧は、接続点32が時間
Ｔ６において初めて−ＶＣＣ＋｜Ｖｔp ｜まで充電され
たのか、又は−0.5 ＶＣＣまで充電されたのか（これは
コンデンサ39及び12のキャパシタンスの大きさに依存す
る。）により、−２ＶＣＣ＋｜Ｖｔp ｜又は−1.5 ＶＣ
Ｃとなる。クロックパルスＣＰ３がローレベル状態に遷
移した後に、好ましい時間遅延63を利用して、電子がコ
ンデンサ10から基板20へと移送されることを保証する。
【００６７】トランジスタ18のドレインの電圧は−ＶＣ
Ｃに等しく（クロックパルスＣＰ１はまだアクティブ状
態）、トランジスタ10のゲートの電圧は−1.5 ＶＣＣ又
は−２ＶＣＣ＋｜Ｖｔp ｜に等しい。トランジスタ18の
ゲート電圧は−ＶＣＣよりもスレッショルド電圧｜Ｖｔ
p ｜を超える分は低いため、接続点14（コンデンサ10）
が基板20をほぼ−ＶＣＣまでフルに充電する間、トラン
ジスタ18はオンのままとどまる。
Ｃに等しく（クロックパルスＣＰ１はまだアクティブ状
態）、トランジスタ10のゲートの電圧は−1.5 ＶＣＣ又
は−２ＶＣＣ＋｜Ｖｔp ｜に等しい。トランジスタ18の
ゲート電圧は−ＶＣＣよりもスレッショルド電圧｜Ｖｔ
p ｜を超える分は低いため、接続点14（コンデンサ10）
が基板20をほぼ−ＶＣＣまでフルに充電する間、トラン
ジスタ18はオンのままとどまる。
【００６８】図５の実施例の効率は、以下の如く求ま
る。ブロック９に示されるが如き副ポンプに含まれる装
置は、主ポンプが基板20に供給する電流の４分の１に等
しい電流を接続点32に供給できる大きさであることが好
ましい。前述の数式１から、効率は、次のようにして求
めることができる。
る。ブロック９に示されるが如き副ポンプに含まれる装
置は、主ポンプが基板20に供給する電流の４分の１に等
しい電流を接続点32に供給できる大きさであることが好
ましい。前述の数式１から、効率は、次のようにして求
めることができる。
【００６９】
【数３】 ただし、ＩＶＢＢは、基板20から流れ出る正の電流であ
り、ＩＶＣＣsub は、コンデンサ10から接続点14を介し
て基板20に流れる負の電流である。又、ＩＶＣＣnode32
は、コンデンサ12から接続点38を介して流れる負の電流
である。副ポンプを有しない主ポンプの効率が数式１に
よって満たされると仮定すると、ＩＶＣＣsub ＝ＩＶＢ
Ｂである。この等式を数式３に代入し、ＩＶＣＣnode32
＝0.25ＩＶＣＣsub を代入すると、その効率は理論上80
％となる（寄生キャパシタンスは無視する）。
り、ＩＶＣＣsub は、コンデンサ10から接続点14を介し
て基板20に流れる負の電流である。又、ＩＶＣＣnode32
は、コンデンサ12から接続点38を介して流れる負の電流
である。副ポンプを有しない主ポンプの効率が数式１に
よって満たされると仮定すると、ＩＶＣＣsub ＝ＩＶＢ
Ｂである。この等式を数式３に代入し、ＩＶＣＣnode32
＝0.25ＩＶＣＣsub を代入すると、その効率は理論上80
％となる（寄生キャパシタンスは無視する）。
【００７０】トランジスタ16及び18は、トランジスタ40
及び50よりも大きいこと、すなわちトランジスタ40及び
50よりも大きなチャネル幅対長さ比を有することが好ま
しい。この比が大きくなると、トランジスタ16及び18が
より多くの電流を導通させることができ、それがより速
いチャージポンプ動作に反映される。トランジスタ26、
28、34及び36は、トランジスタ48及び52より大きくても
よい。トランジスタ36はトランジスタ26、28及び34より
も大きく、接続点32を速やかに低下させるものでもよ
い。あるいは、トランジスタ36を長めにオンにしておい
て接続点32を下げてもよい。コンデンサ12は接続点32の
みしかチャージポンプしないため、コンデンサ10はコン
デンサ12よりも大きな容量であることが好ましい。
及び50よりも大きいこと、すなわちトランジスタ40及び
50よりも大きなチャネル幅対長さ比を有することが好ま
しい。この比が大きくなると、トランジスタ16及び18が
より多くの電流を導通させることができ、それがより速
いチャージポンプ動作に反映される。トランジスタ26、
28、34及び36は、トランジスタ48及び52より大きくても
よい。トランジスタ36はトランジスタ26、28及び34より
も大きく、接続点32を速やかに低下させるものでもよ
い。あるいは、トランジスタ36を長めにオンにしておい
て接続点32を下げてもよい。コンデンサ12は接続点32の
みしかチャージポンプしないため、コンデンサ10はコン
デンサ12よりも大きな容量であることが好ましい。
【００７１】図５の実施例においては、トランジスタ18
のドレインにおける−ＶＣＣをフルに基板に供給する。
これは、この好ましい実施例を、−ＶＣＣをフルに供給
する必要のある用途に用いる場合であっても何等規制を
加えずに使用することを可能にする。すなわち、かかる
実施例において、ＶＣＣが約２Ｖまで低下する変動が生
じても、接続点32を−ＶＣＣよりもｐチャネルのスレッ
ショルド電圧｜Ｖｔp｜を超える分は低くすることがで
きるのである。
のドレインにおける−ＶＣＣをフルに基板に供給する。
これは、この好ましい実施例を、−ＶＣＣをフルに供給
する必要のある用途に用いる場合であっても何等規制を
加えずに使用することを可能にする。すなわち、かかる
実施例において、ＶＣＣが約２Ｖまで低下する変動が生
じても、接続点32を−ＶＣＣよりもｐチャネルのスレッ
ショルド電圧｜Ｖｔp｜を超える分は低くすることがで
きるのである。
【００７２】従って、上述の如き実施例によれば、約２
Ｖまで低下するＶＣＣ変動を許容することができるので
ある。さらに、約２Ｖ低下した駆動電圧においても動作
させることができるため、より高い電圧においても動作
するので、ＶＣＣについてより広い電圧範囲を許容する
のである。尚、当業者であれば、本発明の真髄から逸脱
することなく、素子12、40、46、48、50、52、54及び58
が、他の回路によって代用することができる単段チャー
ジポンプを形成することを認めるはずである。
Ｖまで低下するＶＣＣ変動を許容することができるので
ある。さらに、約２Ｖ低下した駆動電圧においても動作
させることができるため、より高い電圧においても動作
するので、ＶＣＣについてより広い電圧範囲を許容する
のである。尚、当業者であれば、本発明の真髄から逸脱
することなく、素子12、40、46、48、50、52、54及び58
が、他の回路によって代用することができる単段チャー
ジポンプを形成することを認めるはずである。
【００７３】又、前述の記載は本発明の好ましい実施例
に関するものであり、本発明の真髄及び範囲から逸脱す
ることなく、多様な変更及び変形をなし得るということ
が理解されるであろう。
に関するものであり、本発明の真髄及び範囲から逸脱す
ることなく、多様な変更及び変形をなし得るということ
が理解されるであろう。
【００７４】
【発明の効果】以上の如く、本発明による負電荷チャー
ジポンプ回路においては、内部接続点に供給された信号
に応じて負電荷を半導体装置の半導体基板に移送する主
ポンプにおける内部接続点を、かかる主ポンプとは異な
る副ポンプにより、上述の負電荷の電圧値よりも低電圧
にチャージポンプする構成としている。
ジポンプ回路においては、内部接続点に供給された信号
に応じて負電荷を半導体装置の半導体基板に移送する主
ポンプにおける内部接続点を、かかる主ポンプとは異な
る副ポンプにより、上述の負電荷の電圧値よりも低電圧
にチャージポンプする構成としている。
【００７５】よって、本発明による負電荷チャージポン
プ回路によれば、半導体装置の半導体基板をフルに−Ｖ
ＣＣ（電源電圧）まで充電することが出来るのである。
プ回路によれば、半導体装置の半導体基板をフルに−Ｖ
ＣＣ（電源電圧）まで充電することが出来るのである。
【図１】従来の単段ｐチャネルチャージポンプ回路を示
す図である。
す図である。
【図２】図１の回路の動作を示すタイミング図である。
【図３】従来の二段ｐチャネルチャージポンプ回路を示
す図である。
す図である。
【図４】図３の回路の動作を示すタイミング図である。
【図５】本発明による負電荷チャージポンプ回路を示す
図である。
図である。
【図６】本発明による負電荷チャージポンプ回路の動作
を示すタイミング図である。
を示すタイミング図である。
10、12、30、39、42、54、58 ・・・・・・・・・・・
・コンデンサ 14、22、32、38、41、44、56 ・・・・・・・・・・・
・接続点 16、18、24、26、28、34、36、40、46、48、50、52 ・
・トランジスタ
・コンデンサ 14、22、32、38、41、44、56 ・・・・・・・・・・・
・接続点 16、18、24、26、28、34、36、40、46、48、50、52 ・
・トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ブイ．コードバ アメリカ合衆国 コロラド州 80906 コロラド スプリングス ＃337 クア イル レイク ロード 3388 (72)発明者 キム シー．ハーディー アメリカ合衆国 コロラド州 80920 コロラドスプリングス キット カーソ ン レーン 9760 (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/07 H01L 27/04
Claims (14)
- 【請求項１】 半導体集積回路装置の半導体基板を負電
荷にチャージポンプする半導体集積回路装置の負電荷チ
ャージポンプ回路であって、 電源電圧に基づいて負の負電圧を発生する電圧発生回路
と、ゲート電極に印加される電圧に応じて前記負電圧を
前記半導体基板に印加するトランジスタとを備えた主ポ
ンプ回路と、 前記ゲート電極を前記負電圧よりも更に負側に低い電位
に充電する副ポンプ回路とからなることを 特徴とする半
導体集積回路装置の負電荷チャージポンプ回路。 - 【請求項２】 第１の接続点に接続された第２のチャー
ジポンプと、 ゲート、ソース及びドレインの各電極を有し、前記ゲー
ト電極が前記第１の接続点に接続し、前記ドレイン電極
が半導体基板に接続し、前記ソース電極が第２の接続点
に接続している第１のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第２の接続点に接続し、前記ソース電極
が第１の電源に接続し、前記ゲート電極が第３の接続点
に接続している第２のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極及びゲート電極が前記第１の電源に接続し、前
記ソース電極が前記第３の接続点に接続している第３の
トランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第３の接続点に接続し、前記ゲート電極が前記第１
の接続点に接続している第４のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第３の接続点に接続し、前記ゲート電極が前記第２
のチャージポンプに接続している第５のトランジスタ
と、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第１の接続点に接続し、前記ゲート電極が第４の接
続点に接続している第６のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第４の接続点に接続し、前記ゲート電極が第１の接
続点に接続している第７のトランジスタと、 前記第２の接続点に接続され他端にクロック信号が供給
されているコンデンサとを含むことを特徴とする負電荷
チャージポンプ回路。 - 【請求項３】 前記第１、第３及び第４の各接続点に夫
々１個づつ接続されており、その他端の各々に前記クロ
ック信号が供給されている複数のコンデンサを含むこと
を特徴とする請求項２記載の負電荷チャージポンプ回
路。 - 【請求項４】 前記第１、第２、第３、第４、第５、第
６及び第７の各トランジスタがｐ型電界効果トランジス
タであることを特徴とする請求項２記載の負電荷チャー
ジポンプ回路。 - 【請求項５】 前記コンデンサは、ゲート、ソース及び
ドレインの各電極を有し、前記ソース電極と前記ドレイ
ン電極とが接続されているｐ型電界効果トランジスタで
あることを特徴とする請求項２記載の負電荷チャージポ
ンプ回路。 - 【請求項６】 前記第２のチャージポンプは、ｐ型電界
効果トランジスタからなることを特徴とする請求項２記
載の負電荷チャージポンプ回路。 - 【請求項７】 ゲート、ソース及びドレインの各電極を
有し、前記ゲート電極が第１の接続点に接続し、前記ド
レイン電極が第１の電源に接続し、前記ソース電極が第
２の接続点に接続している第１のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第２の接続点に接続し、前記ソース電極
が前記第１の電源に接続し、前記ゲート電極が第３の接
続点に接続している第２のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極及びゲート電極が前記第１の電源に接続し、前
記ソース電極が前記第３の接続点に接続している第３の
トランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第３の接続点に接続し、前記ゲート電極が前記第１
の接続点に接続している第４のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第３の接続点に接続し、前記ゲート電極が 第７の接
続点に接続している第５のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第１の接続点に接続し、前記ゲート電極が第４の接
続点に接続している第６のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第４の接続点に接続し、前記ゲート電極が前記第１
の接続点に接続している第７のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の接続点に接続し、前記ソース電極
が第６の接続点に接続し、前記ゲート電極が第５の接続
点に接続している第８のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第５の接続点に接続し、前記ゲート電極が前記第７
の接続点に接続している第９のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第７の接続点に接続し、前記ゲート電極が前記第５
の接続点に接続している第１０のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第１の電源に接続し、前記ソース電極が
前記第７の接続点に接続し、前記ゲート電極が前記第１
の電源に接続している第１１のトランジスタと、 ゲート、ソース及びドレインの各電極を有し、前記ドレ
イン電極が前記第６の接続点に接続し、前記ソース電極
が前記第１の電源に接続し、前記ゲート電極が前記第７
の接続点に接続している第１２のトランジスタと、 前記第１、第２、第３、第４、第５、第６及び第７の各
接続点に夫々１個づつ接続されており、夫々にクロック
パルスが供給されでいる複数のコンデンサとを含むこと
を特徴とする負電荷チャージポンプ回路。 - 【請求項８】 前記第１、第２、第３、第４、第５、第
６、第７、第８、第９、第１０、第１１及び第１２の各
トランジスタがｐ型電界効果トランジスタであることを
特徴とする請求項７記載の負電荷チャージポンプ回路。 - 【請求項９】 前記コンデンサは、ゲート、ソース及び
ドレインの各電極を 有し、前記ソース電極と前記ドレイ
ン電極とが接続されているｐ型電界効果トランジスタで
あることを特徴とする請求項７記載の負電荷チャージポ
ンプ回路。 - 【請求項１０】 前記第１及び第２のトランジスタが前
記第８及び第１２のトランジスタよりも大きいことを特
徴とする請求項７記載の負電荷チャージポンプ回路。 - 【請求項１１】 前記コンデンサの内、前記第２の接続
点に接続されているコンデンサは、前記第６の接続点に
接続されているコンデンサよりも容量が大なることを特
徴とする請求項７記載の負電荷チャージポンプ回路。 - 【請求項１２】 電源の電圧よりも第１スレッショルド
電圧の分だけ低い電圧の第１電圧を第２のトランジスタ
に供給することにより、前記電源を第２の接続点に接続
する行程と、前記第２の接続点に第２電圧を印加するこ
とによって前記第２の接続点の電圧の大きさを増加させ
る行程と、増大した前記第２の接続点の電圧よりも第２
スレッショルド電圧の分だけ低い電圧の第３電圧を第１
のトランジスタに供給することにより、前記第２の接続
点を半導体基板に接続する行程とからなり、 前記第１電圧、前記第２電圧、及び前記第３電圧の各々
は、 前記第２のトランジスタが前記電源を前記第２の接続点
に接続している間は前記第２の接続点の電圧の大きさが
増加せず、前記第１のトランジスタが前記第２の接続点
を前記基板に接続している間は前記第２の接続点の電圧
の大きさが減少しないタイミングシーケンスをもって印
加供給されることを特徴とする チャージポンプの動作方
法。 - 【請求項１３】 ゲート電極、ドレイン電極及びソース
電極を有し、前記ゲート電極が第１の接続点に接続し、
前記ドレイン電極が半導体基板に接続し、前記ソース電
極がクロックパルスに応じて充放電されるキャパシタか
ら電圧供給されている第２の接続点に接続されている第
１のトランジスタと、 ゲート電極、ドレイン電極及びソース電極を有し、前記
ドレイン電極が前記第２の接続点に接続し、前記ソース
電極が電源に接続し、前記ゲート電極が第３の接続点に
接続している第２のトランジスタと、 前記第１及び第３の接続点に接続しており、これらの接
続点の各々に電圧を印加する電圧発生回路とを含み、 前記第３の接続点に印加される電位の大きさは前記電源
の電位よりも少なくとも前記第２のトランジスタのスレ
ッショルド電圧だけは小さいものであり、前記第１の接
続点に印加される電位の大きさが前記第２の接続点の電
位よりも少なくとも前記第１のトランジスタのスレッシ
ョルド電圧だけは小さいものであることを特徴とする負
電荷チャージポンプ回路。 - 【請求項１４】 前記電圧発生回路は、前記クロックパ
ルスに応じて動作しその出力電圧を前記第１の接続点に
印加する副チャージポンプであることを特徴とする請求
項１３記載の負電荷チャージポンプ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/961439 | 1992-10-15 | ||
| US07/961,439 US5347171A (en) | 1992-10-15 | 1992-10-15 | Efficient negative charge pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06217526A JPH06217526A (ja) | 1994-08-05 |
| JP2815292B2 true JP2815292B2 (ja) | 1998-10-27 |
Family
ID=25504474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5249253A Expired - Fee Related JP2815292B2 (ja) | 1992-10-15 | 1993-10-05 | 半導体集積回路装置の負電荷チャージポンプ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5347171A (ja) |
| EP (1) | EP0593105B1 (ja) |
| JP (1) | JP2815292B2 (ja) |
| KR (1) | KR970004464B1 (ja) |
| DE (1) | DE69310308T2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335200A (en) * | 1993-01-05 | 1994-08-02 | Texas Instruments Incorporated | High voltage negative charge pump with low voltage CMOS transistors |
| KR0132641B1 (ko) * | 1993-05-25 | 1998-04-16 | 세끼모또 타다히로 | 기판 바이어스 회로 |
| JP2560983B2 (ja) * | 1993-06-30 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
| US5811990A (en) | 1993-10-15 | 1998-09-22 | Micron Technology, Inc. | Voltage pump and a level translator circuit |
| US6424202B1 (en) * | 1994-02-09 | 2002-07-23 | Lsi Logic Corporation | Negative voltage generator for use with N-well CMOS processes |
| KR0145758B1 (ko) * | 1994-08-24 | 1998-08-01 | 김주용 | 반도체 소자의 전압 조정 회로 |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
| KR100208443B1 (ko) * | 1995-10-14 | 1999-07-15 | 김영환 | 네가티브 전압 구동회로 |
| DE69531349D1 (de) * | 1995-10-31 | 2003-08-28 | St Microelectronics Srl | Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen |
| US5872469A (en) * | 1996-04-05 | 1999-02-16 | Analog Devices, Inc. | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge |
| US6064250A (en) | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| FR2773012B1 (fr) * | 1997-12-24 | 2001-02-02 | Sgs Thomson Microelectronics | Dispositif a pompe de charges negatives |
| US6215708B1 (en) | 1998-09-30 | 2001-04-10 | Integrated Device Technology, Inc. | Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness |
| JP4754102B2 (ja) * | 2001-06-11 | 2011-08-24 | エルピーダメモリ株式会社 | 負電圧発生回路および半導体記憶装置 |
| US7034601B2 (en) * | 2003-04-04 | 2006-04-25 | Stmicroelectronics, S.R.L. | Hybrid inductive-capacitive charge pump with high diode driving capability |
| US7382177B2 (en) * | 2004-10-25 | 2008-06-03 | Micron Technology, Inc. | Voltage charge pump and method of operating the same |
| US20070236295A1 (en) * | 2006-03-21 | 2007-10-11 | Leadis Technology, Inc. | FM Power Amplifier With Antenna Power Control |
| US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
| US7522433B2 (en) * | 2006-03-21 | 2009-04-21 | Fairchild Semiconductor Corporation | Efficient voltage rail generation |
| US7408414B2 (en) * | 2006-03-21 | 2008-08-05 | Leadis Technology, Inc. | Distributed class G type amplifier switching method |
| US8081785B2 (en) * | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | High efficiency converter providing switching amplifier bias |
| US8081777B2 (en) | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | Volume-based adaptive biasing |
| US7498880B2 (en) | 2006-03-21 | 2009-03-03 | Leadis Technology, Inc. | Class L amplifier |
| US8179372B1 (en) | 2007-10-01 | 2012-05-15 | Integrated Device Technology, Inc. | Electronic display with array context-sensitive search (ACS) technology |
| US7733178B1 (en) | 2007-10-24 | 2010-06-08 | Fairchild Semiconductor Corporation | High efficiency audio amplifier |
| US7750732B1 (en) | 2007-12-04 | 2010-07-06 | Fairchild Semiconductor Corporation | Adaptive rail amplifier (ARA) technology |
| CA2776433C (en) | 2009-10-08 | 2016-05-10 | Bic-Violex Sa | Mounting station and method for automatically assembling a razor |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0030856B1 (en) * | 1979-12-13 | 1984-03-21 | Fujitsu Limited | Charge-pumping semiconductor memory cell comprising a charge-storage region and memory device using such a cell |
| US4336466A (en) * | 1980-06-30 | 1982-06-22 | Inmos Corporation | Substrate bias generator |
| EP0126788B1 (de) * | 1983-05-27 | 1987-06-03 | Deutsche ITT Industries GmbH | MOS-Bootstrap-Gegentaktstufe |
| US4591738A (en) * | 1983-10-27 | 1986-05-27 | International Business Machines Corporation | Charge pumping circuit |
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| US4638464A (en) * | 1983-11-14 | 1987-01-20 | International Business Machines Corp. | Charge pump system for non-volatile ram |
| US4797899A (en) * | 1986-12-15 | 1989-01-10 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver |
| US4812961A (en) * | 1987-05-15 | 1989-03-14 | Linear Technology, Inc. | Charge pump circuitry having low saturation voltage and current-limited switch |
| US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
| FR2642240B1 (fr) * | 1989-01-23 | 1994-07-29 | Sgs Thomson Microelectronics | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
| DE3931596A1 (de) * | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
| JP2531267B2 (ja) * | 1989-06-20 | 1996-09-04 | 日本電気株式会社 | チャ―ジポンプ |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| EP0410029B1 (de) * | 1989-07-25 | 1995-01-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Nachlaufsynchronisation |
| JP2780365B2 (ja) * | 1989-08-14 | 1998-07-30 | 日本電気株式会社 | 基板電位発生回路 |
| EP0427084B1 (en) * | 1989-11-08 | 1994-12-14 | National Semiconductor Corporation | Maximum swing cascode circuit for a bipolar charge pump |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| US5008799A (en) * | 1990-04-05 | 1991-04-16 | Montalvo Antonio J | Back-to-back capacitor charge pumps |
-
1992
- 1992-10-15 US US07/961,439 patent/US5347171A/en not_active Expired - Lifetime
-
1993
- 1993-08-26 EP EP93202506A patent/EP0593105B1/en not_active Expired - Lifetime
- 1993-08-26 DE DE69310308T patent/DE69310308T2/de not_active Expired - Lifetime
- 1993-10-05 JP JP5249253A patent/JP2815292B2/ja not_active Expired - Fee Related
- 1993-10-15 KR KR1019930021421A patent/KR970004464B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69310308D1 (de) | 1997-06-05 |
| EP0593105B1 (en) | 1997-05-02 |
| JPH06217526A (ja) | 1994-08-05 |
| EP0593105A1 (en) | 1994-04-20 |
| KR970004464B1 (ko) | 1997-03-27 |
| KR940010446A (ko) | 1994-05-26 |
| US5347171A (en) | 1994-09-13 |
| DE69310308T2 (de) | 1997-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2815292B2 (ja) | 半導体集積回路装置の負電荷チャージポンプ回路 | |
| US4621315A (en) | Recirculating MOS charge pump | |
| US6864739B2 (en) | Charge pump stage with body effect minimization | |
| US6501325B1 (en) | Low voltage supply higher efficiency cross-coupled high voltage charge pumps | |
| US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| US6788130B2 (en) | Efficient charge pump capable of high voltage operation | |
| US5343088A (en) | Charge pump circuit for a substrate voltage generator of a semiconductor memory device | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| US20020014908A1 (en) | Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage | |
| WO2001024348A1 (en) | Method and apparatus for reducing stress across capacitors used in integrated circuits | |
| US6215159B1 (en) | Semiconductor integrated circuit device | |
| US6674317B1 (en) | Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation | |
| US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
| JP3462184B2 (ja) | 集積回路装置 | |
| US7724073B2 (en) | Charge pump circuit | |
| US5914632A (en) | Negative charge pump circuit | |
| JP3431774B2 (ja) | 混合電圧システムのための出力ドライバ | |
| JPS61117859A (ja) | 基板ポンプ回路 | |
| US5920470A (en) | Charge pumping circuit used for a positive and negative charge pump formed in a single circuit | |
| KR20050112409A (ko) | 전하펌프 | |
| EP1159659B1 (en) | Four-phase charge pump with lower peak current | |
| EP0109004B1 (en) | Low power clock generator | |
| US7148739B2 (en) | Charge pump element with body effect cancellation for early charge pump stages | |
| KR20010099849A (ko) | 고효율 전압 증폭 장치 및 그 용도 | |
| MXPA01006324A (en) | High efficiency voltage multiplication device and its use |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |