KR900005230B1 - 반도체 승압 신호 발생회로 - Google Patents

반도체 승압 신호 발생회로 Download PDF

Info

Publication number
KR900005230B1
KR900005230B1 KR1019860001325A KR860001325A KR900005230B1 KR 900005230 B1 KR900005230 B1 KR 900005230B1 KR 1019860001325 A KR1019860001325 A KR 1019860001325A KR 860001325 A KR860001325 A KR 860001325A KR 900005230 B1 KR900005230 B1 KR 900005230B1
Authority
KR
South Korea
Prior art keywords
mos transistor
potential
signal
gate
boost
Prior art date
Application number
KR1019860001325A
Other languages
English (en)
Other versions
KR860009423A (ko
Inventor
모도 다까 유끼 미야
Original Assignee
미쓰비시 뎅기 가부시끼 가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅기 가부시끼 가이샤, 시기 모리야 filed Critical 미쓰비시 뎅기 가부시끼 가이샤
Publication of KR860009423A publication Critical patent/KR860009423A/ko
Application granted granted Critical
Publication of KR900005230B1 publication Critical patent/KR900005230B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.

Description

반도체 승압 신호 발생회로
제1도는 종래의 승압신호 발생회로를 나타낸 도면.
제2도는 제1도의 회로동작을 설명하기 위한 파형도.
제3도는 DRAM등의 반도체메모리장치에 있어서 워드선에 피승압신호를 공급하는 승압신호 발생회로의 종래예를 나타내는 회로도.
제4도는 본 발명에 의한 한 실시예를 나타내는 회로도.
제5도는 제4도의 실시예인 회로동작을 설명하기 위한 주요부의 파형도.
제6도는 제4도의 실시예 중 충전장치의 한 실시예를 나타내는 회로도.
제7도는 동 승압전위 발생장치의 한 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 부하용량 2 : 승압용량
5 : 워드선 11,15 : MOS 트랜지스터
16 : 부우트스트랩(bootstrap)용량 17 : 충전장치
18 : 승압전위 발생장치 23 : 링 오실레이터(ring oscillator)
24 : 챠아지펌프 커패시터(charge pump capaciter)
27 : 전위측적용 용량
본 발명은 반도체집적회로 특히 MOS형 집적회로에 있어서 승압신호 발생회로에 관한 것이다.
종래 이 종류의 회로로서 제1도에 표시한 것이 있었다. 도면에 있어서 ψA는 피승압신호, 1은 전기피승압신호 ψA의 부하용량이며 그 용량의 값을 C1으로 한다. ψB는 승압신호, 2는 승압용량이며, 그 용량값을 C2로 한다.
제2도는 제1도의 회로작동시의 각 신호 ψA, ψB의 파형이다. 다음에 동작에 대하여 설명한다.
제2도에 있어서 시각 t1에서 피승압신호 ψA가 부하용량 1과 승압용량 2의 충전을 개시한다. 시각 t2에서 승압신호 ψB의 권위는 전원전압 V 또는 전원전압 V보다 약간 낮은 전위가 된다. 시각 t2에서 승압신호 ψB가 올라가고 시각 t3사이에 승압신호 ψB의 승압용량 2의 값 C2로에 의해 피승압신호 ψA는 전원전압 V이상으로 승압된다.
피승압신호 ψA의 최대 승압치는
Figure kpo00001
이다.
종래의 승압신호 발생회로는 이상과 같이 구성되어 있으므로 높은 승압전위를 얻기 위해서는 C2의 값을 크게하지 않으면 안되며 C2의 충전을 위해서 소비전력이 증대되고 또 시간간격 t2-t1을 길게 하여야 하는 등의 결점이 있었다. 이 점에 관하여 제3도를 사용하여 상술한다.
제3도는 예를 들어 DRAM등의 반도체메모리장치에 있어서 워드선(5)에 피승압신호 ψA를 공급하기 위한 승압신호 발생회로를 표시하고 있다. 도면에 있어서 (1)은 워드선(5)의 부하인 부하용량이며 일반으로 워드선(5)에 존재하는 부유용량이다. (3)은 전원 V와 승압용량(2)의 한끝과의 사이에 접속되는 MOS트랜지스터이고 시각 t1이전에 비도통상태이고 시각 t1이후에 도통상태로 되는 신호가 게이트에 인가된다.
(4)는 전원 V와 승압용량(2)의 다른 끝과의 사이에 접속되는 MOS트랜지스터이며 시각 t2이전에 비도통상태이고 시각 t2이후에 도통상태가 되는 신호가 게이트에 인가된다. 이것에 있어서 피승압신호 φA가 최대승압치
Figure kpo00002
가 되기까지의 충전시간 T, 즉 T1에서 T3까지의 시간은 다음과 같이 된다.
Figure kpo00003
(다만, t1은 t1에서 t2까지의 시간, T2는 t2에서 t3까지의 시간) 시각 t2까지는 MOS 트랜지스터(3)만 도통 상태이므로
Figure kpo00004
(다만, r1은 MOS 트랜지스터(3)의 도통시의 등가저항치) 또한 시각 t2이후는 MOS 트랜지스터(4)가 도통 상태이므로
Figure kpo00005
(다만, r2은 MOS 트랜지스터(4)의 도통시의 등가저항치) 여기에서 MOS 트랜지스터(3)과 (4)의 도통시의 등가저항치 r1과 r2는 실질적으로 같다. 또한 승압용량(2)의 용량치 C2를 부하용량(1)의 용량치 C1과 같아지도록 선택하면
Figure kpo00006
Figure kpo00007
일반적으로 반도체메모리장치의 워드선(5)을 승압할 경우 τ1은 10~20ns이고 충전시간은 25~55ns정도 필요하였다.
본 발명은 상기와 같은 한 실시예를 나타낸 것으로 1은 부하용량, 11-15는 제1-제5의 MOS트랜지스터(이하 단지 MOS트랜지스터라 한다). 16은 부우트스트랩용량, 17은 전기 부우트스트랩용량 16의 충전장치, 18은 승압전위 발생장치이며 출력전압 VP는 전원전압 V보다 높은 전압치이다. 19는 전기 MOS트랜지스터(13)의 소오스와 MOS트랜지스터(14)의 드레인 및 MOS트랜지스터(12)의 게이트를 연결하는 배선, 20은 전기 MOS트랜지스터(11)의 소오스와 MOS트랜지스터(12)의 드레인과 부우스트랩용량(16)의 한 전극을 연결하는 배선, 21은 전기 MOS트랜지스터(11)의 게이트와 부우트스트랩용량(16)의 다른 전극과 MOS트랜지스터(15)의 게이트와 충전장치(17)를 연결하는 배선이다.
또 MOS 트랜지스터(13,11)의 드레인은 전원 V에 접속되어 있고 MOS 트랜지스터(14,12)의 소오스는 그라운드에 접속되어 있으며 MOS 트랜지스터(15)의 드레인은 승압전위 발생장치(18)에 동 소오스는 부하용량 1의 한 전극과 MOS트랜지스터(14)의 게이트에 접속되어 있다.
ψA는 피승압신호, ψO는 프라챠아지신호이며 MOS트랜지스터(13)의 게이트에 접속되어 있다. 또한 I는 제1의 MOS트랜지스터 11, 제2의 MOS트랜지스터 12, 부우트스트랩용량 16 및 충전장치 17로 이루어지는 부우트스트랩회로이고 제2의 MOS트랜지스터 12의 게이트가 입력노우드에 충전장치 17의 출력이 출력노우드에 상당하고 충전장치(17)로부터의 출력전위보다 승압된 전위가 된다.
또 11는 제3의 MOS트랜지스터 13 및 제4의 MOS트랜지스터 14로 이루어진 다이나믹 인버터회로인 부우트스트랩 제어수단이고 제3의 MOS트랜지스터 13은 수하소자이며 제4의 MOS트랜지스터 14의 게이트가 입력노우드에 제3과 제4의 MOS트랜지스터(13,14)의 접속점이 출력노우드에 상당하고 프리챠아지기간은 제3의 MOS트랜지스터(13)가 도통상태, 제4의 MOS트랜지스터(14)가 비도통상태가 되어서 출력노우드를 전원전압 V와 대략 같은 전압치인 제1레벨로 하고 피승압신호를 부하용량 1에 공급할 때에 제5의 MOS트랜지스터 15가 도통상태가 되어서 입력레벨이 소정치 즉 제4의 MOS트랜지스터 14의 정격치 전압 이상이 되면 제4의 MOS트랜지스터 14가 도통상태로 되고 이때 제3의 MOS트랜지스터 13은 비도통상태로 되어 있기 때문에 출력노우드가 접지전원인 제2의 레벨이 되는 것이다.
제5도는 제4도 실시예의 동작시의 주요부 파형도이다. 제6도는 제4도중의 충전장치(17)의 한 실시예를 나타낸 것이다.
도면중 22는 MOS트랜지스터이고 게이트가 전원 V에 접속되어 있으며 드레인으로부터 신호 ψX가 주어지고 소오스는 제4도중의 배선(21)에 접속된다. 제7도는 제4도중의 승압전위 발생장치(18)의 한 실시예를 나타낸 것이며 링 오실레이터(ring oscillator)(23), 챠아지펌프 커패시터(charge pump capacitor)(24). MOS트랜지스터 25, 26 전위축적용 용량(27)으로 되어 있고 챠아지펌프 커패시터(24)의 한 전극은 링 오실레이터(23)의 출력에 접속되고 다른 전극은 트랜지스터(25)의 소오스와 트랜지스터(26)의 드레인 및 게이트에 접속되며 트랜지스터(25)의 드레인 및 게이트는 전원 V에 접속되고 전원축적용 용량(27)의 한 전극이 트랜지스터(26)의 소오스에 접속되고 다른 전극은 접지되어 있다. 또한 제6도, 제7도는 공지의 회로이므로 그 동작의 설명은 생략한다.
다음에 제4도의 실시예의 동작에 대하여 제5도를 참조하여 설명한다. 제5도에 있어서 시각 T1까지에 배선 19의 프라챠아지는 완료되어 있다. 시각 T2에 있어서, 충전장치 17에서의 충전전류에 의해 배선 21의 전위가 올라간다. 이에 따라 MOS트랜지스터(15)가 온(on)되어 피승압신호 ψA의 전위가 올라간다.
시각 T3에 있어서 피승압신호 ψA의 전위가 정격치 전압 VTH이상이 되고 MOS트랜지스터 14를 온시켜서 배선(19)의 방전이 시작된다. 시각 T4에 있어서 MOS트랜지스터 11, 12로 되는 부우트스트랩회로 I가 동작을 개시하여 결국 제1의 MOS트랜지스터(11)가 도통상태가 되고 제2의 MOS트랜지스터(12)가 비도통상태가 되어서 부우트스트랩용량(16)을 통하여 배선 21의 전위를 전압 V이상의 고전압 V로 올라가고 MOS트랜지스터 15의 온 저항을 현저하게 감소시킨다. 최종적으로 시각 T5에 있어서 배선 21의 전위를 V'로 하면 V' 〉VP+VTH일 때 피승압신호 ψA의 전위는 승압전위 발생장치 18의 출력전압 VP와 같고 V'≤VP+VTH일 때 피승압신호 ψA의 전위는 V'+VTH와 같다.
따라서 부하용량 1에 대하여 전원전압 V보다 높은 전압인 피승압신호 ψA를 공급할 수 있다. 더구나 최대 승압치가 얻어질 때까지의 충전시간 T±(제5도에 나타낸 시각 T2에서 시각 T5까지의 시간)는 제5의 MOS트랜지스터 15의 도통시의 동가저항치 r1과 부하용량 1의 용량치 C1에서 검정되어 다음과 같이 된다.
Figure kpo00008
그리고 이 승압신호 발생회로를 예로들면 제3도의 표시한 것과 같은 모양으로 DRAM등의 반도체메모리 장치에 있어서 워드선에 피승압신호 ψA를 공급하기 위한 것으로 한 경우 상기 충전시간 T0는 대략 γ1과 같게 되고 10-20ns와 제3도의 것에 비하여 2.5분의 1이하로 단축할 수 있다.
본 발명은 이상에서 설명한 바와 같이 부우트스트랩회로의 출력을 피승압신호발생용 MOS트랜지스터의 게이트에 가하여 이 MOS트랜지스터의 도통시의 저항을 감소시키고 승압전위 발생장치의 출력을 얻을 수 있도록 한 것으로 고속 또는 저소비전력으로 승압신호를 얻을 수 있는 이점이 있다.

Claims (5)

  1. 전원전압 V보다 큰 전압 VP를 출력노우드에 출력하는 승압전위 발생수단(18)과 게이트 전극과 제1 및 제2의 주전극을 가지고 제1주전극이 상기 승압전위 발생수단(18)에 접속됨과 동시에 제2주전극이 부하용량(1)에 접속되는 피승압신호(ψA)발생용 MOS트랜지스터(14)와 적어도 하나의 입력노우드와 출력노우드를 가지며 입력노우드가 상기 피승압신호 발생용 MOS트랜지스터(14)의 제2의 주전극에 접속되고 상기 피승압신호 발생용 MOS트랜지스터의 제2주전극에 있어서 전위가 소정전위 이상이 되면 출력노우드의 전위를 제1레벨에서 제2레벨로 변화시키는 부우트스트랩 제어수단(II)과 입력노우드와 출력노우드를 가지며 출력노우드가 상기 피승압신호 발생용 MOS트랜지스터(14)의 게이트 전극에 접속되고 이 출력노우드에 피승압신호 발생용 MOS 트랜지스터를 도통상태로 만드는 신호전위를 공급하고 상기 부우트스트랩제어수단(II)의 출력노우드에 접속되어 부우트스트랩 제어수단(II) 의 출력노우드가 2 레벨이 되면 출력노우드에 나타나 있는 신호전위를 승압하는 부우트스트랩수단(II)을 구비한 반도체 승압신호 발생회로.
  2. 제1항에 있어서 부우트스트랩 제어수단(II)은 출력노우드에 신호전위를 공급하는 신호전위 발생수단과 게이트전극과 제1 및 제2의 주전극을 가지고 제1의 주전극이 제1의 전위점에 접속됨과 동시에 게이트 전극이 출력노우드에 접속되는 제1의 MOS트랜지스터(11)와 게이트전극과 제1 및 제2의 주전극을 가지며 제1의 주전극이 상기 제1의 MOS트랜지스터(11)의 제2주전극에 접속됨과 동시에 제2의 주전극이 제2전위점에 접속되고 게이트 전극이 부우트스트랩 제어수단의 출력노우드에 접속되는 제2의 MOS트랜지스터(12)와 상기 제1의 MOS트랜지스터(11)와 제2주전극과의 사이에 접속되는 부우트스트랩용량(16)을 가진 반도체 승압신호 발생회로.
  3. 제1항에 있어서 부우트스트랩 제어수단(II)은 제1전위점과 출력노우드와의 사이에 접속되는 부하소자(13)와 출력노우드와 제2전위점과의 사이에 접속되고 게이트 전극이 입력노우드에 접속되는 제4의 MOS트랜지스터(14)를 가진 반도체 승압신호 발생회로.
  4. 제1항에 있어서 부하소자(13)는 게이트 전극에 프리챠아지신호(ψ0)가 인가되는 제3의 MOS트랜지스터(13)를 가진 반도체 승압신호 발생회로.
  5. 드레인이 전원에 접속되어 게이트와 소오스의 사이에 게이트 용량보다 충분히 큰 용량이 접속된 제1의 MOS트랜지스터(11)와 드레인이 전기 제1의 MOS트랜지스터(11)의 소오스에 접속되고 소오스가 점지된 제2의 MOS트랜지스터(12) 및 전기 제1의 MOS트랜지스터(11)의 게이트를 충전하는 충전장치(17)로 이루어진 부우트스트회로(I)와 드레인이 전원에 접속되는 제3의 MOS트랜지스터(13), 드레인이 전기 제3의 MOS트랜지스터(13) 소오스 및 제2의 MOS트랜지스터(12)의 게이트에 접속되고 소오스가 접지된 제4의 MOS트랜지스터(14)로 이루어진 다이나믹 인버터회로인 부우트스트랩 제어수단(II)과 승압전위 발생장치(18)는 드레인을 전기 승압전위 발생장치(18)로부터 출력되는 승압출력에 접속되고 게이트를 전기 제1의 MOS트랜지스터(11)의 게이트에 접속되고 소오스를 전기 제4의 MOS트랜지스터(14)의 게이트에 접속된 제5의 MOS트랜지스터(15)로 되어 있고 전기 제5의 MOS트랜지스터(15)의 소오스를 승압신호로 한 것을 특징으로 하는 반도체 승압신호 발생회로.
KR1019860001325A 1985-05-14 1986-02-25 반도체 승압 신호 발생회로 KR900005230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-104351 1985-05-14
JP60104351A JPS61260717A (ja) 1985-05-14 1985-05-14 半導体昇圧信号発生回路
JP104351 1985-05-14

Publications (2)

Publication Number Publication Date
KR860009423A KR860009423A (ko) 1986-12-22
KR900005230B1 true KR900005230B1 (ko) 1990-07-21

Family

ID=14378456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001325A KR900005230B1 (ko) 1985-05-14 1986-02-25 반도체 승압 신호 발생회로

Country Status (5)

Country Link
US (1) US4731552A (ko)
JP (1) JPS61260717A (ko)
KR (1) KR900005230B1 (ko)
DE (1) DE3614421A1 (ko)
GB (1) GB2175162B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906056A (en) * 1987-04-14 1990-03-06 Mitsubishi Denki Kabushiki Kaisha High speed booster circuit
JPH0748310B2 (ja) * 1987-04-24 1995-05-24 株式会社東芝 半導体集積回路
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
IT1251097B (it) * 1991-07-24 1995-05-04 St Microelectronics Srl Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver.
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
JPH05174591A (ja) * 1991-12-25 1993-07-13 Sharp Corp チャージポンプ回路
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
JP2709783B2 (ja) * 1992-12-17 1998-02-04 三菱電機株式会社 昇圧回路
JP3184065B2 (ja) * 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
KR100434308B1 (ko) * 1998-12-29 2004-07-16 주식회사 하이닉스반도체 프리-차지기능을갖는배전압정류기
KR100507701B1 (ko) 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
US6825699B2 (en) 2003-01-31 2004-11-30 Hewlett-Packard Development Company, L.P. Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
KR100973137B1 (ko) 2003-04-29 2010-07-29 매그나칩 반도체 유한회사 부트스트랩회로
TWI474597B (zh) * 2006-05-31 2015-02-21 Intersil Americas LLC 用於轉移電荷的裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129570A (en) * 1980-03-14 1981-10-09 Mitsubishi Electric Corp Booster circuit
US4401904A (en) * 1980-03-24 1983-08-30 Texas Instruments Incorporated Delay circuit used in semiconductor memory device
JPS601712B2 (ja) * 1980-12-04 1985-01-17 株式会社東芝 半導体記憶装置
JPS58122692A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 能動昇圧回路
JPS58184821A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 昇圧回路
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路

Also Published As

Publication number Publication date
KR860009423A (ko) 1986-12-22
GB8610110D0 (en) 1986-05-29
DE3614421A1 (de) 1986-11-20
JPH0324092B2 (ko) 1991-04-02
US4731552A (en) 1988-03-15
GB2175162B (en) 1989-04-12
DE3614421C2 (ko) 1991-07-25
JPS61260717A (ja) 1986-11-18
GB2175162A (en) 1986-11-19

Similar Documents

Publication Publication Date Title
KR900005230B1 (ko) 반도체 승압 신호 발생회로
US6614705B2 (en) Dynamic random access memory boosted voltage supply
KR970005408B1 (ko) 부스트 전압 발생 회로
US4896297A (en) Circuit for generating a boosted signal for a word line
US5010259A (en) Voltage boosting circuit and operating method thereof
KR970031198A (ko) 내부전원회로(Internal Power Supply Circuit)
KR930024010A (ko) 불휘발성 반도체 기억장치
US4906056A (en) High speed booster circuit
JPS6118415B2 (ko)
KR870009385A (ko) 반도체 집적회로 장치
US6297690B1 (en) Booster circuit
US4443720A (en) Bootstrap circuit
JPH08107184A (ja) 昇圧電位発生回路
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
US5134317A (en) Booster circuit for a semiconductor memory device
US4716303A (en) MOS IC pull-up circuit
US4570088A (en) Semiconductor device for pulling down output terminal voltage
JP2723946B2 (ja) Ｅｅｐｒｏｍのワードラインを荷電する回路
JP2752640B2 (ja) 中間レベル発生回路
JPH0245275B2 (ko)
JP3190940B2 (ja) 昇圧回路
JP3532276B2 (ja) 基板バイアス回路
JP3450091B2 (ja) 昇圧回路装置及び昇圧方法
JPH0458206B2 (ko)
KR920004904B1 (ko) 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19860225

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900122

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19900622

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19901015

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19901019

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19901019

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19930714

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19940705

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19950718

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 19960716

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 19960716

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee