KR100434308B1 - 프리-차지기능을갖는배전압정류기 - Google Patents

프리-차지기능을갖는배전압정류기 Download PDF

Info

Publication number
KR100434308B1
KR100434308B1 KR10-1998-0060422A KR19980060422A KR100434308B1 KR 100434308 B1 KR100434308 B1 KR 100434308B1 KR 19980060422 A KR19980060422 A KR 19980060422A KR 100434308 B1 KR100434308 B1 KR 100434308B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
rectifier
charge
double
Prior art date
Application number
KR10-1998-0060422A
Other languages
English (en)
Other versions
KR20000043983A (ko
Inventor
길중석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0060422A priority Critical patent/KR100434308B1/ko
Publication of KR20000043983A publication Critical patent/KR20000043983A/ko
Application granted granted Critical
Publication of KR100434308B1 publication Critical patent/KR100434308B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고전압을 발생하는 배전압 정류기에 프리-차지 기능을 갖는 회로를 첨가함으로써 회로의 안정성을 높이도록 한 프리-차지 기능을 갖는 배전압 정류기에 관한 것으로서, 차지 펌프부에서 출력되는 전압과 외부의 전압들을 받고 제 1, 제 2 커패시터를 제 1, 제 2 부스트롭 회로에 연결한 후 상기 제 1, 제 2 커패시터를 직렬로 연결하여 고전압을 발생하는 배전압 정류기에 있어서, 상기 배전압 정류기의 출력단에 연결되어 배전압 정류기에서 고전압이 출력되기 전에 전원전압 만큼을 미리 프리 차지시키기 위해 전원단과 접지단 사이에 직렬로 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터로 이루어진 인버터와, 상기 인버터를 구성하는 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트 단자에 공통으로 입력신호를 인가하는 NOR 게이트로 이루어지는 프리 차지 회로를 구비함을 특징으로 한다.

Description

프리-차지 기능을 갖는 배전압 정류기{a rectifier with pre-charging circui}
본 발명은 고전압(High Voltage) 발생회로에 관한 것으로, 특히 플래시메모리(Flash Memory)등에 사용되는 고전압을 발생할 때 안정성을 높이는데 적당한 프리-차지(Pre-charge) 기능을 갖는 배전압 정류기(Voltage Doubler)에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 배전압 정류기를 설명하면 다음과 같다.
도 1은 종래의 배전압 정류기를 나타낸 회로도이다.
종래의 플래시메모리 등에서 사용되는 전압을 높이기 위한 배전압 정류기(10)는 도 1에서와 같이, 제 1, 제 2 커패시터(C1,C2)(11,12)를 제 1, 제 2 부스트랩(Bootstrap) 회로(13,14)에 연결한 후, 이를 직렬(Serial)로 연결한 형태로 구성된다.
즉, 차지 펌프(Charge Pump)부(15)에 출력되는 전압을 받아 증폭하는 배전압 정류기(10)는 외부의 전압(S1)을 받아 증폭하는 제 1 부스트롭 회로(13)와, 상기 제 1 부스트롭 회로(13)의 출력단에 게이트가 연결되고 소오스가 차지 펌프부(15)의 출력단에 연결되며 드레인이 접지단(VSS)에 연결되는 제 1 NMOS 트랜지스터(16)와, 상기 제 1 NMOS 트랜지스터(16)의 드레인과 드레인이 연결되고 게이트에 외부의 전압(S3)이 인가되며 소오스는 차지 펌프부(15)의 출력단에 연결되는 제 2 NMOS 트랜지스터(17)와, 상기 제 2 NMOS 트랜지스터(17)와 차지 펌프(Charge Pump)부(15)의 출력단 사이에 구성되는 제 1 커패시터(C1)(11)와, 외부의 전압(S2)을 받아 증폭하는 제 2 부스트롭 회로(14)와, 상기 제 2 부스트롭 회로(14)의 출력단에 게이트가 연결되고 소오스가 차지 펌프부(15)의 출력단에 연결되며 드레인이 접지단(VSS)에 연결되는 제 3 NMOS 트랜지스터(18)와, 상기 제 3 NMOS 트랜지스터(18)의 드레인과 드레인이 연결되고 게이트에 외부의 전압(S4)이 인가되며 소오스는 차지 펌프부(15)의 출력단에 연결되는 제 4 NMOS 트랜지스터(19)와, 상기 제 4 NMOS 트랜지스터(19)와 차지 펌프부(15)의 출력단 사이에 구성되는 제 2 커패시터(C2)(12)와, 상기 차지 펌프부(15)의 출력단에 드레인 및 소오스가 공통으로 연결되고 소오스를 공통의 출력단으로 하는 제 1, 제 2 레지스터(R1,R2)(20,21)를 포함하여 구성된다.
도 2는 종래의 배전압 정류기의 동작을 설명하기 위한 동작타이밍도이다.
도 2에서와 같이, 제 1 구간에서는 제 2, 제 4 NMOS 트랜지스터(17,19)의 게이트에 인가되는 외부의 전압(S3, S4)이 "High"이면 제 2, 제 4 NMOS 트랜지스터(17,19)가 턴-온 되고, 제 1, 제 2 부스트롭 회로(13,14)에 인가되는 외부의 전압(S1,S2)이 "Low"이면 제 1, 제 3 NMOS 트랜지스터(16,18)가 턴-오프 됨으로써 제 1, 제 2 커패시터(11,12)에 전하가 차지된다.
이어, 제 2 구간에서는 제 1 부스트롭 회로(13)와 제 4 NMOS 트랜지스터(19)에 인가되는 외부의 전압(S1, S4)이 "High"이면 제 1, 제 4 NMOS 트랜지스터(16,19)가 턴-온(Turn-On)되고, 제 2 부스트롭 회로(14)와 제 2 NMOS 트랜지스터(17)에 인가되는 외부의 전압(S2, S3)가 "Low"이면 제 2, 제 3 NMOS 트랜지스터(17,18)가 턴-오프(Turn-Off)되어(경로 1) 제 1, 제 2 커패시터(11,12)가 직렬로 연결되면서 출력(Vout)을 로드(Load)한다.
이어, 제 3 구간에서는 제 2, 제 4 NMOS 트랜지스터(17,19) 게이트에 인가되는 외부의 전압(S3, S4)이 "High"이면 제 2, 제 4 NMOS 트랜지스터(17,19)가 턴-온 되고, 상기 제 1, 제 2 부스트롭 회로(13,14)에 인가되는 외부의 전압(S1,S2)이"Low"이면 제 1, 제 3 NMOS 트랜지스터(16,18)가 턴-오프 됨으로써 제 1, 제 2 커패시터(11,12)에 전하가 차지된다.
그리고 제 4 구간에서는 제 2 부스트롭 회로(14)와 제 2 NMOS 트랜지스터(17)에 인가되는 외부의 전압(S2, S3)이 "High"이면 제 2, 제 3 NMOS 트랜지스터(17,18)가 턴-온 되고, 제 1 부스트롭 회로(13)와 제 4 NMOS 트랜지스터(19)에 인가되는 외부의 전압(S1,S4)이 "Low"이면 제 1, 제 4 NMOS 트랜지스터(16,19)가 턴-오프 되어(경로 2) 제 1, 제 2 커패시터(11,12)들이 직렬로 연결되면서 출력(Vout)을 로드(Load)한다.
그러나 상기와 같은 종래의 배전압 정류기에 있어서 다음과 같은 문제점이 있었다.
즉, 전압을 상승시키는 것에만 역점을 두어서 전압이 급격하게 상승하면 회로의 불안정성이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 고전압을 발생하는 배전압 정류기에 프리-차지 기능을 갖는 회로를 첨가함으로써 회로의 안정성을 높이도록 한 프리-차지 기능을 갖는 배전압 정류기를 제공하는데 그 목적이 있다.
도 1은 종래의 배전압 정류기를 나타낸 회로도
도 2는 종래의 배전압 정류기의 동작을 설명하기 위한 동작타이밍도
도 3은 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기를 나타낸 회로도
도 4는 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기의 동작을 설명하기 위한 동작타이밍도
도면의 주요부분에 대한 부호의 설명
30 : 차지 펌프부 40 : 배전압 정류기
60 : 프리 차지 회로 61 : 인버터
62 : NOR 게이트
상기와 같은 목적을 달성하기 위한 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기는 차지 펌프부에서 출력되는 전압과 외부의 전압들을 받고 제 1, 제2 커패시터를 제 1, 제 2 부스트롭 회로에 연결한 후 상기 제 1, 제 2 커패시터를 직렬로 연결하여 고전압을 발생하는 배전압 정류기에 있어서, 상기 배전압 정류기의 출력단에 연결되어 배전압 정류기에서 고전압이 출력되기 전에 전원전압 만큼을 미리 프리 차지시키기 위해 전원단과 접지단 사이에 직렬로 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터로 이루어진 인버터와, 상기 인버터를 구성하는 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트 단자에 공통으로 입력신호를 인가하는 NOR 게이트로 이루어지는 프리 차지 회로를 구비함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기를 나타낸 회로도이다.
도 3에서와 같이, 배전압 정류기(40)에 NOR 게이트(62)와 인버터(61)로 구성된 프리-차지 회로(60)를 구성한다.
즉, 차지 펌프(Charge Pump)부(30)에 출력되는 전압을 받아 증폭하는 배전압 정류기(40)는 외부의 전압(S1)을 받아 증폭하는 제 1 부스트롭 회로(41)와, 상기 제 1 부스트롭 회로(41)의 출력단에 게이트가 연결되고 소오스가 차지 펌프부(30)의 출력단에 연결되며 드레인이 접지단(VSS)에 연결되는 제 1 NMOS 트랜지스터(42)와, 상기 제 1 NMOS 트랜지스터(42)의 드레인과 드레인이 연결되고 게이트에 외부의 전압(S3)이 인가되며 소오스는 차지 펌프부(30)의 출력단에 연결되는 제 2 NMOS 트랜지스터(43)와, 상기 제 2 NMOS 트랜지스터(43)와 차지 펌프(ChargePump)부(30)의 출력단 사이에 구성되는 제 1 커패시터(C1)(44)와, 외부의 전압(S2)을 받아 증폭하는 제 2 부스트롭 회로(45)와, 상기 제 2 부스트롭 회로(45)의 출력단에 게이트가 연결되고 소오스가 차지 펌프부(30)의 출력단에 연결되며 드레인이 접지단(Vss)에 연결되는 제 3 NMOS 트랜지스터(46)와, 상기 제 3 NMOS 트랜지스터(46)의 드레인과 드레인이 연결되고 게이트에 외부의 전압(S4)이 인가되며 소오스는 차지 펌프부(30)의 출력단에 연결되는 제 4 NMOS 트랜지스터(47)와, 상기 제 4 NMOS 트랜지스터(47)와 차지 펌프부(30)의 출력단 사이에 구성되는 제 2 커패시터(C2)(48)와, 상기 차지 펌프부(30)의 출력단에 드레인 및 소오스가 공통으로 연결되고 소오스를 공통의 출력단으로 하는 제 1, 제 2 레지스터(49,50)를 포함하여 구성된다.
이어, 프리-차지 회로(60)는 전원단(VCC)과 접지단(VSS) 사이에 직렬로 연결되는 PMOS 트랜지스터(61a)와 NMOS 트랜지스터(61b)로 구성되는 인버터(61)와, 상기 인버터(61)를 구성하는 PMOS 트랜지스터(61a) 및 NMOS 트랜지스터(61b)의 게이트 단자에 공통으로 입력신호를 인가하는 NOR 게이트(62)로 구성된다.
한편, 상기 NOR 게이트(62)는 제 1, 제 2 부스트랩 회로(41,45)에 인가되는 외부의 전압(S1,S2)을 입력으로 받아 논리 연산하여 신호를 출력하고, 상기 인버터(61)의 출력단과 배전압 정류기(40)의 출력단은 공통으로 연결된다.
도 4는 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기의 동작을 설명하기 위한 동작타이밍도이다.
도 4에서와 같이, 제 1 구간에서는 제 1, 제 2 부스트롭 회로(41,45)에 인가되는 외부의 전압(S1,S2)이 "Low"이면 제 1, 제 3 NMOS 트랜지스터(42,46)가 턴-오프 되고, 제 2, 제 4 NMOS 트랜지스터(43,47)에 인가되는 외부의 전압(S3,S4)이 "High"이면 제 2, 제 4 NMOS 트랜지스터(43,47)가 턴-온 되어 제 1, 제 2 커패시터(44,48)에 전하가 차지된다.
이어, 제 2 구간에서는 제 1 부스트롭 회로(41)와 제 4 NMOS 트랜지스터(47)에 인가되는 외부의 전압(S1,S4)이 "High"이면 제 1, 제 4 NMOS 트랜지스터(42,47)가 턴-온 되고, 제 2 부스트롭 회로(45)와 제 2 NMOS 트랜지스터(43)에 인가되는 외부의 전압(S2,S3)이 "Low"이면 제 2, 제 3 NMOS 트랜지스터(43,46)가 턴-오프 되어 <경로 1>(C1-S1-C2-S4)로 회로가 형성되어 2배의 차지된 전하(제 1, 제 2 커패시터(44, 48)가 동시에 턴-온)가 제 1 레지스터(R1)(49)를 통하여 출력(Vout)에 로드(Load)된다.
이 동작 전에, 프리-차지 회로(60)로 연결된 제 1 부스트롭 회로(41)에 인가되는 외부의 전압(S1)이 "High"가 되어 프리-차지 회로(60)를 동작시켜 출력에 VCC만큼의 전압이 미리 걸리게 된다.
이때 프리-차지 전압이 <경로 1> 보다 먼저 걸리게 하기 위해서는 하드-웨어적으로 프리-차지 회로(60)로 들어가는 노드의 경로가 짧아야 한다는 회로적인 선행조건이 필요하다.
이어, 제 3 구간에서는 제 1, 제 2 부스트롭 회로(41,45)에 인가되는 외부의 전압(S1,S2)이 "Low"이면 제 1, 제 3 NMOS 트랜지스터(42,46)가 턴-오프 되고, 제 2, 제 4 NMOS 트랜지스터(43,47)에 인가되는 외부의 전압(S3,S4)이 "High"이면 제2, 제 4 NMOS 트랜지스터(43,47)가 턴-온 되어 제 1, 제 2 커패시터(44,48)에 전하가 차지된다.
그리고 제 4 구간에서는 제 2 부스트롭 회로(45)와 제 2 NMOS 트랜지스터(43)에 인가되는 외부의 전압(S2,S3)이 "High"이면 제 2, 제 3 NMOS 트랜지스터(43,46)가 턴-온되고, 제 1 부스트롭 회로(41)와 제 4 NMOS 트랜지스터(47)에 인가되는 외부의 전압(S1,S4)이 "Low"이면 제 1, 제 4 NMOS 트랜지스터(42,47)가 턴-오프 되면서 <경로 2>(C2-S2-C2-S3)로 회로가 형성되어 2배의 차지된 전하가 제 2 레지스터(50)를 통하여 출력에 로드(Load)된다.
이 동작 전에 프리-차지 회로(60)로 연결된 제 2 부스트롭 회로(45)에 인가되는 외부의 전압(S2)이 "High"로 되어 프리-차지 회로(60)를 동작시켜 출력에 VCC 만큼의 전압이 미리 걸리게 된다.
이때 상기 프리-차지 동작도 하드-웨어적으로 프리-차징(Pre-charging)이 먼저 되는 조건이 선행되어야 한다.
이상에서 설명한 바와 같이 본 발명에 의한 프리-차지 기능을 갖는 배전압 정류기는 다음과 같은 효과가 있다.
즉, 배전압 정류기에서 고전압이 출력되기 전에 전원전압(VCC) 만큼을 미리 프리-차지시킴으로써 전압의 급격한 상승으로 인한 회로의 불안정성을 방지할 수 있다.

Claims (1)

  1. 차지 펌프부에서 출력되는 전압과 외부의 전압들을 받고 제 1, 제 2 커패시터를 제 1, 제 2 부스트롭 회로에 연결한 후 상기 제 1, 제 2 커패시터를 직렬로 연결하여 고전압을 발생하는 배전압 정류기에 있어서,
    상기 배전압 정류기의 출력단에 연결되어 배전압 정류기에서 고전압이 출력되기 전에 전원전압 만큼을 미리 프리 차지시키기 위해 전원단과 접지단 사이에 직렬로 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터로 이루어진 인버터와, 상기 인버터를 구성하는 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트 단자에 공통으로 입력신호를 인가하는 NOR 게이트로 이루어지는 프리 차지 회로를 구비함을 특징으로 하는 프리-차지 기능을 갖는 배전압 정류기.
KR10-1998-0060422A 1998-12-29 1998-12-29 프리-차지기능을갖는배전압정류기 KR100434308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0060422A KR100434308B1 (ko) 1998-12-29 1998-12-29 프리-차지기능을갖는배전압정류기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0060422A KR100434308B1 (ko) 1998-12-29 1998-12-29 프리-차지기능을갖는배전압정류기

Publications (2)

Publication Number Publication Date
KR20000043983A KR20000043983A (ko) 2000-07-15
KR100434308B1 true KR100434308B1 (ko) 2004-07-16

Family

ID=19567239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0060422A KR100434308B1 (ko) 1998-12-29 1998-12-29 프리-차지기능을갖는배전압정류기

Country Status (1)

Country Link
KR (1) KR100434308B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009423A (ko) * 1985-05-14 1986-12-22 미쓰비시 뎅기 가부시끼 가이샤 반도체 승압 신호 발생회로
KR930011382A (ko) * 1991-11-07 1993-06-24 김광호 전압 승압 회로
KR960042727A (ko) * 1995-05-27 1996-12-21 김광호 반도체 메모리의 전압 부스팅회로
KR19980041578A (ko) * 1996-11-30 1998-08-17 김광호 반도체 메모리 장치의 승압회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009423A (ko) * 1985-05-14 1986-12-22 미쓰비시 뎅기 가부시끼 가이샤 반도체 승압 신호 발생회로
KR930011382A (ko) * 1991-11-07 1993-06-24 김광호 전압 승압 회로
KR960042727A (ko) * 1995-05-27 1996-12-21 김광호 반도체 메모리의 전압 부스팅회로
KR19980041578A (ko) * 1996-11-30 1998-08-17 김광호 반도체 메모리 장치의 승압회로

Also Published As

Publication number Publication date
KR20000043983A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
US5347171A (en) Efficient negative charge pump
JP2945879B2 (ja) 電圧ポンプ回路
US5831470A (en) High-efficiency charge pumping circuit
US6208197B1 (en) Internal charge pump voltage limit control
US6356137B1 (en) Voltage boost circuit with low power supply voltage
US4443714A (en) Semiconductor buffer circuit having compensation for power source fluctuation
US10157645B2 (en) Booster circuit and non-volatile memory including the same
US7834668B2 (en) Single threshold and single conductivity type amplifier/buffer
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
US5059816A (en) High speed booster circuit
EP0068892A2 (en) Inverter circuit
KR100434308B1 (ko) 프리-차지기능을갖는배전압정류기
US11114937B2 (en) Charge pump circuit
US20040027102A1 (en) Method and apparatus for generating a high voltage
US7233194B2 (en) CMOS voltage booster circuits
US20060192607A1 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
US20040130381A1 (en) CMOS voltage booster circuits
US6909318B2 (en) CMOS voltage booster circuit
KR20010004448A (ko) 고전압 출력 인버터
KR100218333B1 (ko) 부트-스트랩프 회로
JPH01134796A (ja) 不揮発性半導体記憶装置
JP3354708B2 (ja) 半導体昇圧回路
KR100594286B1 (ko) 승압회로 및 이를 이용하는 다단 승압회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 11

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 15

EXPY Expiration of term