TWI474597B - 用於轉移電荷的裝置 - Google Patents

用於轉移電荷的裝置 Download PDF

Info

Publication number
TWI474597B
TWI474597B TW96119259A TW96119259A TWI474597B TW I474597 B TWI474597 B TW I474597B TW 96119259 A TW96119259 A TW 96119259A TW 96119259 A TW96119259 A TW 96119259A TW I474597 B TWI474597 B TW I474597B
Authority
TW
Taiwan
Prior art keywords
charge
input
coupled
terminal
voltage
Prior art date
Application number
TW96119259A
Other languages
English (en)
Other versions
TW200822504A (en
Inventor
Michael P Anthony
Original Assignee
Intersil Americas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Americas LLC filed Critical Intersil Americas LLC
Publication of TW200822504A publication Critical patent/TW200822504A/zh
Application granted granted Critical
Publication of TWI474597B publication Critical patent/TWI474597B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

用於轉移電荷的裝置
本發明係有關於一種電荷轉移電路，其含有一放大器用以幫助進行電荷轉移。
在電荷域訊號處理電路中，其係以電荷封包來代表訊號。該些電荷封包係被儲存，從一儲存位置被轉移至另一儲存位置，並且會經過處理用以施行特定的訊號處理功能。電荷封包能夠代表類比的量，以庫倫為單位的電荷封包大小係與所代表的訊號成正比。電荷域作業(例如電荷轉移)係由「時脈」電壓來驅動，用以提供離散時間處理。因此，電荷域電路係提供類比、離散時間訊號處理功能。
電荷域電路係被做成電荷耦合元件(CCD)、被設計成金屬氧化物半導體(MOS)貯體隊伍元件(BBD)、以及雙載子BBD。本發明主要係關於MOS BBD；不過，在電荷封包產生的領域中，其亦可應用於CCD。請注意的是，下文所討論的所有電路均假設以電子作為訊號－電荷載體，並且使用N通道場效電晶體(NFET)或是N通道CCD來進行訊號－電荷處理。藉由運用PFET或P通道CCD以及相反的訊號與控制電壓極性，便可以電洞作為電荷載體而應用相同的電路。
在MOS BBD中，該等電荷封包係被儲存在電容器之中。從一儲存電容器將電荷轉移至下一個儲存電容器係透過一以共閘極組態方式來連接的FET來進行。本文將借助於圖1與圖2來解釋於一BBD之中的電荷轉移過程。該些圖式省略眾多實際的細節，不過卻已足以顯現習知BBD中的電荷轉移的基本特性。
圖1所示的係用於一BBD類型電荷轉移的基本電路元件。在圖1中，VX 是一被施加至電容器1的第一端子的輸入電壓。電容器1的第二端子以及FET 2的源極端子係在節點4處相連。FET 2的閘極係被連接至一電壓VG ，在本討論中假設該電壓係保持恆定。FET 2的汲極與負載電容器3的第一端子係在節點5處相連。負載電容器3的另一端子則被連接至電路共同接地。
圖2所示的係與圖1的電路相關的電壓波形。在電荷轉移週期的起始處，VX 係位於高電壓21處；節點5已經被初始化至比較高的電壓23；而節點4則被初始化至一較低的電壓22。對此基礎解釋來說，假設電壓22較VG －VT 為正，其中VT 為FET 2的臨界電壓。於此等條件下，FET 2係被偏壓在臨界電壓以下，所以，不會有任何大量的電流流過它。
電荷轉移係從時間t1 處開始，其係藉由朝一較為負的電壓處來降低VX 。剛開始，節點4的電壓V4 係在負向方向上跟隨VX 。在時間t2 處，V4 變成VG －VT ，用以導通FET 2。所生成的流過FET 2的電流係限制V4 進一步負向的偏離。在時間t3 處，VX 係抵達其較低的數值24。電流係繼續流過FET 2，進入電容器1，讓節點4在正向方向上充電。當V4 抵達VG －VT 時，流經FET 2的電流便會變小。V4 係以持續縮減的速率朝VG －VT 處趨穩，從而會在時間t4 處抵達電壓26。在t4 處，VX 係返回其原始電壓。此正向轉變係經由電容器1耦合至節點4，從而完全關閉FET 2並且結束電荷轉移。
在上面所述的事件期間，電流係經由FET 2從電容器3流入電容器1之中。此電流的積分係構成被轉移電荷QT 。QT 可以用VX 、節點4、與節點5處的電壓變化以及個別電容來表示。乎略FET 2的元件電容，被傳遞至電容器3的電荷可以利用熟知的表示式Q＝CV，用跨於其上的電壓變化來表示之。以C3 來表示電容器3的電容且以△V5 來表示該電壓變化，可獲得下面公式：QT ＝C3 △V5 公式1
請注意，利用圖中所示的波形，△V5＝(電壓25－電壓23)為負的，所以QT 為負的；也就是，其係由電子所組成。
QT 亦可以用跨於電容器1的電壓變化來表示。使用相同的符號，可獲得下面公式：QT ＝C1 (△VX －△V4 ) 公式2
因此，對圖2的波形來說，出現在電荷轉移的開始與結束之間的相關電壓變化如下：△VX ＝(電壓24－電壓21) 公式3以及△V4 ＝(電壓26－電壓22) 公式4
針對上面所述的條件來說，電壓22為一恆定值(其係一初始條件)。倘若節點4欲完美地趨穩至其標稱漸近線(asymptote)VG －VT (其同樣係一恆定值)的話，那麼△V4 便會係一恆定值。於此情況中，公式2便可改寫如下：QT ＝C1 △VX ＋(恆定值) 公式5
此表示式代表完美線性的電荷轉移作業的理想化結果。對節點4的趨穩現象並不完美的實際情況來說，公式2可被重新寫成：QT ＝C1 [△VX －(電壓26)]＋(恆定值) 公式6
從此公式中可以看出，電荷轉移的任何非線性或不完全趨穩現象均可能會反應在電壓26，電荷轉移結束處的節點4的電壓。
在所有習知的BBD之中均會使用到基本上和上面所述者類似的電荷轉移作業。實際上的細節(例如用於建立上面所述初始條件的構件、實際的時脈波形、...等)和本發明無關且將不會在本文中作進一步說明。相同的電荷轉移技術亦可在眾多CCD訊號處理電路中提供電荷封包輸入。(CCD中的後續電荷轉移係使用不同的原理，本文並未說明。)
上面所述的電荷轉移模型在下文的討論中將被稱為「被動式」電荷轉移。此詞語所指的是在該電荷轉移過程期間，被施加至FET 2的閘極電壓VG 係靜態的，其並不會響應於被轉移的電荷而主動地受控。(在實際的BBD中，VG 通常會受到時脈控制，而並非靜態的，但並不會響應於被轉移的電荷。)此被動式電荷轉移過程係受到兩項重大誤差來源的影響。
第一項誤差來源係衍生自圖2中的t3 至t4 間隔期間節點4的趨穩性質。如上面所述，於此時間期間，節點4係在正向方向上充電，從而會降低FET 2的閘極－源極電壓。此遞減的閘極－源極電壓係造成流經該FET的電流下降。接著，此下降的電流便會造成節點4的充電速率下降。此過程在時間上是相當非線性的，並且還會以非線性的方式相依於被轉移的電荷封包的大小。因此，圖2(以及公式6)中的殘餘電壓26便會非線性地相依於QT ，從而會造成有整體非線性的電荷轉移作業。又，對高速的電路作業來說，利用實際的電路數值係讓節點4的趨穩時間非常地長而讓人無法接受。因此，被動式電荷轉移既慢且又非線性；於眾多的應用中，該些限制條件係損及速度與精確性而讓人無法接受。
第二項誤差來源係肇因於FET汲極電壓V5 的變化△V5 。如上面所示(公式1)，此變化係與QT 成正比。FET係呈現一回授效應，其中，汲極電壓中的變化實際上係導致臨界電壓VT 的變化。因此，V4 朝其趨穩的「最終」電壓VG －VT 實際上便不會是一恆定值(如上述理想化的討論)，而會是被轉移電荷的函數。此效應等同於電壓26相依於QT 的大小：|QT |越大，電壓26的負值便越大。此效應係使得電荷轉移增益小於100%。一般來說，其還會包含一小額的非線性分量，使得上面所討論的非線性問題更形惡化。
本發明的實施例提供一種電荷轉移電路，其中會大幅地降低上面所述的兩項誤差來源的效應。和習知的BBD中所使用的被動式電荷轉移不同的是，本發明的電荷轉移方法係所謂的「升壓式」。升壓電荷轉移電路的效能已獲得改良而遠優於該被動式電路的效能，其可施行高速、高精確性的應用。
下文將說明本發明的較佳實施例。
本發明提供一種電荷轉移電路，其中會大幅地降低上面所述的兩項誤差來源的效應。和習知的BBD中所使用的被動式電荷轉移不同的是，本發明的電荷轉移方法係所謂的「升壓式」。升壓電荷轉移電路的效能已獲得改良而遠優於該被動式電路的效能，其可施行高速、高精確性的應用。借助於圖3與4便能夠瞭解此升壓電荷轉移技術，此兩圖係圖解其作業的基礎特點。
圖3的元件和圖1中具有類似符號的元件相同，不過，增加了放大器36與其參考電壓VR ，並且省略了電壓VG 。圖3中的電容器31對應於圖1中的電容器1，節點34對應於節點4....等。新增的放大器36係本發明特有的特點；其具有中等的電壓增益(通常為10至100)以及非常高的速度。
此電路的操作波形係如圖4中所示，其係使用和圖2中所運用者相同的命名慣例(舉例來說，節點34的電壓稱為V34 ...等)。圖4中的初始條件和圖2中的初始條件類似。輸入電壓VX 係起始於一高數值41處。汲極節點35係被初始化至一高電壓43。源極節點34則被初始化至一較低的電壓42，其較VR 為正。因為V34 >VR ，所以，放大器36係將其輸出(節點37)驅動至一低電壓48。節點37也被連接至FET 32的閘極，俾使V37 的低數值確保FET 32剛開始會先被關閉並且不會有任何電流流過它。
電荷轉移係從時間t1 處開始，其係藉由朝一較為負的電壓處來降低VX 。剛開始，V34 係在負向方向上跟隨VX 。在時間t2 處，V34 變成較VR 為負，從而會讓放大器36將其輸出節點37驅動至一高電壓。此高電壓係導通FET 32；所生成的流過FET 32的電流係限制節點34的負向偏離。接著，放大器36係藉由經過FET 32的回授來運作，用以將V34 保持在略低於VR 處。此平衡係持續到時間t3 處，VX 係在時間t3 處抵達其較低的數值44。接著，流過FET 32的電流便會朝正向來充電節點34直到時間t4 處，V34 係在時間t4 處接近VR 。當其輸入驅動電壓(V34 －VR )接近零時，放大器36便會朝一較低的數值49來驅動其輸出電壓37，並且流經FET 32的電流係快速地下降。最後，在時間t5 處，VX 係返回其原始數值。此正向轉變係經由電容器31耦合至節點34，從而導致放大器36再度將其輸出節點37驅動至一低電壓，關閉FET 32並且結束電荷轉移。
和前面所述的被動式電荷轉移相同，流經FET 32的電流係藉由電容器33來積分，從而會在節點35處造成電壓波形V35 。此經過積分的電流係構成被轉移電荷QT 。電容器33上的電荷與電壓的關係就如同公式1：QT ＝C33 △V35 公式7
不過，△V35 ＝(電壓45－電壓43)。
同樣地，QT ＝C31 (△VX －△V34 ) 公式8
類同於公式6，QT ＝C31 [△VX －(電壓46)]＋(恆定值) 公式9
V34 欲趨穩的漸近線為VR ，其為放大器36的參考電壓。在圖4中，V34 在電荷轉移結束處(時間t5 )的數值為電壓46。和被動式電荷轉移相同，介於電壓46與VR 之間的任何差異均代表被轉移電荷的誤差。升壓電荷轉移與被動式電荷轉移之間的關鍵差異在於V34 接近VR 時的改良精確性與速度。
在被動式電荷轉移電路與升壓電荷轉移電路兩者中，該FET的源極電壓(分別為圖1中的節點4及圖3中的節點34)係在t3 之後藉由FET電流而朝正向充電。如上面所述，此充電係導致降低閘極－源極電壓VGS 以及FET電流ID 。在圖1的被動式電路中，閘極電壓VG 係固定的，所以，VGS 的變化速率便係V4 的變化速率的負值：dVGS /dt＝－dV4 /dt＝－ID /C1 公式10
在圖3的升壓電荷轉移電路中亦可套用相同的公式(分別套用至V34 與C31 )。不過，FET 32的閘極卻不會維持在一恆定的電壓處，而係會受到放大器36的輸出驅動，其係響應於節點34處的電壓並且具有增益A(如上面所述，通常係介於10至100之間)。因此FET 32的閘極－源極電壓為：VGS ＝V37 －V34 ＝－A(V34 －VR )－V34 ＝A[VR －(1＋A－1 )V34 ] 公式11
因為VR 為恆定的，所以，圖3的升壓電荷轉移電路的VGS 的變化速率便係：dVGS /dt＝－(A＋1)dV34 /dt＝－(A＋1)ID /C1 公式12
比較公式12與公式10顯示出，相較於被動式的情況，VGS 的趨穩速率係因放大器36的增益而提高。在t3 之後用於趨穩至任意給定的精確位準處所需的時間同樣會縮短。相較於圖2中的最終電壓26，最終電壓46的非線性同樣會下降約相同的倍數。
於前面的說明內容中，為清楚起見，在基礎的解釋之中省略了數項重要的電路細節。在下面的段落中將會說明該些細節。
如上所述，升壓電荷轉移電路中的放大器(例如圖3中的放大器36)的增益必須夠高，足以大幅地改良線性結果與速度。落在範圍10至100之中的電壓增益係提供實質的好處。非常低的增益係降低線性的改良效果，而較高的增益則會造成下文會作更詳細說明的動態問題。電荷轉移趨穩時間同樣和該放大器的速度有關，即如下文所討論者。因此，該放大器的設計係受到中等增益與超高速度兩項必要條件限制。下文係說明符合上述限制條件的數種實用電路。
圖5所示的係含有一基礎的CMOS放大器以提供必要效能的升壓電荷轉移電路。元素VX 、電容器51與53、以及電荷轉移FET 52的排列就如圖3中所示。該放大器(圖3中的36)係在圖5中被設計成共源極連接的NFET 56與PFET 58，其係連接正供應電壓VDD 與偏壓電壓VB 作為一電流源。此電路的運作方式如同配合圖3與4所述者。圖3中的放大器參考電壓VR 在圖5中的等效電壓為節點54處的電壓，於該節點54處，NFET 56的汲極電流係平衡PFET 58的汲極電流。此電壓略高於NFET 56的臨界電壓。此類型的電路可具有落在必要範圍之中的電壓增益。其速度可藉由縮放FET 56與58以及其操作電流來作選擇：FET越大且電流越大，則產生越高速度，上限為該特定半導體製程的特徵。
雖然適用於特定的應用，不過，圖5的電路卻具有嚴重的效能限制。所有的電荷轉移電路均會增加該被轉移電荷封包的熱雜訊。此附加的雜訊通常稱為「kTC」雜訊，因為在簡單的情況中，其係遵守下面定律：Qn ＝(kTC)1/2 公式13
其中，Qn 為附加的雜訊，其單位為庫倫；T＝絕對溫度；k＝波茲曼常數；而C則係該電荷轉移中所包含的電容器的電容。舉例來說，公式13適用於圖1的被動式電荷轉移電路，其中，相關的C為電容器1的電容加上先前所忽略之節點4處的寄生電容。(於特定的情況中，圖1的電路所附加的雜訊可能略小於公式13所示的數額。)
在圖5的電路中，會造成雜訊生成的總電容包含三個主要項：電容器51的確切數值；放大器FET 56的閘極－輸入電容；以及從節點57至節點54的電容乘以該放大器的增益。後面的電容項(其係乘以該放大器增益)有時候會稱為(基於歷史的緣故)「米勒(Miller)」電容。在圖5中，其係由FET 56的汲極－閘極電容加上FET 52的閘極－源極電容所組成。即使FET 52與56的元件寄生電容可能會小於電容器51的數值，不過，因為該米勒電容係乘以該放大器增益，所以可能會在此電路中變成嚴重的雜訊問題。
圖6所示的係藉由降低米勒電容來改良圖5之電路的一升壓電荷轉移電路。圖6的電路中的放大器係由FET 66與68所組成，它們的功能與圖5中的FET 56與58具有相同的功能。在圖6中新增一源極隨動器PFET 69，其係由一PFET電流源來供應。因為其係在節點64與節點70之間提供電壓緩衝作用，所以便會大幅地降低FET 66的汲極－閘極電容對米勒電容的貢獻度。因此，在圖6中，僅有FET 62的閘極－源極電容係明顯地提高米勒電容。結果便係會相應地降低和圖5的電路有關的kTC雜訊生成。
圖7所示的係具有減少的米勒電容的另一升壓電荷轉移電路。此電路和圖5的電路相同，不過，會在FET 76的汲極與放大器輸出節點77之間增加NFET 79。FET 79係充當一共閘極放大器，其閘極係被偏壓在一恆定的電壓VB2 處。FET 76與79的共源極＋共閘極合成組態便係熟知的「串疊(cascode)」組態。在本申請案中，其效應主要係降低從FET 76的閘極至汲極的增益，同時維持或提高從節點74至節點77的增益。雖然並未降低FET 76的汲極－閘極電容，不過卻已縮小其會相乘的增益，從而便會降低對kTC雜訊生成的貢獻度。已在上面略為提及但卻並未詳述的該升壓電荷轉移電路的其中一項嚴重問題係：目前為止所討論的電路的動態行為可能會呈現一種不穩定性，其可能會破壞所要的線性電荷轉移效果。在非常高的放大器增益中特別會產生此問題，其可能會希望降低非線性現象。
此動態問題係出現在電荷轉移的早期部份期間，介於圖4中的t2 與t4 之間。於此區域中，在圖3中所看見的從節點34、經由放大器36至節點37、經由FET 32回到節點34所組成的封閉迴路係呈現一雙極點(第二階)增益特徵。其中一個極點係肇因於該放大器的gm 以及節點37處的電容；而另一個極點則係肇因於FET 32的gm 以及電容器1。應該明白的係，第二階迴路增益係此基礎電路拓樸固有的增益。因為流經FET 32的電流係從t2 之前的零處開始，上升至一尖峰值，並且然後會在t3 至t5 間隔期間衰降至一非常小的數值，所以，該電路並不具有一可於該處建立穩定條件的DC「靜態點」。當該FET電流降至接近t5 處的非常低位準處時，那麼流經FET 32的閘極－源極電容的電流便會淹沒該汲極－源極電流，且該第二極點係被消除。結果，該電路的最終趨穩狀態便會無條件地非常穩定。在該電荷轉移的中途期間的第二階響應可能會在節點37與34處造成「過衝現象(overshoot)」，從而會導致QT 的非線性干擾。
如圖8中所示的便是此問題的一種解決方式。此電路與圖3的基礎升壓電荷轉移電路相同，具有類似符號的元件，不過卻新增了電阻器88與89。當經過適當的大小設計之後，該些電阻器的總合係增加一零點，其係部份消除上面所述的第二極點，從而會提供一充份的阻尼總響應。倘若該組合阻值大於必要值的話，其便會降低該電荷轉移作業的速度，從而會削減該升壓電路的好處。利用實際的電路參數之下，存在一相當大的範圍以供適當選擇電阻器數值。電阻器88或89或兩者組合均可用來達成所要的效應。
在討論圖3至4中，節點34處的初始電壓已經過選擇以確保FET 32係被關閉。因而不會有任何電流流經該FET，直到在t1 之後VX 開始改變為止。同樣地，當VX 返回其初始數值時電流便會結束流動。在特定的升壓電荷轉移應用中係希望藉由其它手段來控制電流的開始與結束。其中一種手段係如圖9中所示。此電路和圖3的基礎電路相同，具有類似符號的元件，不過，新增了NFET 98，其係受控於一邏輯電壓訊號VOFF 。當VOFF 為高位準時，FET 98便導通，並且會將節點97驅動至接近零伏特。因此節點94可具有任何低至零(或甚至略低於零)的初始電壓，而不會讓FET 92導通(因為FET 92的VGS 的正值不大)。當VOFF 被設為低位準時，那麼FET 98便會關閉。於此情況中，該電路的行為便和圖3的電路相同：每當節點94的電壓小於VR 時，放大器96便能夠將節點97朝正值驅動，從而會導通FET 92並且讓電流流動。倘若V94 <VR 的話，當VOFF 變成低位準時，那麼放大器96將會立刻將節點97驅動為高位準，從而開始讓電流流動。同樣地，不論V94 的狀態為何，將VOFF 設為高位準便會終止電荷轉移。下文將討論此功能的應用。
探討圖5、6、以及7中的詳細放大器電路係顯示出一如圖9中所示之方式來連接的FET亦能夠使用於每一種特定的情況中，以達到針對圖9中比較理論性之電路所述的結果。
於眾多應用中可能會希望最小化整體電路功率消耗。於一升壓電荷轉移電路中，電荷轉移通常僅發生在一整個作業週期的一部份期間，通常係50%或更小部份。舉例來說，在圖4中，電流僅會在t1 與t5 之間流動。於該作業週期的其餘部份期間，該放大器(或是一開關FET，例如上面所討論的FET 98)係讓該共閘極電荷轉移FET保持在關閉狀態中。於此狀態中，該放大器並不需要回應該輸入訊號(舉例來說，節點94處的輸入訊號)。因此，便可禁能作為該放大器的一部份的該一或多個電流源，從而消除功率消耗。倘若透過一訊號(例如VOFF )來進行電流控制的話，那麼便還可使用相同的訊號來控制功率消耗。
此類電路的其中一種範例係如圖10中所示。此電路和圖5的電路類似，不過新增了NFET 109與PFET 110，兩者均受控於邏輯電壓訊號VOFF 。當VOFF 為高位準時，FET 109係將節點107保持在低電壓處，禁止電流流經FET 102。同一時間，FET 110係被關閉，所以，不會有任何電流流經電流源FET 108；因此，因該放大器所造成的功率消耗便會消滅。當VOFF 被設為低位準時，那麼FET 110便會導通，從而會讓電流流經FET 108；並且FET 109係關閉，其係讓節點107上升並且導通FET 102，從而會讓訊號電荷從節點104流至節點105。
圖6與7的電路可以和上面所述之修改類似的方式來作修改，用以在控制訊號VOFF 被發出期間禁能電荷轉移並且消弭因它們的放大器所造成的功率消耗。
在上面所述的所有電荷轉移電路中，輸入訊號VX 均係代表一抽象電壓源。另外，在電荷轉移FET的源極處的電壓，舉例來說圖1中的節點4則描述為「被初始化至電壓22」。針對圖3的電路亦假設類似的抽象初始化。為達瞭解目前為止所討論的電荷轉移電路原理的目的，此抽象表示已經足夠。不過，在升壓電荷轉移電路的實際應用中，則必須以真實的電路來取代該些抽象表示。圖11中所示的便係一應用範例，其中，該抽象電壓控制器已經由比較不抽象的開關來取代。在一完全開發的實用電路中，該些開關可分別被設計成NFET、PFET、或NFET－PFET組合，稱為「傳輸閘」。本文並不會討論用於控制該些開關的電路細節。
圖11所示的係和圖3的升壓電荷轉移電路類似的升壓電荷轉移電路，其具有下面三個額外元件：開關119、120、以及121。此外，圖3中受到VX 驅動的節點在本圖中標示為節點118。此電路係提供一電壓－電荷取樣－保持功能，其中，被傳送至電容器113的輸出電荷封包QT 係三個輸入電壓V1 、V2 、以及V3 的線性函數。此電路的其中一種作業模式係借助於圖12來說明。此作業非常類似於圖3的電路的作業，圖3的電路的波形如圖4中所示。
在圖12中繪製著三個開關狀態以及兩個電壓與時間的關係圖。開關狀態S119 、S120 、以及S121 分別代表圖11中開關119、120、以及121的狀態。一開關狀態的高數值表示該開關為導通的，而低數值則表示關斷的。節點118與114的電壓係繪製在該等開關狀態的下方。圖中標示著六個時間t0 至t5 。時間t1 至t5 對應於圖4中的五個時間，此再次強調圖3與圖11的電路之作業的類似性。一開始，開關119與121係導通，而開關120則關斷。因此，節點118係被連接至V2 ，其數值在圖12中標示為123；而節點114係被連接至V3 ，其數值在圖12中標示為122。因此，電壓123與122係對應於圖4中的初始電壓41與42。
在t0 處，開關121係關斷的，從而會讓節點114留在電壓122處(因為沒有任何電流流經FET 112)。在t1 處，開關119係關斷且開關120係導通，用以將節點118連接至V1 。節點118係以由開關120的導通阻值所決定的時間常數朝V1 進行充電，最後會抵達等於V1 的趨穩電壓124。V118 的波形和圖4中的VX 的波形類似。同樣地，如同圖4中的V34 ，V114 一開始會先跟隨V118 ，然後當電流流經FET 112時便會停止，並且最後會趨穩在非常接近VR 的電壓126處。在t5 處，所有三個開關均會返回它們的原始狀態，重新將節點118連接至V2 並且重新將節點114連接至V3 ，並且結束該電荷轉移過程。
依照對圖3與4所進行的分析，吾人可對電容器113所收集到的最終輸出電荷QT 寫出一表示式。和公式8類同：QT ＝C111 (△V118 －△V114 ) 公式14
相關的電壓變化係發生在該電荷轉移的開始與結束之間；因此，對圖12的波形來說：△V118 ＝(電壓124－電壓123)＝(V1 －V2 ) 公式15及
其中，公式16中的近似值忽略了電壓126與VR 之間的差值。
結合前述公式，便可以得出：QT ＝C111 [(V1 －V2 )－(VR －V3 )] 公式17
此表示式顯示出，在公式16中的近似值內，QT 相依於四個電壓V1 、V2 、V3 、以及VR 。於此分析之中已經省略和開關121相關聯的寄生電容與電荷轉移以及節點114處的其它寄生電容。它們的效應係增加QT 表示式的偏移值，不過，結果仍會在該等四個電壓之中保持線性。
圖12中的波形是隱含根據假設公式17中的所有四個電壓在圖中所示的時間期間均係靜態的。圖13所示的是倘若V2 為隨時間變化，而V1 、V3 、以及VR 保持固定時所產生的關係圖。於此情況中將會看出，圖11的電路係產生一相依於S121 關斷時的V2 之數值的輸出電荷QT 。因此，此電路便會提供一電壓－電荷取樣－保持功能。
對圖13中t<t0 來說，開關119與121係被導通。如同前面的討論，開關121係讓節點114保持在電壓132(等於V3 的數值)處。開關119係將節點118連接至該時變的電壓源V2 ，俾使節點118的電壓追蹤V2 (此處假設相較於V2 的變化速率，開關119與電容器111的時間常數夠短而可被忽略)。在t0 處，開關121係關斷。因為節點114不再被連接至V3 ，所以，其係因經由電容器111的耦合作用而跟隨節點118(請注意，在圖12中，節點118為靜態，所以，V114 於此時點處並不會改變)。在忽略寄生電容之下，跨越電容器111的電壓係維持恆定並且等於其在t0 處的數值。明確地說，以節點118作為電容器111的正端子：△VC111 ＝電壓133－電壓132＝V2 [t0 ]－V3 公式18
其中，V2 [t0 ]為V2 在t0 處的數值。此條件係維持到時間t1 處當開關119關斷且開關120導通為止。接著，節點118便會如同在圖12中朝電壓V1 (電壓134)被驅動。如同在圖12中，節點114一開始會先跟隨節點118，接著當電流流經FET 112時便會停止，並且最後會趨穩在非常接近VR 的電壓136處。如上述，在t5 處，該等開關均會返回它們的原始狀態並且停止電荷轉移。節點114係被重新連接至V3 並且返回其初始數值132。節點118係被重新連接至V2 並且趨穩至V2 的當時的電流數值139處
在電荷轉移結束處(t5 )，跨越電容器111的電壓為：△VC111 ＝電壓134－電壓136＝V1 －VR 公式19
和公式1的討論相同，應該注意的係，在電荷轉移期間由電容器111所傳送的電荷的數額便係其電壓變化乘以其電容。初始電壓(電荷轉移之前)係由公式18來給定，而最終電壓則係由公式19來給定。因此：QT ＝C111 [(V1 －VR )－(V2 [t0 ]－V3 )]＝C111 [(V1 －V2 [t0 ])－(VR －V3 ) 公式20
公式20和公式17完全相同，不過，公式17中V2 的靜態數值已在公式20中以t0 處的取樣數值來取代。這便係所要的取樣－保持特性。
應該注意的是，倘若V1 、V3 、以及VR 為如上所假設的恆定的話，那麼，公式20的電壓－電荷轉換函數便可寫成：QT ＝－C111 V2 [t0 ]＋(constant) 公式21
倘若V2 為為靜態的話，那麼便可使用此電路來產生受控於V2 之數值(和V1 、V3 、以及VR 之數值)的一連串均勻大小的電荷封包。倘若V2 為時變的話，那麼其結果便係會在一(時脈)訊號S121 控制下的V2 的取樣。如公式21所示，所生成的電荷封包含有經取樣的電荷加上一恆定項。此恆定項可藉由改變V1 、V3 、及/或VR 的數值來調整。
在上面所討論的所有電路中，被轉移的電荷QT 係被一輸出電容器收集，舉例來說圖3中的C33。於升壓電荷轉移電路的另一應用中，亦可將被轉移的電荷收集在一電荷耦合元件(CCD)的儲存井之中。如前面的討論，此功能可用來創造一連串恆定(可調整)的電荷封包，或是用來產生會與一時變電壓訊號之取樣成正比的一連串電荷封包。
圖14A所示的係一和圖3的升壓電荷轉移電路類似的升壓電荷轉移電路，其中，該電荷轉移FET與該輸出電容器已由CCD元件來取代。VX 、電容器141、節點144、參考電壓VR 、放大器146、以及放大器輸出節點147均與它們在圖3中的等同者完全類同。圖14A中新的特徵是CCD 148，其係由一被連接至節點144的輸入端子以及三個閘極142、143、與145所組成。(於一實際的施行方式中，該CCD通常在閘極145以外還會具有額外的閘極。不過，三個閘極便足以說明此電路的功能)
圖14B所示的係CCD 148的元件結構的剖面代表圖。該輸入端子係由擴散區149所組成，該擴散區具有和半導體基板150相反的導電類型。該等三個閘極142、143、與145係相鄰的電極，它們係藉由一閘極介電層而與該基板隔離，並且會藉由填充著介電質的間隙而彼此隔離。圖14A中所使用的CCD電路符號係以逐個特徵元件的方式對應於圖14B中所示之結構。圖中所示的結構通常係單層多晶矽CCD、雙層多晶矽CCD、以及熟知且同樣可適用於圖14A之電路中的其它CCD結構。
在圖14A中，節點144係被連接至CCD 148的輸入端子149。此端子的功能如同圖3中FET 32的源極。CCD 148的第一閘極142係被連接至放大器輸出節點147。此閘極的功能如同圖3中FET 32的閘極，藉由控制電流從節點144流入該CCD之中。當被驅動至一高電壓處時，時脈訊號Φ1 便會在閘極143的下方創造一電位井。此電位井類同圖3中FET 32的汲極以及電容器33：在閘極142下方流動的電流係以電荷的方式聚集在閘極143下方的該電位井之中，就如同流經圖3中FET 32的電流係以電荷的方式聚集在電容器33之上。在電荷轉移期間，時脈電壓Φ2 係對閘極145產生偏壓，用以防止電流進一步沿著該CCD來流動；因此，在閘極142下方流動的所有電流便會聚集在閘極143下方的該電位井之中。
閘極143下方該電位井的初始條件為零電荷。除了前面所述之被轉移電荷之聚集的手段不同之外，圖14A的作業與時序均和圖4的作業與時序相同。在該電荷轉移作業的結束處(圖4中的t5 )，該被轉移電荷QT 係累積在閘極143下方，而閘極142係被放大器146驅動至關斷處。結果，使用熟知的CCD方法(其並非係本發明的一部份)，藉由提供正確的時脈Φ1 與Φ2 便可沿著CCD 148來轉移QT 。
上面所討論的所有電路均係以單端組態來顯示；也就是，所有的電壓均稱為共同參考電壓(接地)，且所有的電荷封包均僅能夠具有一個正負號(於以電子作為電荷載體的情況中，該等電荷封包必定為負；在代數中，最大的封包為零)。為抑制第二諧振失真並且基於其它理由，在實際的電路應用中通常會運用差動電路來提供用以代表具有任一正負號之變數的對稱手段。上面所討論的電荷轉移電路全部可使用在使用一對電荷封包的所謂的「類差動」組態之中。於此等組態中，該訊號係以該電荷封包對的兩個封包成員之間的差異來表示；該電荷封包對中的每一個封包成員除了具有該訊號成分之外，還會具有一偏壓模式電荷或共模電荷。此等電路組態係利用數對圖中所示的電荷轉移電路來施行，其中一個此類電路係用以處理該電荷封包對中的每一個封包成員。
雖然本文已經參考本發明的較佳實施例來特別顯示與說明過本發明，不過，熟習本技術的人士便會瞭解，亦可在不脫離隨附申請專利範圍所涵蓋的本發明的範疇下對本發明的形式與細節進行各種變更。
1．．．電容器
2．．．N型場效電晶體
3．．．電容器
4．．．節點
5．．．節點
VG ．．．電壓
VX ．．．輸入電壓
VR ．．．參考電壓
31．．．電容器
32．．．N型場效電晶體
33．．．電容器
34．．．節點
35．．．節點
36．．．放大器
37．．．節點
VB ．．．偏壓電壓
VB1 ．．．偏壓電壓
VB2 ．．．偏壓電壓
VDD ．．．正供應電壓
51．．．電容器
52．．．N型場效電晶體
53．．．電容器
54．．．節點
55．．．節點
56．．．N型場效電晶體
57．．．節點
58．．．P型場效電晶體
61．．．電容器
62．．．N型場效電晶體
63．．．電容器
64．．．節點
65．．．節點
66．．．N型場效電晶體
67．．．節點
68．．．P型場效電晶體
69．．．P型場效電晶體
70．．．節點
71．．．電容器
72．．．N型場效電晶體
73．．．電容器
74．．．節點
75．．．節點
76．．．N型場效電晶體
77．．．節點
78．．．P型場效電晶體
79．．．N型場效電晶體
81．．．電容器
82．．．N型場效電晶體
83．．．電容器
84．．．節點
85．．．節點
86．．．放大器
87．．．節點
88．．．電阻器
89．．．電阻器
91．．．電容器
92．．．N型場效電晶體
93．．．電容器
94．．．節點
95．．．節點
96．．．放大器
97．．．節點
98．．．N型場效電晶體
VOFF ．．．邏輯電壓訊號
101．．．電容器
102．．．N型場效電晶體
103．．．電容器
104．．．節點
105．．．節點
106．．．N型場效電晶體
107．．．節點
108．．．P型場效電晶體
109．．．N型場效電晶體
110．．．P型場效電晶體
V1 ．．．輸入電壓
V2 ．．．輸入電壓
V3 ．．．輸入電壓
111．．．電容器
112．．．N型場效電晶體
113．．．電容器
114．．．節點
115．．．節點
116．．．放大器
117．．．節點
118．．．節點
119．．．開關
120．．．開關
121．．．開關
141．．．電容器
142．．．閘極
143．．．閘極
144．．．節點
145．．．閘極
146．．．放大器
147．．．節點
148．．．電荷耦合元件
149．．．擴散區
150．．．半導體基板
Φ1 ．．．時脈訊號
Φ2 ．．．時脈電壓
如隨附圖式中所示，從上文本發明示範實施例的更明確說明中便可以明白在發明內容中所述者，其中，在所有不同的圖式中，相同的元件符號代表相同的部件。該等圖式並未必依比例繪製，重點僅在於圖解本發明的實施例。
圖1所示的係一電荷轉移電路的簡化圖式。
圖2所示的係與圖1相關的電壓波形。
圖3所示的係根據本發明觀點的升壓電荷轉移電路。
圖4所示的係圖3的電路的電壓波形。
圖5所示的係含有一CMOS放大器的升壓電荷轉移電路。
圖6所示的係使用一放大器來降低米勒(Miller)電容的另一升壓電荷轉移電路。
圖7所示的係使用一NFET作為共閘極放大器的升壓電荷轉移電路。
圖8所示的係使用電阻器元件來衰減該電路響應的升壓電荷轉移電路。
圖9所示的係用以對電流的起始與結束提供更大控制的升壓電荷轉移電路。
圖10所示的係使用一FET來控制功率消耗的升壓電荷轉移電路。
圖11所示的係提供一電壓－電荷取樣－保持功能的升壓電荷轉移電路。
圖12所示的係在靜態輸入電壓的情況中和圖11的電路相關的電壓波形。
圖13所示的係在時變輸入電壓的情況中和圖12的電路相關的電壓波形。
圖14A與14B所示的係提供輸入電荷給一CCD的升壓電荷轉移電路的電路圖與剖面元件結構圖。
VX ．．．輸入電壓
VR ．．．參考電壓
31．．．電容器
32．．．N型場效電晶體
33．．．電容器
34．．．節點
35．．．節點
36．．．放大器
37．．．節點

Claims (26)

  1. 一種用於轉移電荷的裝置，其係包括：一輸入電荷保持元件，其經佈置以串聯且直接耦接至一輸入電荷來源(Vx)，該輸入電荷保持元件用以保持一輸入電荷；一輸出電荷保持元件，用以保持一輸出電荷；一電荷轉移元件，其具有一輸入端子、一輸出端子、以及一控制端子，該輸入端子係被耦接用以接收來自該輸入電荷保持元件的電荷，且該輸入端子並未被直接耦接至該輸入電荷來源，而該輸出端子係被耦接用以在被施加至該控制端子的一電荷轉移控制訊號的控制下來提供電荷給該輸出電荷保持元件的電荷；以及一放大器，其具有一被耦接至該輸入電荷保持元件的輸入端子，以及一被耦接至該電荷轉移元件之控制端子的輸出端子，用以提供該電荷轉移控制訊號。
  2. 如申請專利範圍第1項之裝置，其中，該放大器係提供至少為10的增益。
  3. 如申請專利範圍第1項之裝置，其中，該放大器包括一NFET與PFET，每一者均係處於共源極組態之中，它們的源極係被連接至一共同節點，該共同節點係提供該放大器的該輸出端子。
  4. 如申請專利範圍第3項之裝置，其中，該PFET的一汲極端子係被連接至一供應電壓，該NFET的一汲極端子係被連接至一接地電壓，該PFET的一閘極端子係被連接至一 偏壓電壓，以及該NFET的一閘極端子係被連接至一該電荷轉移元件的該輸入端子。
  5. 如申請專利範圍第3項之裝置，其中，一共汲極端子係被連接至該電荷轉移元件的該閘極端子。
  6. 如申請專利範圍第3項之裝置，其額外包括：一源極隨動器PFET，其係被耦接在該NFET與該電荷轉移元件的該輸入端子之間。
  7. 如申請專利範圍第3項之裝置，其進一步包括一第二NFET，其係被耦接在該電荷轉移元件的該輸入端子與該NFET之間。
  8. 如申請專利範圍第1項之裝置，其額外包括：一第一電阻性元件，其係被耦接在該輸入電荷保持元件與一輸入電壓源之間；一第二電阻性元件，其係被耦接在該輸入電荷保持元件與該電荷轉移元件之間。
  9. 如申請專利範圍第1項之裝置，其額外包括：一電流控制FET，其係被耦接在該放大器的該輸出端子與一參考電壓之間，用以控制該電荷轉移元件的導通時間與關斷時間。
  10. 如申請專利範圍第9項之裝置，其額外包括：一功率控制FET，其係被耦接在該PFET與該電壓源之間。
  11. 如申請專利範圍第1項之裝置，其額外包括：一第一輸入電荷控制開關，其係被串聯耦接在一第一 輸入電壓源與該輸入電荷儲存元件之間；以及一第二輸入電荷控制開關，其係被串聯耦接在該電荷轉移元件的該輸入端子與一第二電壓源之間。
  12. 如申請專利範圍第1項之裝置，其中，該電荷轉移元件包括一形成在一基板之中的擴散區，其中，一第一控制電極係形成在該基板之上並且會提供該電荷轉移元件輸入端子。
  13. 如申請專利範圍第12項之裝置，其額外包括一第二控制電極，其係形成在該基板之上並且提供該輸出電荷保持端子。
  14. 如申請專利範圍第1項之裝置，其中，該放大器包括一電流源，其係被耦接至該放大器的該輸出端子。
  15. 如申請專利範圍第14項之裝置，其進一步包括一電壓緩衝器，其係被配置成用以隔離該電荷轉移元件的該輸入端子與該閘極端子之間的電壓。
  16. 如申請專利範圍第1項之裝置，其進一步包括一電阻性元件，其係被耦接至該輸入電荷保持元件的一第一端子。
  17. 如申請專利範圍第16項之裝置，其中，該電阻性元件係被配置成用以在該輸入電荷保持元件與輸出電荷保持元件之間進行電荷轉移期間來降低非線性訊號失真。
  18. 如申請專利範圍第17項之裝置，其中，該電阻性元件係被串聯耦接在該輸入電荷保持元件與該電荷轉移元件的該輸入端子之間。
  19. 如申請專利範圍第17項之裝置，其中，該電阻性元件係被耦接在一輸入電壓與該輸入電荷保持元件之間。
  20. 如申請專利範圍第17項之裝置，其額外包括一額外的電阻性元件，其係被耦接至該輸入電荷保持元件的一第二端子。
  21. 如申請專利範圍第1項之裝置，其額外包括一開關，用於響應一功率開關控制訊號來禁能電流流經該電荷轉移元件與該電流源中的一或多者。
  22. 如申請專利範圍第21項之裝置，其中，該開關係被配置成用於響應一開關控制訊號來禁能電流流經該電荷轉移元件。
  23. 如申請專利範圍第22項之裝置，其中，該放大器包括一被耦接至該放大器之該輸出端子的電流源，且其中，該開關係被配置成用於響應一開關控制訊號來禁能電流流經該電流源。
  24. 一種用於轉移電荷的裝置，其係包括：一輸入電荷保持元件，其經佈置以串聯一輸入電荷來源(Vx)，該輸入電荷保持元件用以保持一輸入電荷；一電荷耦合元件，其包括：一第一元件，其具有一輸入端子、一輸出端子、以及一控制端子，該輸入端子係被耦接用以接收來自該輸入電荷保持元件的電荷、且因此並未被直接耦接至該輸入電荷來源，而該輸出端子係被耦接用以在被施加至該控制端子的一電荷轉移控制訊號的控制下來提供電荷；以及 一第二元件，用以保持一輸出電荷，並且被耦接用以接收來自該第一元件的電荷；以及一放大器，用以提供該電荷轉移控制訊號，該放大器具有一被耦接至該輸入電荷保持元件的輸入端子，一被耦接至該電荷轉移元件之控制端子的輸出端子。
  25. 如申請專利範圍第24項之裝置，其進一步包括一被耦接至該輸出端子的電流源。
  26. 如申請專利範圍第24項之裝置，其進一步包括一電阻性元件，其係被耦接至該輸入電荷保持元件並且被配置成用以在該輸入電荷保持元件與該電荷保持元件的該第二元件之間進行電荷轉移期間來降低非線性訊號失真。
TW96119259A 2006-05-31 2007-05-30 用於轉移電荷的裝置 TWI474597B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80948506P 2006-05-31 2006-05-31

Publications (2)

Publication Number Publication Date
TW200822504A TW200822504A (en) 2008-05-16
TWI474597B true TWI474597B (zh) 2015-02-21

Family

ID=38802067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96119259A TWI474597B (zh) 2006-05-31 2007-05-30 用於轉移電荷的裝置

Country Status (7)

Country Link
US (1) US8385498B2 (zh)
EP (1) EP2038893B1 (zh)
JP (1) JP5798715B2 (zh)
KR (2) KR101517745B1 (zh)
CN (1) CN101454843B (zh)
TW (1) TWI474597B (zh)
WO (1) WO2007143074A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096192A1 (ja) * 2008-01-31 2009-08-06 Panasonic Corporation バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
JP5780300B2 (ja) * 2011-07-22 2015-09-16 富士通株式会社 電荷転送回路
CN102394650B (zh) * 2011-10-11 2013-11-13 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线adc的反馈增强型电荷传输电路
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
CN104270152B (zh) * 2014-10-13 2017-12-22 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
US9503078B1 (en) * 2015-05-22 2016-11-22 Realtek Semiconductor Corp. Method and apparatus for charge transfer
JP2017134743A (ja) * 2016-01-29 2017-08-03 株式会社東芝 レギュレータ回路
CN109391248B (zh) * 2017-08-10 2020-12-08 华为技术有限公司 一种信号分发电路及信号分发电路系统
CN107565955B (zh) * 2017-08-29 2019-08-30 黄山市祁门新飞电子科技发展有限公司 输入信号摆幅增强型信号传输电路
TWI694729B (zh) * 2018-06-19 2020-05-21 瑞昱半導體股份有限公司 開關電路
CN108809286A (zh) * 2018-06-19 2018-11-13 苏州睿度智能科技有限公司 工艺波动不敏感增强型信号传输开关
EP3606047B1 (en) * 2018-07-30 2023-08-30 Brillnics Singapore Pte. Ltd. Solid-state imaging device and method for driving a solid-state imaging device
CN111431517B (zh) * 2020-05-07 2022-04-22 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900743A (en) * 1972-09-25 1975-08-19 Rca Corp Charge amplifier
JPS5921059B2 (ja) * 1979-07-27 1984-05-17 富士通株式会社 アドレス計算処理方式
JPS60149165A (ja) * 1984-01-17 1985-08-06 Matsushita Electric Ind Co Ltd 電荷転送装置
JPS6193661A (ja) * 1984-10-15 1986-05-12 Matsushita Electric Ind Co Ltd 電荷転送素子
JPS62228172A (ja) * 1986-03-29 1987-10-07 Toshiba Corp 電圧比較回路
US5475332A (en) * 1993-01-12 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Power source circuit
US5909131A (en) * 1996-07-31 1999-06-01 Analog Devices, Inc. Low-distortion technique to bandlimit a switched-capacitor sampling circuit

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339275A (en) 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
US3969636A (en) 1975-06-30 1976-07-13 General Electric Company Charge sensing circuit for charge transfer devices
US4138665A (en) 1977-09-21 1979-02-06 General Electric Company Preamplifier for analog to digital converters
US4224585A (en) 1978-08-28 1980-09-23 Reticon Corporation Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices
DE2950584C2 (de) * 1979-12-15 1984-07-12 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung mit steuerbarem Widerstand
JPS58170213A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 電圧比較回路
JPS5921059A (ja) 1982-07-28 1984-02-02 Hitachi Ltd 電荷転送回路
FR2566538B1 (fr) 1984-06-26 1986-11-14 Thomson Csf Comparateur analogique a transfert de charge et dispositifs utilisant un tel comparateur
JPS61260717A (ja) * 1985-05-14 1986-11-18 Mitsubishi Electric Corp 半導体昇圧信号発生回路
US5149954A (en) 1991-03-26 1992-09-22 Santa Barbara Research Center Hold capacitor time delay and integration with equilibrating means
US5291083A (en) 1993-01-12 1994-03-01 Hewlett-Packard Company Bucket brigade analog delay line with voltage limiting feedback
US5349303A (en) 1993-07-02 1994-09-20 Cirque Corporation Electrical charge transfer apparatus
US5880777A (en) 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
EP0849878A3 (en) * 1996-12-19 2002-06-26 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JP3439742B2 (ja) 1997-09-29 2003-08-25 松下電器産業株式会社 アナログメモリおよび画像処理システム
JP3529022B2 (ja) 1998-01-30 2004-05-24 シャープ株式会社 電荷転送素子
GB2349997A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
US6356148B1 (en) 1999-11-30 2002-03-12 Ami Semiconductor, Inc. Systems and methods for enhancing charge transfer amplifier gain
US6249181B1 (en) 1999-11-30 2001-06-19 William J. Marble Differential-mode charge transfer amplifier
US6463566B1 (en) 2000-02-04 2002-10-08 Massachusetts Institute Of Technology Dynamic double sampling charge integrator
US6608503B2 (en) * 2001-08-10 2003-08-19 Shakti Systems, Inc. Hybrid comparator and method
US6566943B1 (en) 2001-12-26 2003-05-20 Ami Semiconductor, Inc. Reference-free charge transfer amplifier
JP2003264745A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 電荷転送装置
US6753801B2 (en) 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
DE60312808D1 (de) 2003-01-24 2007-05-10 St Microelectronics Srl Verfahren zur Korrektion des durch einen Multibit-DA-Wandlers in einem AD-Wandler verursachten Fehlers
DE10334334B3 (de) * 2003-07-28 2004-10-14 Texas Instruments Deutschland Gmbh CMOS-Analogschalter
US6873200B2 (en) * 2003-08-01 2005-03-29 Rohde & Schwarz Gmbh & Co. Kg Electronic switch
DE10344354B4 (de) 2003-09-24 2006-11-02 Infineon Technologies Ag Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers
EP1542366A1 (en) 2003-12-12 2005-06-15 Acqiris ADC with digital error correction
JP3962011B2 (ja) * 2003-12-15 2007-08-22 株式会社東芝 増幅回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900743A (en) * 1972-09-25 1975-08-19 Rca Corp Charge amplifier
JPS5921059B2 (ja) * 1979-07-27 1984-05-17 富士通株式会社 アドレス計算処理方式
JPS60149165A (ja) * 1984-01-17 1985-08-06 Matsushita Electric Ind Co Ltd 電荷転送装置
JPS6193661A (ja) * 1984-10-15 1986-05-12 Matsushita Electric Ind Co Ltd 電荷転送素子
JPS62228172A (ja) * 1986-03-29 1987-10-07 Toshiba Corp 電圧比較回路
US4760287A (en) * 1986-03-29 1988-07-26 Kabushiki Kaisha Toshiba Voltage comparator circuit
US5475332A (en) * 1993-01-12 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Power source circuit
US5909131A (en) * 1996-07-31 1999-06-01 Analog Devices, Inc. Low-distortion technique to bandlimit a switched-capacitor sampling circuit

Also Published As

Publication number Publication date
JP2009539324A (ja) 2009-11-12
JP5798715B2 (ja) 2015-10-21
KR101517745B1 (ko) 2015-05-04
KR20140098866A (ko) 2014-08-08
CN101454843A (zh) 2009-06-10
US8385498B2 (en) 2013-02-26
KR20090031675A (ko) 2009-03-27
EP2038893A2 (en) 2009-03-25
WO2007143074A2 (en) 2007-12-13
CN101454843B (zh) 2013-01-23
EP2038893B1 (en) 2017-07-12
WO2007143074A3 (en) 2008-04-03
TW200822504A (en) 2008-05-16
US20070279507A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
TWI474597B (zh) 用於轉移電荷的裝置
US8508078B2 (en) Power switch with reverse current blocking capability
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
US7385427B2 (en) Sample-and-hold circuits having reduced channel conductance variation and methods of operation thereof
US7816951B1 (en) Locally boosted top plate sampling for a sampling capacitor
US6956411B1 (en) Constant RON switch circuit with low distortion and reduction of pedestal errors
CN106027030B (zh) 一种高速高线性全差分跟随器
US11658655B2 (en) Precharge buffer stage circuit and method
EP0689736A1 (en) Semiconductor device
CN110601682B (zh) 开关电路、开关装置、积分器以及开关电容电路
JP5765274B2 (ja) アナログスイッチ
TW200541207A (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
WO2021144550A1 (en) Energy efficient power distribution circuits for protection of sensitive information
CN1720661B (zh) 差分电路
GB2283626A (en) Driver for MOS sampling switch
JPH077379A (ja) バケツ・リレー・アナログ遅延線
US20150200634A1 (en) Device for balancing the rise and fall slew-rates of an operational amplifier
TWI493564B (zh) 基極驅動電流感測放大器及其操作方法
JP3370169B2 (ja) 出力回路
CN114424455A (zh) 恒定电平偏移缓冲放大器电路
Yiu et al. Design of polysilicon TFT operational amplifier for analog TFT AMLCD driver
CN111162789B (zh) 一种采样保持电路及电器
TWI299847B (en) Analog output buffer circuit for flat panel display
Yadav et al. Compact low-power high slew-rate CMOS buffer amplifier with Power Gating technique
JPS63139416A (ja) 差動電圧コンパレータの動作方法及び電圧コンパレータ