JP2003264745A - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JP2003264745A
JP2003264745A JP2002063610A JP2002063610A JP2003264745A JP 2003264745 A JP2003264745 A JP 2003264745A JP 2002063610 A JP2002063610 A JP 2002063610A JP 2002063610 A JP2002063610 A JP 2002063610A JP 2003264745 A JP2003264745 A JP 2003264745A
Authority
JP
Japan
Prior art keywords
output
voltage
transfer device
signal
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002063610A
Other languages
English (en)
Inventor
Koji Tanimoto
孝司 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002063610A priority Critical patent/JP2003264745A/ja
Priority to US10/371,777 priority patent/US7317483B2/en
Priority to CNB031068200A priority patent/CN1242487C/zh
Priority to TW092104619A priority patent/TWI224864B/zh
Priority to KR1020030014272A priority patent/KR100543482B1/ko
Publication of JP2003264745A publication Critical patent/JP2003264745A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 撮像装置の低消費電力化を図る。 【解決手段】 フローティングディフュージョン１６
は、水平転送部１ｈの出力端に設けられ、水平転送部１
ｈを介して転送される情報電荷を１パケット単位で蓄積
する。第１の出力アンプ２０は、その入力端子がフロー
ティングディフュージョン１６に接続され、フローティ
ングディフュージョン１６の電位変動をインピーダンス
変換して出力信号Ｙ(t)を生成する。第１のスイッチト
ランジスタ２１は、電源電圧ＶD及び第１の出力アンプ
２０の間に接続される。この第１のスイッチングトラン
ジスタ２１は、ゲートに第１の制御信号ＳＣ1を受けて
動作し、垂直同期信号ＶＴ及び水平同期信号ＨＴブラン
キング期間でオフ状態となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、情報電荷をパケ
ット単位で転送出力し、この情報電荷を電圧値に変換し
て画像信号として出力する電荷転送装置に関する。
【０００２】
【従来の技術】図４は、従来の撮像装置の構成を示すブ
ロック図である。ここに示す撮像装置は、ＣＣＤイメー
ジセンサ１、昇圧回路２、レギュレート回路３、垂直ド
ライバ回路４、水平ドライバ回路５及びタイミング制御
回路６から構成される。
【０００３】ＣＣＤイメージセンサ１は、例えば、フレ
ーム転送型であり、撮像部１ｉ、蓄積部１ｓ、水平転送
部１ｈ及び出力部１ｄから構成される。撮像部１ｉは、
複数の垂直シフトレジスタから構成され、これら垂直シ
フトレジスタの各ビットが受光画素を形成している。蓄
積部１ｓは、撮像部１ｉを構成する複数の垂直シフトレ
ジスタのそれぞれに連続する複数の垂直シフトレジスタ
から構成される。水平転送部１ｈは、蓄積部１ｓの出力
側に水平方向に設けられる単一のシフトレジスタからな
り、蓄積部１ｓを構成する複数の垂直シフトレジスタの
各出力を各ビットに受けるように構成される。出力部１
ｄは、水平転送部１ｈの出力側に設けられ、水平転送部
１ｈからの出力を受けるキャパシタとしてのフローティ
ングディフュージョン及びフローティングディフュージ
ョンに蓄積された電荷を取り込んで排出するリセットド
レインを備えて構成される。
【０００４】昇圧回路２は、例えば、チャージポンプ方
式を採用する昇圧回路であり、外部から供給される電源
電圧ＶDを取り込んで昇圧し、昇圧電圧をＣＣＤイメー
ジセンサ１及び垂直ドライバ回路５に供給する。この昇
圧回路２は、正電圧チャージポンプ３及び負電圧チャー
ジポンプ４を含んで構成されており、正電圧チャージポ
ンプ３で正側の昇圧電圧ＶOHを生成し、負電圧チャージ
ポンプ４で負側の昇圧電圧ＶOLを生成する。
【０００５】レギュレート回路３は、電源電圧ＶDを取
り込んで所定の調整電圧を生成し、出力ＶKとして水平
ドライバ回路５へ出力する。このレギュレート回路２で
は、供給される電源電圧ＶDを抵抗分割した分圧電圧と
所定の基準電圧ＶRとを比較器にて比較し、比較器の出
力に基づいて調整電圧を生成するようにしている。レギ
ュレート回路２では、次段の水平ドライバ回路５の動作
電圧に合わせて調整電圧の電圧値が設定されており、電
源電圧ＶDを水平ドライバ回路５の動作電圧にまで降圧
するような形で出力ＶKの調整がなされる。
【０００６】垂直ドライバ回路４は、昇圧回路２から出
力される昇圧電圧ＶOLを受けて動作し、フレーム転送ク
ロックφｆ及び垂直転送クロックφｖを生成して撮像部
１ｉ及び蓄積部１ｓへ出力する。この垂直ドライバ回路
４にて生成されるフレーム転送クロックφｆ及び垂直転
送クロックφｖは、タイミング制御回路６で生成される
垂直同期信号ＶＴ及び水平同期信号ＨＴに同期して生成
される。
【０００７】水平ドライバ回路５は、レギュレート回路
３から出力される調整電圧ＶKを受けて動作し、水平転
送クロックφｈ、出力クロックφｏ及びリセットクロッ
クφｒを生成して水平転送部１ｈ及び出力部１ｄへ出力
する。この水平ドライバ回路５にて生成される水平転送
クロックφｈ、出力クロックφｏ及びリセットクロック
φｒは、水平同期信号ＨＴに同期して生成される。
【０００８】タイミング制御回路７は、一定周期の基準
クロックＣＫをカウントする複数のカウンタから構成さ
れ、基準クロックＣＫを所定の比率で分周して垂直同期
信号ＶＴ及び水平同期信号ＨＴを生成する。また、タイ
ミング制御回路７は、ＣＣＤイメージセンサ１からの出
力信号に対して所定の信号処理を施す信号処理回路（図
示せず）や上述の昇圧回路２及びレギュレート回路３に
もタイミング信号を供給しており、各回路の動作をＣＣ
Ｄイメージセンサ１の動作タイミングに同期させるよう
にしている。
【０００９】図５は、図４の動作を説明するタイミング
図である。フレーム転送クロックφｆは、垂直同期信号
ＶＴのブランキング期間にクロックキングするように生
成される。これにより、所定の蓄積時間で撮像部１ｉに
蓄積された情報電荷が蓄積部１ｓへ高速で一括的に転送
出力される。垂直転送クロックφｖは、フレーム転送ク
ロックφｆに同期して生成されると共に、水平同期信号
ＨＴに同期して生成される。これにより、フレーム転送
クロックφｆにて撮像部１ｉから転送出力される１画面
分の情報電荷が蓄積部１ｓに取り込まれると共に、取り
込まれた情報電荷が１ライン単位で順次水平転送部１ｈ
へ転送出力される。水平転送クロックφｈは、水平同期
信号ＨＴに同期し、蓄積部１ｓから１ライン分の情報電
荷が転送出力される期間でクロッキングするように生成
される。これにより、蓄積部１ｓから転送出力された情
報電荷が１パケット単位で順次出力部１ｄへ出力され
る。
【００１０】図６は、出力部１ｄの動作を説明するタイ
ミング図である。出力クロックφｏは、水平転送クロッ
クφｈに同期して立ち上げられる。これにより、水平転
送部１ｈから転送出力される１パケット分の情報電荷が
出力部１ｄに設けられるフローティングディフュージョ
ンに取り込まれる。そして、フローティングディフュー
ジョンの電位が蓄積電荷量に応じて変化し、この変化分
が出力アンプにて取り出され、画像信号Ｙ(t)として出
力される。このように、フローティングディフュージョ
ンに電荷が蓄積される期間に対応して出力される画像信
号Ｙ(t)は、受光領域に結像された被写体画像の輝度レ
ベルに対応する信号レベルとなる。リセットクロックφ
ｒは情報電荷がフローティングディフュージョンに取り
込まれるタイミングから所定期間だけ遅れたタイミング
で立ち上げられる。これにより、フローティングディフ
ュージョンに蓄積された情報電荷がリセットドレインへ
取り込まれて排出される。このリセット動作に対応する
期間に出力される画像信号Ｙ(t)は、リセットレベルと
なる。そして、信号レベルとリセットレベルとを繰り返
す画像信号Ｙ(t)は、次段のアナログ信号処理回路で信
号レベルのみが取り出され、更に次段のＡ／Ｄ変換回
路、デジタル信号処理回路へ出力される。
【００１１】ところで、上述したような撮像装置には、
携帯電話機やノート型パソコンにデジタルカメラとして
組み込まれるものがある。このような電子機器に組み込
まれるタイプの撮像装置においては、電子機器全体とし
ての電力消費を抑制するために、カメラ機能が使用され
ない期間に限って撮像装置への電力供給を停止するスタ
ンバイモードが設定される。このスタンバイモード時に
は、電源電圧ＶD自体は、昇圧回路２やレギュレート回
路３へ供給されるが、昇圧回路２やレギュレート回路３
の動作を停止させることで、次段の垂直ドライバ回路
４、水平ドライバ回路５、タイミング制御回路６等へ動
作電圧が供給されないようにしている。
【００１２】
【発明が解決しようとする課題】上述のように、電子機
器に組み込まれる撮像装置においては、スタンバイモー
ドが設定されることで、カメラ機能を使用しないときの
電力消費が低減化され、電子機器全体としての低消費電
力化が図られている。そこで、更なる低消費電力化を実
現するために、スタンバイモード時だけでなく、カメラ
機能を使用しているときの撮像装置自身の電力消費の低
減化が求められている。こうした実情は、電子機器へ組
み込まれる撮像装置に限らず、例えば、バッテリ駆動す
るようなデジタルカメラにおいても同様であり、撮像装
置の低消費電力化は、重要な課題となっている。
【００１３】
【課題を解決するための手段】本願発明は、上述の課題
に鑑みて為されたものであり、その特徴とするところ
は、情報電荷をパケット単位で転送出力し、この情報電
荷を電圧値に変換して出力する電荷転送装置において、
転送出力される情報電荷を蓄積するキャパシタと、前記
情報電荷の転送動作に同期して前記キャパシタに蓄積さ
れる情報電荷を排出するリセットドレインと、第１の電
圧を受けて動作し、前記キャパシタの電位を取り出して
画像信号として出力する出力アンプと、を有し、垂直走
査及び水平走査のブランキング期間内の少なくとも一部
の期間に前記出力アンプへの前記第１の電圧の供給を停
止することにある。
【００１４】これによれば、垂直走査及び水平走査のブ
ランキング期間内の少なくとも一部の期間において、出
力アンプにてなされる電流消費を防止することができ
る。これにより、電荷転送装置としての電力消費量を削
減することが可能となる。
【００１５】
【発明の実施の形態】図１は、本願発明の実施形態の構
成を示す図であり、断面図と回路図との組み合わせによ
り示す。尚、この図においては、本願発明の電荷転送装
置の全体構成のうち、出力部の構成のみを示したもので
あり、ここに図示されていない撮像部、蓄積部について
は、図４に示すものと同一である。
【００１６】シリコン基板１０上に複数の転送電極１
１、１２が絶縁膜１５を介して多層配置され、水平転送
部１ｈが構成される。この水平転送部１ｈに関しては、
図４に示すものと同一構成を有しており、各転送電極１
１、１２に印加される水平転送クロックφｈ1、φｈ2に
従って転送電極下に形成されるチャネル領域内を情報電
荷が転送される。そして、水平転送部１ｈの出力端に
は、転送電極１１、１２に続くように、出力ゲート電極
１３が形成される。水平転送部１ｈの出力側のシリコン
基板１０の表面領域には、出力ゲート電極１３に隣接す
るように、フローティングディフュージョン１６が形成
され、水平転送部１ｈから転送出力される情報電荷を一
時的に蓄積する。このフローティングディフュージョン
１６は、第１の出力アンプ２０の入力端子に接続され、
これにより、蓄積電荷量の変化に応じたフローティング
ディフュージョン１６の電位変動が第１の出力アンプ１
６へ伝達される。更にフローティングディフュージョン
１６から一定の距離を隔てたシリコン基板１０の表面領
域には、所定の電圧ＶRD（例えば、電源電圧ＶD）が印
加されるリセットドレイン１７が形成される。これらフ
ローティングディフュージョン１６及びリセットドレイ
ン１７は、共にＮ型の不純物イオンをシリコン基板１０
の表面領域に高濃度に注入して形成される。フローティ
ングディフュージョン１６及びリセットドレイン１７と
の間の領域には、リセットクロックφｒを受けるリセッ
ト電極１４が形成され、これにより、リセットトランジ
スタが構成される。このリセットトランジスタは、リセ
ットクロックφｒに応答してフローティングディフュー
ジョン１６とリセットドレイン１７との間を導通し、フ
ローティングディフュージョン１６に蓄積される情報電
荷をリセットドレイン１７へ排出する。
【００１７】第１の出力アンプ２０は、例えば、２段の
ソースフォロア回路２０ａ、２０ｂからなり、１段目の
ソースフォロア回路２０ａの入力側にフローティングデ
ィフュージョン１６の電位変動を受ける。この第１の出
力アンプ２０は、電源電圧Ｖ Dを受けて動作し、入力側
に受けるフローティングディフュージョン１６の電位変
動をインピーダンス変換して出力信号を得る。各ソース
フォロア回路２０ａ、２０ｂは、電源電圧ＶDの入力端
子及び接地点の間に２つのＭＯＳトランジスタが直列に
接続され、それぞれ電源側のＭＯＳトランジスタのゲー
トを入力とすると共に、両ＭＯＳトランジスタの接続点
を出力とし、接地側のＭＯＳトランジスタのゲートに与
えられる制御電圧ＶCに応じて利得が設定される。この
第１の出力アンプ２０からは、フローティングディフュ
ージョン１６の電位変動分に応じて振幅する出力信号Ｙ
(t)が駆動能力を増幅されて出力される。
【００１８】第１のスイッチングトランジスタ２１は、
Ｐチャンネル型のＭＯＳトランジスタであり、電源電圧
ＶD及び第１の出力アンプ２０の間に接続される。そし
て、基板端子が電源電圧ＶDに接続されると共に、ゲー
トに第１の制御信号ＳＣ1を受ける。第２のスイッチン
グトランジスタ２２は、Ｐチャンネル型ＭＯＳトランジ
スタであり、電源電圧ＶD及びリセットドレイン１７の
間に接続される。そして、基板端子が電源電圧ＶDに接
続されると共に、ゲートに第２の制御信号ＳＣ2を受け
る。これら第１及び第２のスイッチングトランジスタ２
１、２２は、ＣＣＤイメージセンサ周辺の垂直ドライバ
回路等に内蔵される。
【００１９】第２の出力アンプ２３は、電源電圧ＶDと
接地点との間に直列に接続されるバイポーラトランジス
タ及び抵抗素子にて形成されるエミッタフォロア回路で
構成される。この第２の出力アンプ２３は、電源電圧Ｖ
Dを受けて動作し、入力側に受ける第１の出力アンプ２
０の出力信号Ｙ(t)の振幅に応じた出力を得る。この第
２の出力アンプ２３からは、第１の出力アンプ２０の出
力に対して駆動能力が更に増幅された出力信号Ｙ(t)’
が出力される。
【００２０】続いて、図１の動作を説明する。図２は、
図１の動作を説明するタイミング図であり、この図にお
いて、（Ｈ）、（Ｌ）は、それぞれＨレベル、Ｌレベル
を示す。
【００２１】垂直同期信号ＶＴ及び水平同期信号ＨＴ
は、一定周波数の基準クロックＣＫを所定の比率で分周
して生成される。例えば、ＮＴＳＣ方式に従う場合、水
平同期信号ＨＴは、信号処理の過程で用いられる色副搬
送波の周波数３．５８ＭＨｚの４倍の周波数の基準クロ
ックＣＫを１／９１０に分周することで生成される。更
に、この水平同期信号ＨＴを２／５２５に分周して垂直
同期信号ＶＴが生成される。これら垂直同期信号ＶＴ及
び水平同期信号ＨＴは、ＣＣＤイメージセンサ１の垂直
走査及び水平走査を決定するものであり、垂直同期信号
ＶＴであれば、その１周期（１Ｖ）にて１画面分の画像
信号Ｙ(t)の出力期間を規定し、水平同期信号ＨＴであ
れば、その１周期分（１Ｈ）にて１ライン分の画像信号
Ｙ(t)の出力期間を規定する。
【００２２】水平転送クロックφｈは、水平同期信号Ｈ
Ｔに同期するように生成され、水平同期信号ＨＴがＨレ
ベルを示す期間にてクロッキングされる。この水平転送
クロックφｈは、そのクロッキングされる期間にて１ラ
イン分の情報電荷をフローティングディフュージョン１
６へ順次１パケット単位で転送出力する。そして、出力
クロックφｏ及びリセットクロックφｒにてフローティ
ングディフュージョン１６への電荷蓄積とリセットドレ
イン１７への電荷排出が交互に繰り返され、結果的に、
１Ｈの期間で１ライン分の画送信号Ｙ(t)を出力する。
【００２３】第１の制御信号ＳＣ1は、第１のスイッチ
ングトランジスタ２１の動作を制御する信号であり、例
えば、タイミング制御回路６にて生成される。この第１
の制御信号ＳＣ1は、垂直同期信号ＶＴ及び水平同期信
号ＨＴに対応して生成されるものであり、水平同期信号
ＨＴ及び垂直同期信号ＶＴがＨレベルを示す期間に応じ
てＬレベルに立ち下げられ、水平同期信号ＨＴ及び垂直
同期信号ＶＴがＬレベルを示すブランキング期間に応じ
てＨレベルに立ち上げられる。これにより、第１のスイ
ッチングトランジスタ２１が水平同期信号ＨＴ及び垂直
同期信号ＶＴのブランキング期間に合わせてオフ状態と
される。また、第１の制御信号ＳＣ1は、その立ち下げ
タイミングにおいて、ブランキング期間の終了タイミン
グに対して所定期間のマージンＳが設けられる。このた
め、第１のスイッチングトランジスタ２１は、画像信号
Ｙ(t)の出力開始タイミングに先立ってオン状態とされ
る。
【００２４】第２の制御信号ＳＣ2は、第２のスイッチ
ングトランジスタ２２の動作を制御する信号であり、第
１の制御信号ＳＣ2と同様に、例えば、タイミング制御
回路６にて生成される。この第２の制御信号ＳＣ2は、
撮像装置の動作及び情報電荷の出力パケット数に対応し
て生成されるものであり、撮像装置がスタンバイモード
であり、且つ、１画面分の画像信号Ｙ(t)の出力が完了
しているときに限ってＨレベルに立ち上げられる。した
がって、図２に示す期間においては、常にＬレベルに立
ち下げられており、第２のスイッチングトランジスタ２
２は、撮像装置が動作状態にある期間で常にオン状態と
される。
【００２５】このように、垂直同期信号ＶＴ及び水平同
期信号ＨＴに合わせて第１のスイッチングトランジスタ
２１を動作させることで、第１及び第２の出力アンプ２
０、２３への電源供給を間欠的に行うことができる。即
ち、画像信号Ｙ(t)の出力期間に限って第１のスイッチ
ングトランジスタ２１をオン状態とすることで、第１及
び第２の出力アンプ２０、２３への効率的な電源供給が
可能となる。これにより、第１及び第２の出力アンプ２
０、２３にて不要な電流消費がなされるのを防止するこ
とができ、撮像装置としての電力消費の低減を図ること
ができる。
【００２６】また、画像信号Ｙ(t)の出力開始のタイミ
ングに先立って、第１のスイッチングトランジスタ２１
をオン状態とすることで、第１及び第２の出力アンプ２
０、２３に対して電圧が十分に立ち上がった動作電圧を
供給することができる。
【００２７】図３は、第２のスイッチングトランジスタ
２２の動作を説明するタイミング図である。この図にお
いて、（Ｈ）、（Ｌ）は、図２と同様に、それぞれＨレ
ベル、Ｌレベルを示すものである。
【００２８】撮像装置が動作状態であるタイミングｔ0
〜タイミングｔ1において、画像信号Ｙ(t)は、１ライン
単位で順次出力される。第２の制御信号ＳＣ2は、常に
Ｌレベルに立ち下げられており、このため、この期間に
あっては、第２のスイッチングトランジスタ２２がオン
状態となっている。したがって、リセットドレイン１７
には、所定の電位に立ち上げられたリセット電圧ＶRDが
印加される。
【００２９】撮像装置がスタンバイモードに設定される
タイミングｔ1〜タイミングｔ2においては、ＣＣＤイメ
ージセンサ１に対して供給される各クロックパルスの生
成が停止され、これに応じて、画像信号Ｙ(t)の出力も
停止される。この際、画像信号Ｙ(t)の出力が、１画面
分完了していれば、第２の制御信号ＳＣ2は、Ｈレベル
に立ち上げられ、これに応じて、第２のスイッチングト
ランジスタ２２がオフ状態となる。これにより、リセッ
トドレイン１７へのリセット電圧ＶRDの供給が停止さ
れ、リセットドレイン１７の電圧が徐々に降圧する。
尚、１画面分の画像信号Ｙ(t)の出力が完了している場
合に限って第２のスイッチングトランジスタ２１をオフ
状態とするのは、リセット電圧ＶRDの供給が停止した際
にリセットドレイン１７に残留する排出電荷が水平転送
部側や蓄積部側へ流れ込んで情報電荷に混入するのを防
止するためである。したがって、スタンバイモードに移
行したときに、撮像部や蓄積部に情報電荷を蓄積してい
る状態であれば、第２のスイッチングトランジスタ２２
は、オフ状態とされない。
【００３０】そして、撮像装置が再び動作状態となるタ
イミングｔ２以降においては、画像信号Ｙ(t)の出力が
開始されると共に、第２の制御信号ＳＣ2がＬレベルに
立ち下げられる。これにより、再び、第２のスイッチン
グトランジスタ２２がオン状態となり、リセットドレイ
ン１７へのリセット電圧ＶRDの供給が開始される。
【００３１】このように、第２のスイッチングトランジ
スタ２２を一時的にオフ状態とし、リセット電圧ＶRDの
供給を間欠的にすることで、リセットドレイン１７への
効率的な電圧供給が可能となる。これにより、撮像装置
としての不要な電力消費を更に抑制することができ、特
に撮像装置の搭載を所望する電子機器の低消費電力化に
対して有効となる。
【００３２】以上、図１乃至図３を参照して本願発明の
実施形態を説明した。本願発明によれば、垂直走査及び
水平走査のブランキング期間内の少なくとも一部の期間
に第１及び第２の出力アンプ２０、２３に対する電源供
給を停止することで、画像信号Ｙ(t)の出力期間と無関
係な期間で電力消費がなされるのを防止することができ
る。これにより、撮像装置としての低消費電力化を図る
ことができると共に、これを搭載する電子機器全体とし
ての低消費電力化も可能となる。
【００３３】尚、本実施形態においては、フレーム転送
型のＣＣＤイメージセンサを例示したが、本願発明は、
これに限られるものではない。即ち、水平転送部から転
送出力される情報電荷を出力部にて電圧値に変換する構
成のものであれば、十分に適用可能であり、転送方式の
異なるインターライン型、或いは、フレームインターラ
イン型であっても有効である。
【００３４】また、第１及び第２のスイッチングトラン
ジスタ２１、２２について、本実施形態においては、Ｃ
ＣＤイメージセンサ周辺のドライバ回路等に内蔵される
構成としているが、これに限られるものではない。即
ち、第１及び第２のスイッチングトランジスタ２１、２
２がＣＣＤイメージセンサと同様のＭＯＳ構成であれ
ば、ＣＣＤイメージセンサに内蔵する構成としても良
い。
【００３５】
【発明の効果】本願発明によれば、垂直走査及び水平走
査のブランキング期間内の少なくとも一部の期間にて出
力アンプへの電源供給を停止することで、画像信号の出
力期間と無関係な期間で電力消費がなされるのを防止す
ることができる。これにより、撮像装置の低消費電力化
を図ることができる。
【図面の簡単な説明】
【図１】本願発明の実施形態を説明する断面図及び回路
図である。
【図２】図１の動作を説明するタイミング図である。
【図３】第２のスイッチングトランジスタ２２の動作を
説明するタイミング図である。
【図４】従来の撮像装置の構成を示すブロック図であ
る。
【図５】図４の動作を説明するタイミング図である。
【図６】出力部の動作を説明するタイミング図である。
【符号の説明】
１：ＣＣＤイメージセンサ ２：昇圧回路 ３：レギュレート回路 ４：垂直ドライバ回路 ５：水平ドライバ回路 ６：タイミング制御回路 １０：シリコン基板 １１、１２：転送電極 １３：出力ゲート １４：リセットトランジスタ １５：絶縁膜 １６：フローティングディフュージョン １７：リセットドレイン ２０：第１の出力アンプ ２１：第１のスイッチングトランジスタ ２２：第２のスイッチングトランジスタ ２３：第２の出力アンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 情報電荷をパケット単位で転送出力し、
    この情報電荷を電圧値に変換して出力する電荷転送装置
    において、転送出力される情報電荷を蓄積するキャパシ
    タと、前記情報電荷の転送動作に同期して前記キャパシ
    タに蓄積される情報電荷を排出するリセットドレイン
    と、第１の電圧を受けて動作し、前記キャパシタの電位
    を取り出して画像信号として出力する出力アンプと、を
    有し、垂直走査及び水平走査のブランキング期間内の少
    なくとも一部の期間に前記出力アンプへの前記第１の電
    圧の供給を停止することを特徴とする電荷転送装置。
  2. 【請求項２】 請求項１に記載の電荷転送装置におい
    て、前記出力アンプは、垂直走査及び水平走査の少なく
    とも１つのブランキング期間の終了前に前記第１の電圧
    の供給が開始されることを特徴とする電荷転送装置。
  3. 【請求項３】 請求項１に記載の電荷転送装置におい
    て、前記第１の電圧及び前記出力アンプの間に接続さ
    れ、前記垂直走査及び水平走査の少なくとも１つに対応
    して動作するスイッチングトランジスタを備えることを
    特徴とする電荷転送装置。
  4. 【請求項４】 請求項１に記載の電荷転送装置におい
    て、前記リセットドレインは、前記第１の電圧に基づい
    て生成される第２の電圧が印加され、前記情報電荷の所
    定のパケットの転送出力が完了した後に前記第２の電圧
    の供給が停止されることを特徴とする電荷転送装置。
JP2002063610A 2002-03-08 2002-03-08 電荷転送装置 Withdrawn JP2003264745A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002063610A JP2003264745A (ja) 2002-03-08 2002-03-08 電荷転送装置
US10/371,777 US7317483B2 (en) 2002-03-08 2003-02-21 Charge transfer device having output amplifier with reduced power consumption
CNB031068200A CN1242487C (zh) 2002-03-08 2003-03-04 电荷传输装置
TW092104619A TWI224864B (en) 2002-03-08 2003-03-05 Charge transmission device
KR1020030014272A KR100543482B1 (ko) 2002-03-08 2003-03-07 전하 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002063610A JP2003264745A (ja) 2002-03-08 2002-03-08 電荷転送装置

Publications (1)

Publication Number Publication Date
JP2003264745A true JP2003264745A (ja) 2003-09-19

Family

ID=27784929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002063610A Withdrawn JP2003264745A (ja) 2002-03-08 2002-03-08 電荷転送装置

Country Status (5)

Country Link
US (1) US7317483B2 (ja)
JP (1) JP2003264745A (ja)
KR (1) KR100543482B1 (ja)
CN (1) CN1242487C (ja)
TW (1) TWI224864B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340475A (ja) * 2004-05-26 2005-12-08 Sony Corp 固体撮像装置
JP2006086757A (ja) * 2004-09-15 2006-03-30 Nec Electronics Corp 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法
WO2013168583A1 (ja) * 2012-05-11 2013-11-14 ソニー株式会社 撮像装置および撮像方法、電子機器、並びにプログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
US7709777B2 (en) * 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
KR100664554B1 (ko) * 2005-11-02 2007-01-03 엠텍비젼 주식회사 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
US8385498B2 (en) * 2006-05-31 2013-02-26 Kenet, Inc. Boosted charge transfer circuit
WO2011089903A1 (en) 2010-01-25 2011-07-28 Panasonic Corporation A method for immobilizing protein a on a self-assembled monolayer
WO2012029202A1 (en) 2010-08-30 2012-03-08 Panasonic Corporation A method for immobilizing streptavidin on a self-assembled monolayer
CN103124786A (zh) 2010-10-19 2013-05-29 松下电器产业株式会社 将葡萄糖氧化酶固定在自组装膜上的方法
CN117423310B (zh) * 2023-12-19 2024-04-26 维信诺科技股份有限公司 显示装置及其驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263584B2 (ja) 1995-11-30 2002-03-04 三洋電機株式会社 撮像装置
US6686957B1 (en) * 1999-03-31 2004-02-03 Cirrus Logic, Inc. Preview mode low resolution output system and method
JP2002223393A (ja) * 2000-11-27 2002-08-09 Sanyo Electric Co Ltd 電荷転送素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340475A (ja) * 2004-05-26 2005-12-08 Sony Corp 固体撮像装置
JP2006086757A (ja) * 2004-09-15 2006-03-30 Nec Electronics Corp 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法
JP4641166B2 (ja) * 2004-09-15 2011-03-02 ルネサスエレクトロニクス株式会社 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法
WO2013168583A1 (ja) * 2012-05-11 2013-11-14 ソニー株式会社 撮像装置および撮像方法、電子機器、並びにプログラム
JPWO2013168583A1 (ja) * 2012-05-11 2016-01-07 ソニー株式会社 撮像装置および撮像方法、電子機器、並びにプログラム
US9491334B2 (en) 2012-05-11 2016-11-08 Sony Corporation Imaging apparatus, imaging method, electronic device, and program

Also Published As

Publication number Publication date
KR100543482B1 (ko) 2006-01-20
TWI224864B (en) 2004-12-01
CN1242487C (zh) 2006-02-15
US20030169358A1 (en) 2003-09-11
KR20030086225A (ko) 2003-11-07
CN1444286A (zh) 2003-09-24
US7317483B2 (en) 2008-01-08
TW200304225A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3213529B2 (ja) 撮像装置
JP4442590B2 (ja) 固体撮像素子およびその駆動装置、撮像装置、並びに、固体撮像素子の駆動方法
WO2013176007A1 (ja) 撮像素子、駆動方法、および電子装置
JP4277911B2 (ja) 固体撮像装置及び撮像装置
JPH0715672A (ja) 固体撮像装置および駆動方法
TW512527B (en) Charge transfer device
JP2003264745A (ja) 電荷転送装置
US20070081087A1 (en) Solid-state imaging device and method for driving the same
JP2003116045A (ja) 画像信号処理装置
KR100306305B1 (ko) 고체촬상소자및방법
JP4248192B2 (ja) 画像信号処理装置
JP2010130235A (ja) 撮像装置
JPH09181986A (ja) 固体撮像素子
JP2007151170A (ja) 固体撮像装置及び画像入力装置
JP2000134546A (ja) 固体撮像素子の駆動方法
JP2002290836A (ja) 固体撮像素子及びその駆動方法
JP2003158659A (ja) 撮像装置
US20030133031A1 (en) Method for reducing shutter latency while maintaining low dark current in an imager and minimizing energy consumption
JP2002165134A (ja) 固体撮像装置
JP2004088323A (ja) 撮像装置
JP5067414B2 (ja) 固体撮像素子の駆動装置、画像入力装置および固体撮像素子の駆動方法
JP2004140660A (ja) 電荷転送素子及び撮像装置
JP2004179892A (ja) 撮像装置
JP2002171448A (ja) 固体撮像装置及び固体撮像素子の駆動方法
JP2007020223A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080909