JP4248192B2 - 画像信号処理装置 - Google Patents
画像信号処理装置 Download PDFInfo
- Publication number
- JP4248192B2 JP4248192B2 JP2002109417A JP2002109417A JP4248192B2 JP 4248192 B2 JP4248192 B2 JP 4248192B2 JP 2002109417 A JP2002109417 A JP 2002109417A JP 2002109417 A JP2002109417 A JP 2002109417A JP 4248192 B2 JP4248192 B2 JP 4248192B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- voltage
- circuit
- image signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/65—Control of camera operation in relation to power supply
- H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
【０００２】
【従来の技術】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図５は、従来の撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられている。レギュレート回路２は、バッテリから供給される電源電圧（例えば、３.２Ｖ）を取り込んで、所定の調整電圧ＶK（例えば、２.９Ｖ）を発生する。この調整電圧ＶKは、信号処理装置７に内蔵される信号処理回路９及び出力回路１４のうち、動作電圧の高い出力回路１４に合わせて設定されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、入射される光に応答して発生する情報電荷を複数の受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、昇圧回路４及び垂直ドライバ６の各回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで調整電圧ＶKを負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される。
【０００８】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２から構成され、レギュレート回路２から供給される調整電圧ＶKを受けて動作する。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)を取り込んで、サンプルホールド、ゲイン調整等の各種のアナログ信号処理を施す。Ａ／Ｄ変換器１１は、アナログ信号処理の施された画像信号Ｙ(t)を取り込み、１画素毎にデジタル信号に変換し、画像データＹ(n)を生成する。デジタル処理部１２は、画像データＹ(n)に対して所定のマトリクス処理を施し、輝度データと色データとを生成した後、輝度データに対して輪郭補正やガンマ補正等の処理を施して、画像データＹ'(n)を出力する。
【０００９】
タイミング制御回路１３は、レギュレート回路２から供給される調整電圧ＶKで動作し、一定周期の基準クロックＣＫを分周して、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。そして、決定したタイミングに従って、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成すると共に、垂直同期信号ＶＴに一致する周期でフレームシフト信号ＦＴを生成する。
【００１０】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（Central Processing Unit）１６、メモリ１７、ディスプレイドライバ１８の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を制御する制御装置である。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１１】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１２】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に供給される。
【００１３】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【００１４】
【発明が解決しようとする課題】
上述した撮像装置に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後に、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
【００１５】
【課題を解決するための手段】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、前記外部機器の入力レベルに応じて設定される電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、前記電源電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を同一の半導体基板上に形成することにある。
【００１６】
本願発明によれば、信号処理回路に対して第１のレギュレート回路から第１の電圧が供給される。これは、出力回路に電源電圧を供給する経路とは別の経路で行われる。これにより、信号処理回路に対し、独立して電源電圧を供給することができる。
【００１７】
【発明の実施の形態】
図１は、本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図５に示すものと同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置内にレギュレート回路を設け、アナログ処理部やデジタル処理部の信号処理回路に対して独立して電圧を供給することにある。
【００１８】
信号処理装置２１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１のレギュレート回路２２から構成され、信号処理装置２１外に配置されるレギュレート回路２（以下、信号処理装置２１内に配置される第１のレギュレート回路２２と区別するため、外部レギュレート回路と称する）からの調整電圧ＶKを受けて動作する。ここで、調整電圧ＶKは、出力回路１４の動作電圧（例えば、２.９Ｖ）に設定されている。
【００１９】
水平ドライバ８は、タイミング制御回路１３から供給される水平同期信号ＨＴに従うタイミングで、水平転送クロックφｈを生成し、ＣＣＤイメージセンサ３の水平転送部に供給する。
【００２０】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成される。この信号処理回路９は、ＣＣＤイメージセンサ３の出力レベルに応じた電圧を受けて動作し、ＣＣＤイメージセンサ３から出力される画像信号に対して、所定の信号処理を施す。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【００２１】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００２２】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００２３】
出力回路１４は、メモリ１７やディスプレイドライバ１８等の外部機器の入力レベルに対応する電源電圧で動作し、信号処理回路９から出力される画像データＹ’(n)を、システムバス１５に出力する。
【００２４】
第１のレギュレート回路２２は、外部レギュレート回路２から供給される調整電圧ＶKを取り込んで第１の電圧ＶAを生成する。この第１のレギュレート回路２２は、信号処理回路９の動作電圧に合わせて出力電圧が設定されており、ＣＣＤイメージセンサ３の出力レベルに応じた電圧（例えば、２.０〜２.５Ｖ）と同等の電圧を出力する。
【００２５】
また、この第１のレギュレート回路２２は、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、ＣＣＤイメージセンサ３の動作状態に応じてＣＰＵ１６から出力される制御信号ＣＥを受けて動作するように構成され、ＣＣＤイメージセンサ３が動作を停止しているとき、第１及び第２の電圧ＶA、ＶBの出力を停止して、出力側の電位を接地電位ＶG（例えば、０Ｖ）に引き下げる。これは、信号処理装置２１が外部に接続されるバッテリを電源として動作している場合、特に有効である。即ち、バッテリを電源として用いているものの場合、電源供給側で電圧の供給をカットする手段を備えていないものがあり、このタイプのものでは、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置２１に電源電圧が供給され得る。従って、信号処理回路９が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、ＣＣＤイメージセンサ３が動作を停止しているときにおいては、第１のレギュレート回路２２からの出力を停止することで、不要な電力消費を回避している。
【００２６】
そして、上述の構成を有する信号処理装置２１は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、電源電圧ＶDDが外部レギュレート回路２に取り込まれる。外部レギュレート回路２に取り込まれた電源電圧ＶDDは、出力回路１４の動作電圧（例えば、２.９Ｖ）に合わせて設定される調整電圧ＶKに変換されて出力される。この調整電圧ＶKは、第１のレギュレート回路２２に供給されると共に、出力回路１４に供給される。
【００２７】
第１のレギュレート回路２２側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９及びタイミング制御回路１３の動作電圧に合わせた第１の電圧ＶA（例えば、２.０〜２.５Ｖ）に変換され、各回路に供給される。そして、第１の電圧ＶAは、各回路を動作させ、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対し、ＣＣＤイメージセンサ３の動作に同期するタイミングで所定の信号処理が施される。一方、出力回路１４側に供給された調整電圧ＶKは、出力回路１４を動作させる。そして、信号処理回路９で処理の施された画像信号Ｙ'(n)がＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等の外部機器に出力される。
【００２８】
このように、信号処理回路９に対応して第１のレギュレート回路２２を設けることで、信号処理回路９に対して独立して電源電圧を供給することができる。これにより、信号処理回路９及び出力回路１４の各回路に対し、互いに異なる電源電圧を供給することができ、消費電力の低減を図ることができる。更に、第１のレギュレート回路２２の出力電圧を、信号処理回路９の最適な動作電圧に合わせて設定することで、信号処理における動作特性の向上させることができる。
【００２９】
また、本願発明においては、第１のレギュレート回路２２を信号処理装置２１に内蔵し、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を含めて１チップ構成としている。これにより、第１のレギュレート回路２２を、他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
【００３０】
図２は、第１のレギュレート回路２２の一例を示す回路構成図である。第１のレギュレート回路２２は、接続切換部３１、Ｐチャンネル型トランジスタ３２、抵抗器列３３、コンパレータ３４及び基準電圧発生部３５で構成される。接続切換部３１は、電源供給端子３７とＰチャンネル型トランジスタ３２との間に接続される。Ｐチャンネル型トランジスタ３２は、接続切換部３１とレギュレート回路の出力端子３８との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地線３９との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００３１】
このような構成を有する第１のレギュレート回路２２は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子３７を介して調整電圧ＶKが供給されると、Ｐチャンネル型トランジスタ３２がオンし、調整電圧ＶKが抵抗器列３３に供給される。次いで、抵抗器列３３によって分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００３２】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなるようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRが出力端子３８側に生成され、第１の電圧ＶAとして出力される。
【００３３】
このようにレギュレート回路から出力される第１の電圧ＶAは、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１のレギュレート回路２２では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧ＶRが設定される。
【００３４】
第１のレギュレート回路２２は、上述の構成に加え、接続切換部３１、コンパレータ３４及び基準電圧発生部３５が、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、ＣＰＵ１６から出力される制御信号ＲＥを受けて動作し、制御信号ＲＥがＣＣＤイメージセンサ３の駆動中に対応するレベルを示すとき、接続切換部３１が電源供給端子３７とＰチャンネル型トランジスタ３２を接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするように動作する。一方、制御信号ＲＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００３５】
このようにＣＣＤイメージセンサ３の動作の停止に応じて、第１のレギュレート回路２２を構成する各部の動作を停止することで、次段の回路での電力消費を防止するだけでなく、レギュレート回路自身における電力消費さえも防止することができる。これにより、更に消費電力を低減させることができる。
【００３６】
図３は、本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００３７】
信号処理装置２１’は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１乃至第３のレギュレート回路２２、２３、４１で構成される。この信号処理装置２１’は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、更に、出力回路１４の前段に第２のレギュレート回路４１を設ける。
【００３８】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの調整電圧ＶKを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路４１は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの調整電圧ＶKを取り込んで、第１の電圧ＶAより電圧値の低い第２の電圧ＶBを生成する。
【００３９】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、アナログ処理部１０及びデジタル処理部１２の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。これに加え、第２のレギュレート回路４１で生成する第２の電圧ＶBは、第１のレギュレート回路２２で生成する第１の電圧ＶAよりも電圧値が低く設定してあるため、更なる消費電力の低減を可能とする。
【００４０】
また、第１及び第２のレギュレート回路２２、４１の各レギュレート回路は、図２に示すものと同一の構成であり、次段の回路の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されていると共に、制御信号ＲＥを受けて動作するように構成される。即ち、ＣＣＤイメージセンサ３の動作状態に応じて動作し、制御信号ＲＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、第１及び第２の電圧ＶA、ＶBの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、信号処理回路９が動作的に停止状態にあるときの電流リークによる電力消費を確実に防止する共に、レギュレート回路自身における電力消費を防止する。
【００４１】
図４は、本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１及び図３と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４２】
この第３の実施形態において、先の第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２から出力される調整電圧ＶK（例えば、２．９Ｖ）を信号処理装置５１内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給し、第１のレギュレート回路２２（内部レギュレート回路）から出力される第１の電圧ＶA（例えば、２．０Ｖ）をデジタル処理部１２及びタイミング制御回路１３に供給する点にある。
【００４３】
この構成によれば、デジタル処理部１１及びタイミング制御回路１３に対して、調整電圧ＶKよりも電圧値の低い第１の電圧ＶAを動作電圧として独立に供給することができる。これにより、デジタル処理部１１やタイミング制御回路１３の動作特性の向上を図ることができると共に、画像信号処理装置及び撮像装置全体としての消費電力の低減化が可能となる。
【００４４】
また、ここに示す第１のレギュレート回路２２においても、第１の実施形態や第２の実施形態で示した内部レギュレート回路と同様に、制御信号ＲＥに応じて動作するように構成されており、デジタル処理部１１やタイミング制御回路１３が動作を停止しているときの電力消費を防止することができる。
【００４５】
【発明の効果】
本願発明によれば、信号処理回路に対して個別にレギュレート回路を設けることで、信号処理回路に独立して電源電圧を供給することができる。これにより、不要な電力消費を抑制するができ、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図２】第１のレギュレート回路の一例を示す回路構成図である。
【図３】本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図４】本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図５】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
２：レギュレート回路
３：ＣＣＤイメージセンサ
４：駆動装置
５：昇圧回路
６：垂直ドライバ
７、２１、２１’、５１：信号処理装置
８：水平ドライバ
９：信号処理回路
１０：アナログ処理部
１１：Ａ／Ｄ変換器
１２：デジタル処理部
１３：タイミング制御回路
１４：出力回路
１５：システムバス
１６：ＣＰＵ
１７：メモリ
１８：ディスプレイドライバ
１９：表示パネル
２２：第１のレギュレート回路
３１：接続切換部
３２：Ｐチャンネル型トランジスタ
３３：抵抗器列
３４：コンパレータ
３５：基準電圧発生部
４１：第２のレギュレート回路
【発明の属する技術分野】
本願発明は、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
【０００２】
【従来の技術】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図５は、従来の撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられている。レギュレート回路２は、バッテリから供給される電源電圧（例えば、３.２Ｖ）を取り込んで、所定の調整電圧ＶK（例えば、２.９Ｖ）を発生する。この調整電圧ＶKは、信号処理装置７に内蔵される信号処理回路９及び出力回路１４のうち、動作電圧の高い出力回路１４に合わせて設定されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、入射される光に応答して発生する情報電荷を複数の受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、昇圧回路４及び垂直ドライバ６の各回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで調整電圧ＶKを負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される。
【０００８】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２から構成され、レギュレート回路２から供給される調整電圧ＶKを受けて動作する。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)を取り込んで、サンプルホールド、ゲイン調整等の各種のアナログ信号処理を施す。Ａ／Ｄ変換器１１は、アナログ信号処理の施された画像信号Ｙ(t)を取り込み、１画素毎にデジタル信号に変換し、画像データＹ(n)を生成する。デジタル処理部１２は、画像データＹ(n)に対して所定のマトリクス処理を施し、輝度データと色データとを生成した後、輝度データに対して輪郭補正やガンマ補正等の処理を施して、画像データＹ'(n)を出力する。
【０００９】
タイミング制御回路１３は、レギュレート回路２から供給される調整電圧ＶKで動作し、一定周期の基準クロックＣＫを分周して、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。そして、決定したタイミングに従って、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成すると共に、垂直同期信号ＶＴに一致する周期でフレームシフト信号ＦＴを生成する。
【００１０】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（Central Processing Unit）１６、メモリ１７、ディスプレイドライバ１８の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を制御する制御装置である。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１１】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１２】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に供給される。
【００１３】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【００１４】
【発明が解決しようとする課題】
上述した撮像装置に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後に、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
【００１５】
【課題を解決するための手段】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、前記外部機器の入力レベルに応じて設定される電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、前記電源電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を同一の半導体基板上に形成することにある。
【００１６】
本願発明によれば、信号処理回路に対して第１のレギュレート回路から第１の電圧が供給される。これは、出力回路に電源電圧を供給する経路とは別の経路で行われる。これにより、信号処理回路に対し、独立して電源電圧を供給することができる。
【００１７】
【発明の実施の形態】
図１は、本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図５に示すものと同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置内にレギュレート回路を設け、アナログ処理部やデジタル処理部の信号処理回路に対して独立して電圧を供給することにある。
【００１８】
信号処理装置２１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１のレギュレート回路２２から構成され、信号処理装置２１外に配置されるレギュレート回路２（以下、信号処理装置２１内に配置される第１のレギュレート回路２２と区別するため、外部レギュレート回路と称する）からの調整電圧ＶKを受けて動作する。ここで、調整電圧ＶKは、出力回路１４の動作電圧（例えば、２.９Ｖ）に設定されている。
【００１９】
水平ドライバ８は、タイミング制御回路１３から供給される水平同期信号ＨＴに従うタイミングで、水平転送クロックφｈを生成し、ＣＣＤイメージセンサ３の水平転送部に供給する。
【００２０】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成される。この信号処理回路９は、ＣＣＤイメージセンサ３の出力レベルに応じた電圧を受けて動作し、ＣＣＤイメージセンサ３から出力される画像信号に対して、所定の信号処理を施す。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【００２１】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００２２】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００２３】
出力回路１４は、メモリ１７やディスプレイドライバ１８等の外部機器の入力レベルに対応する電源電圧で動作し、信号処理回路９から出力される画像データＹ’(n)を、システムバス１５に出力する。
【００２４】
第１のレギュレート回路２２は、外部レギュレート回路２から供給される調整電圧ＶKを取り込んで第１の電圧ＶAを生成する。この第１のレギュレート回路２２は、信号処理回路９の動作電圧に合わせて出力電圧が設定されており、ＣＣＤイメージセンサ３の出力レベルに応じた電圧（例えば、２.０〜２.５Ｖ）と同等の電圧を出力する。
【００２５】
また、この第１のレギュレート回路２２は、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、ＣＣＤイメージセンサ３の動作状態に応じてＣＰＵ１６から出力される制御信号ＣＥを受けて動作するように構成され、ＣＣＤイメージセンサ３が動作を停止しているとき、第１及び第２の電圧ＶA、ＶBの出力を停止して、出力側の電位を接地電位ＶG（例えば、０Ｖ）に引き下げる。これは、信号処理装置２１が外部に接続されるバッテリを電源として動作している場合、特に有効である。即ち、バッテリを電源として用いているものの場合、電源供給側で電圧の供給をカットする手段を備えていないものがあり、このタイプのものでは、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置２１に電源電圧が供給され得る。従って、信号処理回路９が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、ＣＣＤイメージセンサ３が動作を停止しているときにおいては、第１のレギュレート回路２２からの出力を停止することで、不要な電力消費を回避している。
【００２６】
そして、上述の構成を有する信号処理装置２１は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、電源電圧ＶDDが外部レギュレート回路２に取り込まれる。外部レギュレート回路２に取り込まれた電源電圧ＶDDは、出力回路１４の動作電圧（例えば、２.９Ｖ）に合わせて設定される調整電圧ＶKに変換されて出力される。この調整電圧ＶKは、第１のレギュレート回路２２に供給されると共に、出力回路１４に供給される。
【００２７】
第１のレギュレート回路２２側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９及びタイミング制御回路１３の動作電圧に合わせた第１の電圧ＶA（例えば、２.０〜２.５Ｖ）に変換され、各回路に供給される。そして、第１の電圧ＶAは、各回路を動作させ、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対し、ＣＣＤイメージセンサ３の動作に同期するタイミングで所定の信号処理が施される。一方、出力回路１４側に供給された調整電圧ＶKは、出力回路１４を動作させる。そして、信号処理回路９で処理の施された画像信号Ｙ'(n)がＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等の外部機器に出力される。
【００２８】
このように、信号処理回路９に対応して第１のレギュレート回路２２を設けることで、信号処理回路９に対して独立して電源電圧を供給することができる。これにより、信号処理回路９及び出力回路１４の各回路に対し、互いに異なる電源電圧を供給することができ、消費電力の低減を図ることができる。更に、第１のレギュレート回路２２の出力電圧を、信号処理回路９の最適な動作電圧に合わせて設定することで、信号処理における動作特性の向上させることができる。
【００２９】
また、本願発明においては、第１のレギュレート回路２２を信号処理装置２１に内蔵し、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を含めて１チップ構成としている。これにより、第１のレギュレート回路２２を、他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
【００３０】
図２は、第１のレギュレート回路２２の一例を示す回路構成図である。第１のレギュレート回路２２は、接続切換部３１、Ｐチャンネル型トランジスタ３２、抵抗器列３３、コンパレータ３４及び基準電圧発生部３５で構成される。接続切換部３１は、電源供給端子３７とＰチャンネル型トランジスタ３２との間に接続される。Ｐチャンネル型トランジスタ３２は、接続切換部３１とレギュレート回路の出力端子３８との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地線３９との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００３１】
このような構成を有する第１のレギュレート回路２２は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子３７を介して調整電圧ＶKが供給されると、Ｐチャンネル型トランジスタ３２がオンし、調整電圧ＶKが抵抗器列３３に供給される。次いで、抵抗器列３３によって分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００３２】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなるようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRが出力端子３８側に生成され、第１の電圧ＶAとして出力される。
【００３３】
このようにレギュレート回路から出力される第１の電圧ＶAは、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１のレギュレート回路２２では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧ＶRが設定される。
【００３４】
第１のレギュレート回路２２は、上述の構成に加え、接続切換部３１、コンパレータ３４及び基準電圧発生部３５が、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、ＣＰＵ１６から出力される制御信号ＲＥを受けて動作し、制御信号ＲＥがＣＣＤイメージセンサ３の駆動中に対応するレベルを示すとき、接続切換部３１が電源供給端子３７とＰチャンネル型トランジスタ３２を接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするように動作する。一方、制御信号ＲＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００３５】
このようにＣＣＤイメージセンサ３の動作の停止に応じて、第１のレギュレート回路２２を構成する各部の動作を停止することで、次段の回路での電力消費を防止するだけでなく、レギュレート回路自身における電力消費さえも防止することができる。これにより、更に消費電力を低減させることができる。
【００３６】
図３は、本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００３７】
信号処理装置２１’は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１乃至第３のレギュレート回路２２、２３、４１で構成される。この信号処理装置２１’は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、更に、出力回路１４の前段に第２のレギュレート回路４１を設ける。
【００３８】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの調整電圧ＶKを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路４１は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの調整電圧ＶKを取り込んで、第１の電圧ＶAより電圧値の低い第２の電圧ＶBを生成する。
【００３９】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、アナログ処理部１０及びデジタル処理部１２の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。これに加え、第２のレギュレート回路４１で生成する第２の電圧ＶBは、第１のレギュレート回路２２で生成する第１の電圧ＶAよりも電圧値が低く設定してあるため、更なる消費電力の低減を可能とする。
【００４０】
また、第１及び第２のレギュレート回路２２、４１の各レギュレート回路は、図２に示すものと同一の構成であり、次段の回路の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されていると共に、制御信号ＲＥを受けて動作するように構成される。即ち、ＣＣＤイメージセンサ３の動作状態に応じて動作し、制御信号ＲＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、第１及び第２の電圧ＶA、ＶBの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、信号処理回路９が動作的に停止状態にあるときの電流リークによる電力消費を確実に防止する共に、レギュレート回路自身における電力消費を防止する。
【００４１】
図４は、本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１及び図３と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４２】
この第３の実施形態において、先の第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２から出力される調整電圧ＶK（例えば、２．９Ｖ）を信号処理装置５１内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給し、第１のレギュレート回路２２（内部レギュレート回路）から出力される第１の電圧ＶA（例えば、２．０Ｖ）をデジタル処理部１２及びタイミング制御回路１３に供給する点にある。
【００４３】
この構成によれば、デジタル処理部１１及びタイミング制御回路１３に対して、調整電圧ＶKよりも電圧値の低い第１の電圧ＶAを動作電圧として独立に供給することができる。これにより、デジタル処理部１１やタイミング制御回路１３の動作特性の向上を図ることができると共に、画像信号処理装置及び撮像装置全体としての消費電力の低減化が可能となる。
【００４４】
また、ここに示す第１のレギュレート回路２２においても、第１の実施形態や第２の実施形態で示した内部レギュレート回路と同様に、制御信号ＲＥに応じて動作するように構成されており、デジタル処理部１１やタイミング制御回路１３が動作を停止しているときの電力消費を防止することができる。
【００４５】
【発明の効果】
本願発明によれば、信号処理回路に対して個別にレギュレート回路を設けることで、信号処理回路に独立して電源電圧を供給することができる。これにより、不要な電力消費を抑制するができ、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図２】第１のレギュレート回路の一例を示す回路構成図である。
【図３】本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図４】本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図５】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
２：レギュレート回路
３：ＣＣＤイメージセンサ
４：駆動装置
５：昇圧回路
６：垂直ドライバ
７、２１、２１’、５１：信号処理装置
８：水平ドライバ
９：信号処理回路
１０：アナログ処理部
１１：Ａ／Ｄ変換器
１２：デジタル処理部
１３：タイミング制御回路
１４：出力回路
１５：システムバス
１６：ＣＰＵ
１７：メモリ
１８：ディスプレイドライバ
１９：表示パネル
２２：第１のレギュレート回路
３１：接続切換部
３２：Ｐチャンネル型トランジスタ
３３：抵抗器列
３４：コンパレータ
３５：基準電圧発生部
４１：第２のレギュレート回路
Claims (6)
- 固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、
前記外部機器の入力レベルに応じて設定される電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、
前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記電源電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、
前記第１の電圧が前記電源電圧より電圧値が低いことを特徴とする画像信号処理装置。 - 請求項１に記載の画像信号処理装置において、
前記第１のレギュレート回路は、前記固体撮像素子の動作が停止している少なくとも一部の期間に、前記第１の電圧の出力を停止することを特徴とする画像信号処理装置。 - 請求項１に記載の画像信号処理装置において、
前記電源電圧を取り込んで第２の電圧を発生する第２のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ処理部で処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記デジタル処理部は、前記第２の電圧を受けて動作することを特徴とする画像信号処理装置。 - 請求項３に記載の画像信号処理装置において、
前記第２の電圧が前記第１の電圧より電圧値が低いことを特徴とする画像信号処理装置。 - 請求項３に記載の画像信号処理装置において、
前記第２のレギュレート回路は、前記固体撮像素子の動作が停止している間の少なくとも一部の期間に、前記第２の電圧の出力を停止することを特徴とする画像信号処理装置。 - 請求項１に記載の画像信号処理装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ処理部で処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を取り込んで動作し、
前記デジタル処理部は、前記第１の電圧を受けて動作することを特徴とする画像信号処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109417A JP4248192B2 (ja) | 2001-08-01 | 2002-04-11 | 画像信号処理装置 |
| CNB021413320A CN1182703C (zh) | 2001-08-01 | 2002-07-05 | 图象信号处理装置 |
| TW091116855A TW571578B (en) | 2001-08-01 | 2002-07-29 | Image signal processor |
| US10/208,341 US7372500B2 (en) | 2001-08-01 | 2002-07-30 | Image signal processor for use with a solid-state imaging device |
| KR10-2002-0045213A KR100496845B1 (ko) | 2001-08-01 | 2002-07-31 | 화상 신호 처리 장치 |
| US12/041,740 US8045049B2 (en) | 2001-08-01 | 2008-03-04 | Signal processor configured to process a first signal to generate a second signal |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-233807 | 2001-08-01 | ||
| JP2001233807 | 2001-08-01 | ||
| JP2002109417A JP4248192B2 (ja) | 2001-08-01 | 2002-04-11 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003116032A JP2003116032A (ja) | 2003-04-18 |
| JP4248192B2 true JP4248192B2 (ja) | 2009-04-02 |
Family
ID=26619773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002109417A Expired - Fee Related JP4248192B2 (ja) | 2001-08-01 | 2002-04-11 | 画像信号処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7372500B2 (ja) |
| JP (1) | JP4248192B2 (ja) |
| KR (1) | KR100496845B1 (ja) |
| CN (1) | CN1182703C (ja) |
| TW (1) | TW571578B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110948A (ja) * | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
| JP4248192B2 (ja) * | 2001-08-01 | 2009-04-02 | 三洋電機株式会社 | 画像信号処理装置 |
| US7755698B2 (en) * | 2004-03-03 | 2010-07-13 | Samsung Electronics, Co., Ltd. | Systems and methods for dynamic current scaling of analog functions in an imager |
| KR100621561B1 (ko) * | 2004-11-05 | 2006-09-19 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 구동 방법 |
| KR101128352B1 (ko) * | 2005-02-18 | 2012-03-26 | 삼성전자주식회사 | 유에스비 컨트롤러 및 그것의 절전모드 제어 방법 |
| KR100718646B1 (ko) * | 2005-08-05 | 2007-05-15 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 |
| JP4277917B2 (ja) * | 2007-04-13 | 2009-06-10 | ソニー株式会社 | ワイヤレス受信装置及び電子機器 |
| JP2009128400A (ja) * | 2007-11-20 | 2009-06-11 | Sanyo Electric Co Ltd | マルチチップパッケージの半導体装置 |
| JP2014165396A (ja) * | 2013-02-26 | 2014-09-08 | Sony Corp | 固体撮像装置および電子機器 |
| CN103810958B (zh) | 2014-01-23 | 2017-02-08 | 北京京东方光电科技有限公司 | 驱动电路及其工作方法和显示装置 |
| CN107534745B (zh) * | 2015-04-28 | 2020-12-18 | 卡普索影像公司 | 具有集成功率节约控制的图像传感器 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729916A (en) | 1980-07-30 | 1982-02-18 | Yokogawa Hokushin Electric Corp | Elastic surface wave device |
| JPS5785110A (en) | 1980-11-18 | 1982-05-27 | Oki Electric Ind Co Ltd | Dc stabilized power supply circuit |
| JPH01126659U (ja) * | 1988-02-10 | 1989-08-30 | ||
| JPS63246081A (ja) | 1988-03-11 | 1988-10-13 | Konica Corp | スチルビデオカメラ |
| JPH0282774A (ja) | 1988-09-19 | 1990-03-23 | Olympus Optical Co Ltd | 電子カメラシステム |
| JPH02179165A (ja) * | 1988-12-29 | 1990-07-12 | Canon Inc | 画像読取装置 |
| JPH02248170A (ja) * | 1989-03-22 | 1990-10-03 | Toshiba Corp | 電子カメラ |
| JPH02303000A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | Ｃｃｄ出力レベルシフト回路 |
| JP2962514B2 (ja) | 1989-12-23 | 1999-10-12 | オリンパス光学工業株式会社 | 電子的撮像装置 |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| DE69127055T2 (de) * | 1990-11-07 | 1997-11-20 | Canon Kk | Aufzeichnungsgerät |
| US5493409A (en) * | 1990-11-29 | 1996-02-20 | Minolta Camera Kabushiki Kaisha | Still video camera having a printer capable of printing a photographed image in a plurality of printing modes |
| JP3153918B2 (ja) * | 1991-09-30 | 2001-04-09 | ソニー株式会社 | 固体撮像装置および遮光検出装置 |
| JP3093597B2 (ja) * | 1994-12-28 | 2000-10-03 | キヤノン株式会社 | パーソナルコンピュータの周辺装置 |
| JP3808912B2 (ja) * | 1995-03-14 | 2006-08-16 | ペンタックス株式会社 | 焦点検出センサ装置 |
| KR0151965B1 (ko) * | 1995-04-29 | 1998-10-15 | 배순훈 | 씨씨디 카메라 자동조정장치 및 그 제어방법 |
| US5963255A (en) * | 1996-04-16 | 1999-10-05 | Apple Computer, Inc. | System and method for managing utilization of a battery |
| JP2937236B2 (ja) | 1996-11-18 | 1999-08-23 | 日本電気株式会社 | スイッチングレギュレータ |
| JP3728036B2 (ja) | 1996-12-10 | 2005-12-21 | キヤノン株式会社 | デジタルカメラ |
| JPH10337001A (ja) | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
| JPH11203382A (ja) * | 1997-11-17 | 1999-07-30 | Olympus Optical Co Ltd | コード読取装置 |
| JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
| FI117523B (fi) * | 1998-10-07 | 2006-11-15 | Nokia Corp | Menetelmä tehonkulutuksen säätämiseksi |
| US7129985B1 (en) * | 1998-11-24 | 2006-10-31 | Canon Kabushiki Kaisha | Image sensing apparatus arranged on a single substrate |
| JP4307602B2 (ja) * | 1998-11-24 | 2009-08-05 | オリンパス株式会社 | 撮像装置及び撮像装置の動作モード設定方法 |
| JP2000224495A (ja) | 1998-11-24 | 2000-08-11 | Canon Inc | 撮像装置及びそれを用いた撮像システム |
| FR2789190B1 (fr) * | 1999-01-28 | 2001-06-01 | St Microelectronics Sa | Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
| US6377073B1 (en) * | 1999-11-30 | 2002-04-23 | Texas Instruments Incorporated | Structure and method for reduction of power consumption in integrated circuit logic |
| US6785394B1 (en) * | 2000-06-20 | 2004-08-31 | Gn Resound A/S | Time controlled hearing aid |
| JP2003116070A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| JP2003116069A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| JP4248192B2 (ja) * | 2001-08-01 | 2009-04-02 | 三洋電機株式会社 | 画像信号処理装置 |
| US7061534B2 (en) * | 2001-08-31 | 2006-06-13 | Pentax Corporation | Three-dimensional image capturing device |
-
2002
- 2002-04-11 JP JP2002109417A patent/JP4248192B2/ja not_active Expired - Fee Related
- 2002-07-05 CN CNB021413320A patent/CN1182703C/zh not_active Expired - Fee Related
- 2002-07-29 TW TW091116855A patent/TW571578B/zh not_active IP Right Cessation
- 2002-07-30 US US10/208,341 patent/US7372500B2/en active Active
- 2002-07-31 KR KR10-2002-0045213A patent/KR100496845B1/ko not_active IP Right Cessation
-
2008
- 2008-03-04 US US12/041,740 patent/US8045049B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1182703C (zh) | 2004-12-29 |
| KR100496845B1 (ko) | 2005-06-22 |
| US20030026614A1 (en) | 2003-02-06 |
| JP2003116032A (ja) | 2003-04-18 |
| US20080170153A1 (en) | 2008-07-17 |
| US8045049B2 (en) | 2011-10-25 |
| TW571578B (en) | 2004-01-11 |
| KR20030013261A (ko) | 2003-02-14 |
| US7372500B2 (en) | 2008-05-13 |
| CN1400810A (zh) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004601B2 (en) | Imaging apparatus using multiple regulators to decrease overall power consumption | |
| US8045049B2 (en) | Signal processor configured to process a first signal to generate a second signal | |
| JP4049603B2 (ja) | 撮像装置 | |
| JP4222772B2 (ja) | 画像信号処理装置 | |
| KR100496847B1 (ko) | 화상 신호 처리 장치 | |
| KR100450365B1 (ko) | 화상 신호 처리 장치 | |
| US7317483B2 (en) | Charge transfer device having output amplifier with reduced power consumption | |
| US5515103A (en) | Image signal processing apparatus integrated on single semiconductor substrate | |
| JP2004248003A (ja) | 撮像装置 | |
| US7355640B2 (en) | Image capturing device | |
| JP2003298957A (ja) | 昇圧回路及びこれを用いた撮像装置 | |
| JP2009017604A (ja) | 画像信号処理装置 | |
| JP2009022053A (ja) | 撮像装置 | |
| JP2009038831A (ja) | 画像信号処理装置 | |
| JP3276830B2 (ja) | 撮像装置 | |
| JP2004179892A (ja) | 撮像装置 | |
| JP2007020224A (ja) | 撮像装置 | |
| JP2004140660A (ja) | 電荷転送素子及び撮像装置 | |
| JPH07107388A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4248192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |