JP2009017604A - 画像信号処理装置 - Google Patents
画像信号処理装置 Download PDFInfo
- Publication number
- JP2009017604A JP2009017604A JP2008268784A JP2008268784A JP2009017604A JP 2009017604 A JP2009017604 A JP 2009017604A JP 2008268784 A JP2008268784 A JP 2008268784A JP 2008268784 A JP2008268784 A JP 2008268784A JP 2009017604 A JP2009017604 A JP 2009017604A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal processing
- circuit
- output
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。
【解決手段】 電源電圧を取り込んで前記電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに応じた第1の電圧より高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路とを備えることで、上記課題を解決できる。
【選択図】 図1
【解決手段】 電源電圧を取り込んで前記電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに応じた第1の電圧より高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路とを備えることで、上記課題を解決できる。
【選択図】 図1
Description
本願発明は、固体撮像素子を用いた撮像装置に係り、特に、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
固体撮像素子(CCDイメージセンサ)を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが用いられる。このようなバッテリは、出力電圧の幅が限られているため、CCDイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図6は、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路を内蔵する信号処理装置7を示すものであり、この信号処理装置7を採用する撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路2が入力側に設けられ、バッテリから供給される電源電圧をレギュレート回路2で所定の電圧に変換し、レギュレート回路2から供給される単一の動作電圧で動作するように構成されている。
CCDイメージセンサ3は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、入射される光に応答して発生する情報電荷を複数の受光画素に蓄積する。蓄積部は、撮像部から取り込んだ1画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次1画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、1画素単位で電荷量に対応する電圧値に変換し、画像信号Y(t)として出力する。
駆動装置4は、昇圧回路4及び垂直ドライバ6よりなり、昇圧回路4及び垂直ドライバ6の各回路が同一の半導体基板上に形成されて構成される。
昇圧回路5は、レギュレート回路2から供給される調整電圧VK(例えば、2.9V)を所定の電圧に昇圧して、CCDイメージセンサ3に供給すると共に、垂直ドライバ6に供給する。この昇圧回路5は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧VKを正電圧側の所定電圧VOH(例えば、5V)に昇圧し、負電圧発生用チャージポンプで調整電圧VKを負電圧側の所定電圧VOL(例えば、−5V)に昇圧する。
垂直ドライバ6は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧VOLを受けて動作し、フレーム転送クロックφf及び垂直転送クロックφvを生成してCCDイメージセンサ3の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφf及び垂直転送クロックφvは、タイミング制御回路13から供給されるフレームシフトタイミング信号FT、垂直同期信号VT及び水平同期信号HTに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号FTに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号VT及び水平同期信号HTに従うタイミングで水平転送部にライン転送される。
水平ドライバ8は、レギュレート回路2から供給される調整電圧VKを受けて動作し、水平転送クロックφhを生成してCCDイメージセンサ3の水平転送部に供給する。ここで、水平転送クロックφhは、タイミング制御回路13から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号HTに従うタイミングで順次1画素単位で水平転送されて、画像信号Y(t)として出力される。
信号処理回路9は、アナログ処理部10、A/D変換器11及びデジタル処理部12から構成され、レギュレート回路2から供給される調整電圧VKを受けて動作する。アナログ処理部10は、CCDイメージセンサ3から出力される画像信号Y(t)を取り込んで、サンプルホールド、ゲイン調整等の各種のアナログ信号処理を施す。A/D変換器11は、アナログ信号処理の施された画像信号Y(t)を取り込み、1画素毎にデジタル信号に変換し、画像データY(n)を生成する。デジタル処理部12は、画像データY(n)に対して所定のマトリクス処理を施し、輝度データと色データとを生成した後、輝度データに対して輪郭補正やガンマ補正等の処理を施して、画像データY'(n)を出力する。
タイミング制御回路13は、レギュレート回路2から供給される調整電圧VKで動作し、一定周期の基準クロックCKを分周して、CCDイメージセンサ3の垂直走査及び水平走査のタイミングを決定する。そして、決定したタイミングに従って、垂直同期信号VT及び水平同期信号HTを生成すると共に、垂直同期信号VTに一致する周期でフレームシフト信号FTを生成する。
出力回路14は、調整電圧VKを受けて動作し、信号処理回路9から出力される画像データY’(n)を取り込んで、CPU(Central Processing Unit)16、メモリ17、ディスプレイドライバ18の外部機器にシステムバス15を介して出力する。CPU16は、外部から命令される指示に応答して、撮像装置、メモリ17、ディスプレイドライバ18の動作を制御する制御装置である。メモリ17は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、ハードディスク等の固定メモリであり、撮像装置から出力される画像データY'(n)を記憶する。ディスプレイドライバ18は、撮像装置から出力される画像データY'(n)を受けて表示パネル19を駆動し、再生画像を表示する。
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧VDD(例えば、3.2V)が供給されると、レギュレート回路2に取り込まれ、電源電圧VDDよりも低い調整電圧VK(例えば、2.9V)に調整されて出力される。次いで、この調整電圧VKは、駆動装置4及び信号処理装置7内の各回路に供給される。
駆動装置4側に供給された調整電圧VKは、正電圧発生用チャージポンプで正電圧側の所定電圧(例えば、5V)に昇圧されて電子シャッタ用の排出電圧としてCCDイメージセンサ3に供給される。また、駆動回路5に取り込まれた調整電圧VKは、負電圧発生用チャージポンプで負電圧側の所定の電圧(例えば、−5V)に昇圧されて垂直ドライバ6に供給される。そして、垂直ドライバ6を動作させ、CCDイメージセンサ3のフレーム転送及びライン転送に必要なクロックパルスφf、φvが生成され、撮像部及び蓄積部に供給される。
一方、信号処理装置7側に供給された調整電圧VKは、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14の各回路に取り込まれ、各回路を動作させる。タイミング制御回路13で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ8でCCDイメージセンサ3の水平転送に必要なクロックパルスφhが生成される。また、信号処理回路9でCCDイメージセンサ3から出力される画像信号Y(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Y'(n)が出力回路14からシステムバス15を介して出力される。
上述した撮像装置に搭載される信号処理装置においては、バッテリからの電源電圧をレ
ギュレート回路で所定の調整電圧に調整した後に、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理装置内の回路に供給される電源電圧は単一であり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路の動作電圧に合わせて調整電圧の電圧値が設定されている。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
ギュレート回路で所定の調整電圧に調整した後に、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理装置内の回路に供給される電源電圧は単一であり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路の動作電圧に合わせて調整電圧の電圧値が設定されている。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
そこで、本願発明は、上述の問題に鑑み、信号処理回路及び出力回路のそれぞれに独立して電源電圧を供給し、消費電力を低減することのできる画像信号処理装置の提供を目的とする。
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、電源電圧を取り込んで前記電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに応じた第1の電圧より高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えることにある。
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電源電圧を供給することができる。これにより、不要な電力消費を防止することができ、消費電力の低減を図ることができる。
図1は、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図4と同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置21内の信号処理回路9及び出力回路14に対して、それぞれレギュレート回路を設け、各回路に独立して電源電圧を供給することにある。
信号処理装置21は、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14から構成され、CCDイメージセンサ3から出力される画像信号Y(t)に対して所定の信号処理を施し、信号処理の施された画像信号をメモリ17やディスプレイドライバ18等の外部機器に出力する。更に、信号処理装置21は、第1及び第2のレギュレート回路22、23を有し、水平ドライバ8及び信号処理回路9の前段に第1のレギュレート回路22が接続され、出力回路14の前段に第2のレギュレート回路23が接続される。
水平ドライバ8は、タイミング制御回路13から供給される水平同期信号HTに従うタイミングで、水平転送クロックφhを生成し、CCDイメージセンサ3の水平転送部に供給する。
信号処理回路9は、アナログ処理部10、A/D変換器11、デジタル処理部12から構成される。この信号処理回路9は、CCDイメージセンサ3の出力レベルに応じた第1の電圧で動作し、CCDイメージセンサ3から出力される画像信号に対して、所定の信号処理を施す。アナログ処理部10は、CCDイメージセンサ3から出力される画像信号Y
(t)に対して、CDS(Correlated Double Sampling:相関二重サンプリング)、AGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施す。CDSでは、リセットレベルと信号レベルとを繰り返す画像信号Y(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。AGCでは、CDSで取り出された画像信号を1画面或いは、1垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。A/D変換器11は、アナログ処理部10から出力される画像信号をCCDイメージセンサ3の出力タイミングに同期して規格化し、デジタル信号の画像データY(n)を出力する。
(t)に対して、CDS(Correlated Double Sampling:相関二重サンプリング)、AGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施す。CDSでは、リセットレベルと信号レベルとを繰り返す画像信号Y(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。AGCでは、CDSで取り出された画像信号を1画面或いは、1垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。A/D変換器11は、アナログ処理部10から出力される画像信号をCCDイメージセンサ3の出力タイミングに同期して規格化し、デジタル信号の画像データY(n)を出力する。
デジタル処理部12は、画像データY(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データY'(n)を生成する。例えば、色分離処理においては、CCDイメージセンサ3の撮像部に装着されるカラーフィルタの色配列に従って画像データY(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
タイミング制御回路13は、一定周期の基準クロックCKをカウントする複数のカウンタから構成され、CCDイメージセンサ3の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路13は、クロック供給端子(図示せず)を介して供給される基準クロックCKを分周して、フレームタイミング信号FT、垂直同期信号VT及び水平同期信号HTを生成し、垂直ドライバ6及び水平ドライバ8に供給する。また、タイミング制御回路13は、アナログ処理部10、A/D変換器11及びデジタル処理部12に対してタイミング信号を供給し、各回路の動作をCCDイメージセンサ3の動作タイミングに同期させる。
出力回路14は、メモリ17やディスプレイドライバ18等の外部機器の入力レベルに対応する第2の電圧で動作し、信号処理回路9から出力される画像データY’(n)を、システムバス12を介して外部機器に出力する。
第1及び第2のレギュレート回路22、23は、電源供給端子を介してバッテリ(図示せず)から供給される電源電圧VDDを取り込んで所定の調整電圧を生成する。これら第1及び第2のレギュレート回路22、23は、次段の回路に合わせて出力電圧が設定されている。具体的には、第1のレギュレート回路22は、その出力電圧が次続の水平ドライバ8及び信号処理回路9の最適動作電圧(例えば、2.0〜2.5V)と同等となるように設定されており、第1の電圧VAを出力する。第2のレギュレート回路23においても、その出力電圧が出力回路14の最適動作電圧(例えば、2.9V)、即ち、外部機器の入力レベルに対応するように設定されており、第1の電圧VAより電圧値の高い第2の電圧VBを出力する。
また、第1及び第2のレギュレート回路22、23は、出力回路14と繋がるシステムバス15の使用状態に応じて動作するように構成されている。具体的には、システムバス15を介してデータやコントロール信号の伝達が行われず、システムバス15が使用されないとき、第1及び第2の電圧VA、VBの出力を停止する。即ち、第1及び第2のレギュレート回路22、23は、システムバス15の状態を示す制御信号REを受けて動作するように構成され、制御信号REがシステムバス15の未使用状態を示すとき、第1及び第2の電圧VA、VBの出力を停止する。この構成によれば、CCDイメージセンサ3及び外部機器が停止しており、システムバス15が使用されないときに、信号処理回路9及び出力回路14に対して、電源電圧が供給されるのが防止される。これは、信号処理装置が外部に接続されるバッテリを電源として動作している場合に有効である。バッテリを電源と
して用いる場合、CCDイメージセンサ3及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置に電源電圧が供給され得る。従って、信号処理回路9及び出力回路14が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、CCDイメージセンサ3及び外部機器が停止中に、第1及び第2の電圧のVA、VBの出力を停止することで、信号処理回路9及び出力回路14内で発生する電流リークを確実に防止し、電力消費を抑制することができる。
して用いる場合、CCDイメージセンサ3及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置に電源電圧が供給され得る。従って、信号処理回路9及び出力回路14が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、CCDイメージセンサ3及び外部機器が停止中に、第1及び第2の電圧のVA、VBの出力を停止することで、信号処理回路9及び出力回路14内で発生する電流リークを確実に防止し、電力消費を抑制することができる。
そして、上述の構成を有する信号処理装置21は、次のように動作する。先ず、バッテリからの電源電圧VDD(例えば、3.2V)が供給されると、電源電圧VDDが第1及び第2のレギュレート回路22、23に取り込まれる。第1のレギュレート回路22に供給された電源電圧VDDは、水平ドライバ8及びアナログ回路9の最適動作電圧と同等の第1の電圧VAに変換される。そして、第1の電圧VAは、水平ドライバ8及び信号処理回路9に供給され、水平ドライバ8及び信号処理回路9が動作する。
第2のレギュレート回路23に供給された電源電圧VDDは、外部機器の入力レベルに応じた第2の電圧VBに変換される。そして、第2の電圧VBは、出力回路14に供給され、出力回路14が動作する。
このように、信号処理装置21内に複数のレギュレート回路を設け、信号処理回路9及び出力回路14の各回路に対してそれぞれレギュレート回路を配置することで、独立して電源電圧を供給することができる。これにより、信号処理回路9及び出力回路14の各回路に対して互いに異なる電源電圧を供給することができ、消費電力の低減を図ることができる。更に、レギュレート回路の出力電圧の設定を、信号処理回路9及び出力回路14の各回路の最適な動作電圧に対応付けることにより、それぞれに最適な電源電圧を供給することができる。これにより、各回路の動作特性の向上を図ることができる。
図2は、第1及び第2のレギュレート回路22、23の一例を示す回路構成図である。第1及び第2のレギュレート回路22、23の各回路は、基本的に同一の構成であり、接続切換部31、Pチャンネル型トランジスタ32、抵抗器列33、コンパレータ34及び基準電圧発生部35で構成される。接続切換部31は、電源供給端子とPチャンネル型トランジスタ32との間に接続される。Pチャンネル型トランジスタ32は、接続切換部31とレギュレート回路の出力端子との間に接続され、ゲートがコンパレータ34の出力端子に接続される。抵抗器列33は、Pチャンネル型トランジスタ32のドレインと接地側との間に抵抗器33a及び抵抗器33bが直列に接続されて構成され、抵抗器33aと抵抗器33bとの中間点がコンパレータ34の非反転入力端子に接続される。基準電圧発生部35は、コンパレータ34の反転入力端子に接続される。
第1及び第2のレギュレート回路22、23は、次のように動作する。ここで、抵抗器33a及び抵抗器33bの抵抗値をそれぞれR1、R2とする。先ず、電源供給端子を介して電源電圧VDDが供給されると、Pチャンネル型トランジスタ32がオンし、電源電圧VDDが抵抗器列33に供給される。次いで、抵抗器列33によって電源電圧VDDが分圧されて、抵抗器列33の中間点の電位VXがVX=(R2/(R1+R2))・VDDとなり、コンパレータ34の非反転入力端子に供給される。
次いで、コンパレータ34が分圧電圧VXと反転入力端子に供給される基準電圧VRとの電位差に応じて動作し、分圧電圧VXと基準電圧VRが等しくなるようにPチャンネル型トランジスタ32のオン抵抗を制御する。具体的には、基準電圧VRよりも分圧電圧VXの方が高い場合にPチャンネル型トランジスタ32をオンする方向に動作し、基準電圧VRよりも分圧電圧VXの方が低い場合にPチャンネル型トランジスタ32をオフする方向に動作する。そして、抵抗器列33を構成する各抵抗器33a、33bの抵抗値R1、R2の比
と、基準電圧発生部35から出力される基準電圧VRとによって、一定の電圧VOUT=((R1+R2)/R2)・VRがレギュレート回路の出力端子側に生成され、調整電圧として次段の回路に供給される。
と、基準電圧発生部35から出力される基準電圧VRとによって、一定の電圧VOUT=((R1+R2)/R2)・VRがレギュレート回路の出力端子側に生成され、調整電圧として次段の回路に供給される。
このようにレギュレート回路から出力される調整電圧は、抵抗器列33の分圧比及び基準電圧VRによって決定される。従って、第1及び第2のレギュレート回路22、23の各回路において、次段の回路の最適動作電圧に応じて、抵抗器列33の分圧比及び基準電圧VRが設定され、各回路に適した調整電圧が生成される。
第1及び第2のレギュレート回路22、23の各回路は、上述の構成に加え、接続切換部31、コンパレータ34及び基準電圧発生部35が、システムバス15の使用状態に応じて動作するように構成されている。具体的には、接続切換部31、コンパレータ34及び基準電圧発生部35は、制御信号REを受けて動作し、制御信号REがシステムバス15の使用中に対応するレベルを示すとき、接続切換部31が電源供給端子とPチャンネル型トランジスタ32とを接続し、基準電圧発生部35が基準電圧VRを出力し、コンパレータ34が分圧電圧VXと基準電圧VRとを等しくするように動作する。一方、制御信号REがシステムバス15の未使用に対応するレベルを示すとき、接続切換部31が電源供給端子とPチャンネル型トランジスタ32との接続を遮断し、コンパレータ34及び基準電圧発生部35がその動作を停止する。
このようにシステムバス15の使用状態に応じて、レギュレート回路を構成する各部の動作を停止することで、信号処理回路9及び出力回路14での電流リークを防止するだけでなく、レギュレート回路自体での電力消費を防止することができる。これにより、消費電力を更に低減させることができる。
尚、本願発明においては、第1及び第2のレギュレート回路22、23を信号処理装置21に内蔵し、同一の半導体基板上に形成して1チップ構成としている。これにより、第1及び第2のレギュレート回路22、23を、信号処理装置21を構成する他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
図3は、本願発明の第2の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図1と同一の構成については、同じ符号が付してあり、その説明を割愛する。
信号処理装置21’は、水平ドライバ8、信号処理回路9、タイミング制御回路13、出力回路14及び第1乃至第3のレギュレート回路22、23、41で構成される。この信号処理装置21’は、アナログ処理部10及びA/D変換器11の前段に第1のレギュレート回路22を設け、出力回路14の前段に第2のレギュレート回路23を設け、更に、デジタル処理部12及びタイミング制御回路13の前段に第3のレギュレート回路41を設ける。
第1のレギュレート回路22は、アナログ処理部10及びA/D変換器11の最適な動作電圧(例えば、2.5V)と同等の電圧を出力するように設定されており、バッテリ(図示せず)からの電源電圧VD Dを取り込んで、第1の電圧VAを生成する。第2のレギュレート回路23は、出力回路14の最適動作電圧(例えば、2.9V)、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧VDDを取り込んで、第1の電圧VAより電圧値の高い第2の電圧VBを生成する。第3のレギュレート回路41は、デジタル処理部12及びタイミング制御回路13の最適な動作電圧(例えば、2.0V)と同等の電圧を出力するように設定されており、バッテリからの
電源電圧VDDを取り込んで、第1の電圧VAより電圧値の低い第3の電圧VCを生成する。
電源電圧VDDを取り込んで、第1の電圧VAより電圧値の低い第3の電圧VCを生成する。
このように、アナログ処理部10及びデジタル処理部12の各部に対してレギュレート回路を配置することで、アナログ処理部10及びデジタル処理部12の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第3のレギュレート回路41で、第1の電圧VAより電圧値の低い第3の電圧VCを生成し、独立してデジタル処理部12に供給することで、消費電力の低減を図ることができる。
また、第1乃至第3のレギュレート回路22、23、41の各レギュレート回路は、図2に示すものと同一の構成であり、次段の回路の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されていると共に、制御信号REを受けて動作するように構成される。即ち、制御信号REがシステムバス15の使用の停止に対応するレベルを示すとき、第1乃至第3の電圧VA〜VCの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、システムバス15が未使用のときのアナログ処理部10、デジタル処理部12及び出力回路14における電流リークによる電力消費を防止する共に、レギュレート回路自身における電力消費を抑制する。
図4は、本願発明の第3の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図1乃至図3と同一の構成については、同じ符号が付してあり、その説明を割愛する。
この第3の実施形態において、図1乃至図3に示す第1の実施形態や第2の実施形態と相違する点は、外部レギュレート回路2を設け、この外部レギュレート回路2からの出力電圧を信号処理装置51内の水平ドライバ8、アナログ処理部10及びA/D変換器11に供給する点にある。
外部レギュレート回路2は、図6に示すものと同一の構成を有し、その出力電圧(調整電圧VK)を信号処理装置51に供給する。ただし、この第3の実施形態では、調整電圧VKが水平ドライバ8、アナログ処理部10及びA/D変換器11の最適な動作電圧(例えば、2.5V)に合わせて設定されている。第3の実施形態においては、この外部レギュレート回路2からの出力電圧が、信号処理装置51に対する電源電圧となっている。
信号処理装置51は、先の信号処理装置21、21’と同様に、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14を有し、デジタル処理部12の前段に第1のレギュレート回路22、出力回路14の前段に第2のレギュレート回路23を設けて構成される。
第1のレギュレート回路22は、デジタル処理部12及びタイミング制御回路13の最適な動作電圧(例えば、2.0V)と同等の電圧を出力するように設定されており、外部レギュレート回路2からの電源電圧を取り込んで、第1の電圧VA’を生成する。第2のレギュレート回路23は、図1及び図3と同様であり、外部機器の入力レベルに応じた第2の電圧(VB)を生成する。また、これら2つの内部レギュレート回路は、図1及び図3のレギュレート回路と同様に、制御信号REに受けて動作する。これにより、システムバス15が未使用のときの電力消費を防止することができる。
この第3の実施形態においても、第1の実施形態や第2の実施形態と同様に、信号処理装置51内の各回路に適した電圧を供給することができる。これにより、信号処理装置51の動作特性を向上させることができると共に、消費電力の低減を図ることができる。
図5は、本願発明の第4の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図1乃至図4と同一の構成については、同じ符号が付してあり、その説明を割愛する。
この第4の実施形態において、先の第3の実施形態と相違する点は、信号処理装置61内のデジタル信号処理部12、タイミング制御回路13及び出力回路14で第1のレギュレート回路22を共有化する点にある。この第4の実施形態は、CPU16、メモリ17等の外部機器の都合によって、外部機器の入力レベルがデジタル処理部12、タイミング制御回路13と略同じ電圧(例えば、2.0V、或いは、2.0V付近)となる場合に適用できる。
第1のレギュレート回路22は、外部レギュレート回路2からの出力電圧を取り込んで、デジタル処理部12、タイミング制御回路13及び出力回路14に適した動作電圧(例えば、2.0V)に合わせて設定された第1の電圧VA’を生成する。また、この第1のレギュレート回路22は、図1乃至図4に示す内部レギュレート回路と同様に、制御信号REに受けて動作する。これにより、システムバス15が未使用のときの電力消費を防止することができる。
この第4の実施形態によれば、回路規模の縮小を可能としながら、先の第1乃至第3の実施形態と同様の効果を得ることができる。
以上、図1乃至図5を参照しつつ、本願発明の実施形態を説明した。以上の実施形態においては、水平ドライバ8に対して、アナログ処理部10及びA/D変換器11と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、CCDイメージセンサ3の仕様によって、水平ドライバ8の最適な動作電圧がアナログ処理部10及びA/D変換器11の動作電圧よりもデジタル処理部12及びタイミング制御回路13の動作電圧に近くなったような場合には、デジタル処理部12及びタイミング制御回路13と同等の電圧を供給する構成としても良い。
2:レギュレート回路、3:CCDイメージセンサ、4:駆動装置、5:昇圧回路、6:垂直ドライバ、7、21、21’、51、61:信号処理装置、8:水平ドライバ、9:信号処理回路、10:アナログ処理部、11:A/D変換器、12:デジタル処理部、13:タイミング制御回路、14:出力回路、15:システムバス、16:メモリ、17:ディスプレイドライバ、22:第1のレギュレート回路、23:第2のレギュレート回路、41:第3のレギュレート回路、31:接続切換部、32:Pチャンネル型トランジスタ、33:抵抗器列、34:コンパレータ、35:基準電圧発生部
Claims (6)
- 固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、
電源電圧を取り込んで前記電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、
前記電源電圧を取り込んで前記外部機器の入力レベルに応じた前記第1の電圧より高い第2の電圧を発生する第2のレギュレート回路と、
前記第1の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記第2の電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことを特徴とする画像信号処理装置。 - 請求項1に記載の画像信号処理装置において、
前記第1及び第2のレギュレート回路は、前記出力回路が接続されるバスの使用状態に応じて動作し、前記バスの使用が停止されている間の少なくとも一部の期間に、前記第1及び第2の電圧の出力を停止することを特徴とする画像信号処理装置。 - 請求項1又は請求項2に記載の画像信号処理装置において、
前記電源電圧を取り込んで第3の電圧を発生する第3のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記デジタル処理部は、前記第3の電圧を受けて動作することを特徴とする画像信号処理装置。 - 請求項3に記載の画像信号処理装置において、
前記第3のレギュレート回路は、前記第1の電圧より電圧値の低い前記第3の電圧を出力することを特徴とする画像信号処理装置。 - 請求項3又は請求項4に記載の画像信号処理装置において、
前記第3のレギュレート回路は、前記出力回路が接続されるバスの使用状態に応じて動作し、前記バスの使用が停止されている間の少なくとも一部の期間に、前記第3の電圧の出力を停止することを特徴とする画像信号処理装置。 - 請求項1又は請求項2に記載の画像信号処理装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を受けて動作し、
前記デジタル処理部は、前記第1の電圧を受けて動作することを特徴とする画像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268784A JP2009017604A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001233805 | 2001-08-01 | ||
JP2008268784A JP2009017604A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002107897A Division JP2003116069A (ja) | 2001-08-01 | 2002-04-10 | 画像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009017604A true JP2009017604A (ja) | 2009-01-22 |
Family
ID=40357840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268784A Pending JP2009017604A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009017604A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340244A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 出力インターフェース回路 |
JPH09219806A (ja) * | 1996-02-13 | 1997-08-19 | Sony Corp | 撮影装置 |
JPH09247930A (ja) * | 1996-03-07 | 1997-09-19 | Sony Corp | 安定化電源回路 |
JPH09246942A (ja) * | 1996-03-08 | 1997-09-19 | Toshiba Corp | 半導体出力回路 |
JPH10134134A (ja) * | 1996-10-29 | 1998-05-22 | Sony Corp | 撮像装置 |
JPH10304134A (ja) * | 1997-04-28 | 1998-11-13 | Fuji Photo Film Co Ltd | 画像読取装置 |
JPH10337001A (ja) * | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
JPH11212687A (ja) * | 1998-01-26 | 1999-08-06 | Fujitsu Ltd | バス制御装置 |
JPH11331682A (ja) * | 1989-12-23 | 1999-11-30 | Olympus Optical Co Ltd | 電子的撮像装置 |
JP2000224495A (ja) * | 1998-11-24 | 2000-08-11 | Canon Inc | 撮像装置及びそれを用いた撮像システム |
-
2008
- 2008-10-17 JP JP2008268784A patent/JP2009017604A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11331682A (ja) * | 1989-12-23 | 1999-11-30 | Olympus Optical Co Ltd | 電子的撮像装置 |
JPH08340244A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 出力インターフェース回路 |
JPH09219806A (ja) * | 1996-02-13 | 1997-08-19 | Sony Corp | 撮影装置 |
JPH09247930A (ja) * | 1996-03-07 | 1997-09-19 | Sony Corp | 安定化電源回路 |
JPH09246942A (ja) * | 1996-03-08 | 1997-09-19 | Toshiba Corp | 半導体出力回路 |
JPH10134134A (ja) * | 1996-10-29 | 1998-05-22 | Sony Corp | 撮像装置 |
JPH10304134A (ja) * | 1997-04-28 | 1998-11-13 | Fuji Photo Film Co Ltd | 画像読取装置 |
JPH10337001A (ja) * | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
JPH11212687A (ja) * | 1998-01-26 | 1999-08-06 | Fujitsu Ltd | バス制御装置 |
JP2000224495A (ja) * | 1998-11-24 | 2000-08-11 | Canon Inc | 撮像装置及びそれを用いた撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8004601B2 (en) | Imaging apparatus using multiple regulators to decrease overall power consumption | |
US9258499B2 (en) | Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus for converting analog signal into digital signal | |
US8045049B2 (en) | Signal processor configured to process a first signal to generate a second signal | |
US8294801B2 (en) | Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method | |
US10506184B2 (en) | Solid-state image pickup element, method of driving solid-state image pickup element, and electronic apparatus | |
KR100496847B1 (ko) | 화상 신호 처리 장치 | |
JP4222772B2 (ja) | 画像信号処理装置 | |
KR100450365B1 (ko) | 화상 신호 처리 장치 | |
US5515103A (en) | Image signal processing apparatus integrated on single semiconductor substrate | |
US7843502B2 (en) | Programmable boost signal generation method and apparatus | |
US7420604B2 (en) | Image-processing device with image-pickup validity indication and processing method thereof | |
JP2009017604A (ja) | 画像信号処理装置 | |
JP2003298957A (ja) | 昇圧回路及びこれを用いた撮像装置 | |
JP2009038831A (ja) | 画像信号処理装置 | |
JP2009022053A (ja) | 撮像装置 | |
US8139135B2 (en) | Imaging apparatus and semiconductor device | |
JP2004179892A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |