JP2000224495A

JP2000224495A - 撮像装置及びそれを用いた撮像システム

Info

Publication number: JP2000224495A
Application number: JP11332980A
Authority: JP
Inventors: Toru Koizumi; 徹小泉; Tetsunobu Kouchi; 哲伸光地; Takumi Hiyama; 拓己樋山; Katsuto Sakurai; 克仁櫻井; Katsuhisa Ogawa; 勝久小川; Toshitake Ueno; 勇武上野; Shigetoshi Sugawa; 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-11-24
Filing date: 1999-11-24
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】ノイズを低減し、消費電力を低減する。【解決手段】受光素子を画素毎に有する複数の画素か
らなる画素部１ａ、画素部の画素を選択するための走査
部１ｂ，１ｃを有するセンサブロック１と、センサブロ
ック１から出力された信号を処理するための信号処理ブ
ロック２とを有する同一半導体基板内に集積化された撮
像装置において、センサブロック１で使用される電源電
圧もしくはクロック信号の振幅もしくはハイレベルが信
号処理ブロック２の電源電圧より高い撮像装置を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換機能を有
するセンサブロックと、画素部からの信号を処理する信
号処理ブロックとを有する撮像装置およびそれを用いた
撮像システムに関するものである。

【０００２】

【従来の技術】フォトダイオード等の受光素子を画素毎
に有する複数の画素からなる画素部、該画素部の画素を
選択するための走査部を有するセンサブロックと、該セ
ンサブロックから出力された信号を処理するためのアン
プ等を有する信号処理ブロックとを同一半導体基板内に
集積化した撮像装置がある。なお画素部がＣＭＯＳ製造
プロセスで形成されるセンサはＣＭＯＳセンサと呼ばれ
る。

【０００３】近年、デジタルカメラなどの要求から、ダ
イナミックレンジが広く、Ｓ／Ｎ比が高く、消費電力の
低い撮像装置が要求されている。

【０００４】

【発明が解決しようとする課題】画素部と画素を選択す
るための走査部を有するセンサブロックと、このセンサ
ブロックから出力された信号を処理するための信号処理
ブロックとを有する撮像装置において、従来は、単一電
源が利用され、信号処理ブロックが重視される場合は、
この信号処理ブロックに合わせてセンサブロックの電源
電圧を下げており、この結果、ダイナミックレンジを犠
牲にすることになる。

【０００５】一方、ＣＣＤ等に用いられる埋め込み型の
フォトダイオードは、Ｓ／Ｎ比の高い信号を得ることが
可能であるが、一般に電源電圧が高く、信号処理ブロッ
クのクロックノイズの増大を引き起こす。また、電源電
圧が高くなると信号処理ブロックの各ＭＯＳトランジス
タに代表される絶縁ゲート型トランジスタにかかる電界
が高くなり、インパクトイオン化現象が生じやすくな
り、この現象によるノイズ電荷がセンサブロックにまで
および、特に画素部を埋め込み型のフォトダイオードと
した場合に、電源電圧が高いのでこのノイズが生じやす
い。

【０００６】また、信号処理ブロックに対してもセンサ
ブロックと等しい電源電圧を用いた場合、高い電源電圧
を信号処理ブロックに利用することで、消費電力を高く
する要因となる。

【０００７】

【課題を解決するための手段】本発明の目的は、消費電
力の軽減を可能とする撮像装置及び撮像システムを提供
することである。

【０００８】上記の目的を達成するために、本発明は、
受光素子を画素毎に有する複数の画素からなる画素部、
該画素部の画素を選択するための走査部を有するセンサ
ブロックと、該センサブロックから出力された信号を処
理するための信号処理ブロックと、前記センサブロック
で使用される電源電圧もしくはクロック信号の振幅もし
くはハイレベルを前記信号処理ブロックの電源電圧より
高くするための手段と、を有する同一半導体基板に集積
化された撮像装置およびそれを用いた撮像システムを提
供する。

【０００９】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００１０】（第１実施例）図１は、同一半導体基板内
に集積化された撮像装置の概略的な構成を示すブロック
図である。同図に示すように、撮像装置はセンサブロッ
ク１と信号処理ブロック２とを有する。センサブロック
１は、画素部１ａ、画素部１ａを垂直方向に走査する垂
直走査部１ｂ、画素部１ａを水平方向に走査する水平走
査部１ｃから構成されている。また、信号処理ブロック
２は、オートゲインコントロール等を含むアンプ部２
ａ、Ａ／Ｄ（アナログ／デジタル）変換回路２ｂ、Ａ／
Ｄ変換回路２ｂからの信号を信号処理する信号処理部２
ｃから構成されている。

【００１１】図２は、画素部の一画素の構成を示す概略
的構成図である。また図７は画素部の一画素の他の構成
を示す概略的構成図である。図１において、ＰＤは埋め
込み型フォトダイオード、ＴＸは埋め込み型フォトダイ
オードＰＤからの信号電荷を転送する転送用ＭＯＳトラ
ンジスタ、ＦＤは転送された信号電荷が保持されるフロ
ーティングディフュージョン（電荷電圧変換部とな
る。）、ＳＦはＦＤとゲートが接続される増幅用ＭＯＳ
トランジスタ、ＳＥＬは選択用ＭＯＳトランジスタ、Ｒ
ＥＳはＦＤ及び増幅用ＭＯＳトランジスタＳＦをリセッ
トするリセット用ＭＯＳトランジスタである。選択用Ｍ
ＯＳトランジスタＳＥＬは定電流源を構成するＭＯＳト
ランジスタＭとの間でソースフォロア回路を構成する。
図７は選択用ＭＯＳトランジスタＳＥＬと増幅用ＭＯＳ
トランジスタＳＦとの配置を変えた場合の構成例を示し
ている。

【００１２】画素部の受光素子として、埋め込み型フォ
トダイオードを用いた場合には、埋め込み型フォトダイ
オードを空乏化させて、蓄積された電荷を画素内のＦＤ
（フローティングディフュージョン）に転送させるため
に、画素内のＦＤを空乏化電圧以上に設定することが求
められ、この結果、電源電圧が５Ｖ（ボルト）もしくは
それ以上にする必要がある。

【００１３】本実施例では、センサブロック１の電源電
圧を５Ｖ、信号処理ブロック２の電源電圧を４Ｖとし
た。

【００１４】以下、埋め込み型フォトダイオードについ
て図３を用いて説明する。

【００１５】図３に示すように、埋め込み型フォトダイ
オードは、ｐウェル１１にｎ型領域１２が形成され、ｎ
型領域１２の基板面にはｐ⁺型領域１４が形成されて構
成される。

【００１６】ｎ型領域１２に蓄積された電荷はゲート電
極１５に電圧が印加されると、フローティングディフュ
ージョン領域（ｎ⁺型領域）１３に転送可能となる。埋
め込み型フォトダイオードは、ｐ⁺型領域１４とｎ型領
域１２との接合部及びｐウェル１１とｎ型領域１２との
接合部に逆バイアスがかかると、ｎ型領域１２におい
て、ｐ⁺型領域１４とｎ型領域１２との接合部から空乏
層（図中点線部分）が広がり、ｐウェル１１とｎ型領域
１２との接合部から空乏層（図中点線部分）が広がり、
上下から広がった空乏層どうしが接するようになり、そ
のときの空乏化電圧（Ｖdep ）よりもフローティングデ
ィフュージョン領域１３の電圧（ＶFD）を高くすること
で（ＶFD＞Ｖdep ）、ｎ型領域１２に蓄積された電荷を
すべてフローティングディフュージョン領域（ｎ⁺型領
域）１３に転送することができる。

【００１７】信号処理部２ｃは、図４に示すように、Ｙ
／Ｃ分離回路１１２ａ、輝度信号処理回路１１２ｂ、色
信号処理回路１１２ｃ、色抑圧回路１１２ｄ、デジタル
出力変換回路１１２ｅ及びマイクロコンピュータ１１５
から構成される。

【００１８】マイクロコンピュータは、Ｙ／Ｃ分離回路
１１２ａ等を制御するとともに、輝度信号、色信号を受
信し、その受信した信号に基づいて焦点調整、露光制御
等を行う。

【００１９】なお、センサブロックの電源電圧を５Ｖに
し、信号処理ブロックの電源電圧を５Ｖから４Ｖに下げ
た場合、クロックノイズはその振幅に比例することから
４／５になる。また、デジタル回路の消費電力は、１／
２・ｆ・Ｃ・Ｖ²で表されることから、電源電圧が４／
５になることで、消費電力は６４％まで減少する。一
方、アンプに代表されるアナログ回路の消費電力は、Ｉ
・Ｖで表され、形式を変えない限り貫通電流Ｉは変化し
ないので、消費電力は電源電圧の低下分に対応して４／
５に減少する。

【００２０】センサ出力のみを出力する撮像装置ではロ
ジック回路の消費電力がごくわずかで、そのほとんどが
アナログ回路なので、消費電力は８０％程度にとどまる
が、大規模なデジタル信号処理を搭載した撮像装置では
デジタル回路の消費電力が大きな割合を占めるので消費
電力の減少はより大きなものとなる。

【００２１】また、上記に説明した実施例において示し
た図３のような埋め込み型のフォトダイオードを有する
画素を持つ撮像装置の場合に、本実施例は従来のものと
比べて特にＳ／Ｎ比の向上、消費電力の低減等の効果を
有するが、画素の構成はこれに限るものではなく、光信
号を電荷に変換して出力できる機能を有する他の画素構
造のものでもよい。

【００２２】次に、図５を用いてセンサブロックと、信
号処理ブロックの電源電圧を異ならせるための具体的回
路構成を説明する。

【００２３】図５において、図１及び図２と同じ構成部
については、同じ番号を付してある。１００は、センサ
ブロック１と、信号処理ブロック２を同一半導体基板に
集積した撮像装置であり、センサブロック、信号処理ブ
ロックに異なる電圧値の電源電圧を加えるための電圧供
給用端子５ａ，５ｂを設けている。垂直走査部１ｂは、
垂直シフトレジスタ１ｆ、ＡＮＤ回路、パルス供給線１
ｈ〜１ｊを含む構成であり、ＡＮＤ回路１ｇは、垂直シ
フトレジスタ及び、パルス供給線からパルスが入力され
た場合に、トランジスタをＯＮにするためのパルスが出
力される。水平走査部１ｃは、水平シフトレジスタ１
ｋ、ＡＮＤ回路１ｇ、パルス供給線１ｌを含む構成であ
り、ＡＮＤ回路１ｇは、水平シフトレジスタ及び、パル
ス供給線からパルスが入力された場合に、トランジスタ
をＯＮにするためのパルスが出力される。

【００２４】電圧供給部３からの電圧は、降圧回路４
ａ、降圧回路４ｂによって、それぞれ５Ｖ，４Ｖに設定
される。そして、電圧供給端子５ａに印加された電圧
は、電圧供給線６ａによって伝えられ、電圧供給端子５
ｂに印加された電圧は、電圧供給線６ｂによって伝えら
れる。

【００２５】本実施例では、電圧供給線６ａの電圧が、
それぞれの画素の増幅用ＭＯＳトランジスタのドレイン
から電源電圧として供給されるとともに、リセット用Ｍ
ＯＳトランジスタからリセット電圧として供給する構成
となっている。さらに、電圧供給線６ａの電圧は、ＡＮ
Ｄ回路１ｇの駆動電圧となる構成となっており、ＡＮＤ
回路からは、電圧供給線６ａの電圧である５Ｖのパルス
が出力される。

【００２６】また、電圧供給線６ｂの電圧は、信号処理
ブロック内のアンプ部２ａ、Ａ／Ｄ変換回路２ｂ、信号
処理部２ｃの電源電圧として供給される構成となってい
る。

【００２７】（第２実施例）図６は、センサブロック
と、信号処理ブロックの電源電圧を異ならせるための具
体的回路構成である。

【００２８】第２の実施例が第１の実施例と異なるの
は、電圧を供給するための電圧供給用端子５ｃを１つと
して、降圧回路４ｄを撮像装置１００内に設けることに
よって、電圧供給線６ｃから供給される電圧の値を下
げ、信号処理部に含まれるアンプ部等の電源電圧として
いる点である。それ以外の点は、第１の実施例と同じで
ある。

【００２９】電圧供給部からの電圧は、降圧回路４ｃに
よって５Ｖに設定され、電圧供給線６ｃによって５Ｖの
電圧がセンサブロックに加えられる。また、電圧供給線
６ｃの５Ｖの電圧値は、降圧回路４ｄによって４Ｖに設
定され、信号処理ブロックに加えられる。

【００３０】また、以上の実施例１及び実施例２では、
信号処理ブロック内のそれぞれの回路部には、同じ電圧
値の電源電圧としているが、例えば、センサブロックの
電源電圧を６．５Ｖ、信号処理ブロックのアンプ部は５
Ｖ、信号処理ブロックのＡ／Ｄ変換部、信号処理部は、
３．３Ｖとする構成でもよい。

【００３１】具体的回路構成としては、電圧供給端子を
３つ設け、それぞれの端子から異なる電圧を加える構成
でもよいし、電圧供給端子は、１つとして、撮像装置内
に降圧回路を２つ設けることによって、３つの異なる電
圧を形成する構成としてもよい。

【００３２】ダイオードを有する画素を持つ撮像装置の
場合に、本実施例は従来のものと比べて特にＳ／Ｎ比の
向上、消費電力の低減等の効果を有するが、画素の構成
はこれに限るものではなく、光信号を電荷に変換して出
力できる機能を有する他の画素構造のものでもよい。

【００３３】（第３実施例）実施例１及び実施例２で
は、センサブロック全体に電源電圧５Ｖを供給したが、
本実施例では図２に示すセンサブロックの画素部のリセ
ット信号線と行選択信号線のみに高い電圧６．５Ｖを供
給し、センサブロックのその他の構成部材には電源電圧
５．０Ｖを供給した。本実施例では選択用トランジスタ
ＳＥＬとリセット用トランジスタＲＥＳのゲートに高電
圧６．５Ｖを印加することでダイナミックレンジを拡大
することができる。なお、図７の画素構成でも同様な効
果を得ることができる。

【００３４】センサブロックの読み出し回路が例えば図
７に示すようなソースフォロア回路で構成される場合、
センサのダイナミックレンジを決定する一つの要因にソ
ースフォロア回路の上限がある。この上限は一般に電源
電圧Ｖddとなるが、選択用トランジスタＳＥＬのゲート
に同じ電圧Ｖddが印加される場合、電源電圧Ｖddから更
に選択用トランジスタＳＥＬの閾値電圧分下がった電圧
になる。選択用トランジスタＳＥＬのゲート電圧に電源
電圧Ｖddよりも高い電圧を印加することで、ソースフォ
ロア回路の上限は電源電圧Ｖddまで引き上げることがで
きる。このため、本実施例では、選択用トランジスタＳ
ＥＬのゲートに接続される、センサブロックの画素部の
行選択信号線に電圧６．５Ｖを供給した。

【００３５】またダイナミックレンジを抑制するもう一
つの要因にリセット電圧の上限がある。ソースフォロア
回路の入力レンジは、リセット電圧からＧＮＤまでとな
る。従って、リセット電圧を上げることでダイナミック
レンジを広げることができる。選択用トランジスタＳＥ
Ｌと同様にリセット電圧と同じ電圧がリセット用トラン
ジスタＲＥＳのゲートに印加された場合、リセット電圧
はリセット電源から閾値電圧分低い電圧でしかリセット
することができない。これを改善するには、リセット用
トランジスタＲＥＳのゲート電圧に充分高い電圧を入力
することで、リセット電圧とほぼ等しい電圧でリセット
することができる。このため、本実施例では、リセット
用トランジスタＲＥＳのゲートに接続される、センサブ
ロックの画素部のリセット信号線に電圧６．５Ｖを供給
した。

【００３６】上記のような、リセット信号線と行選択信
号線のみに、６．５Ｖの電圧を供給し、センサブロック
のその他の構成部に５．０Ｖの電圧を供給する具体的回
路構成図を図８に示す。

【００３７】本実施例では、電圧供給部３からの電圧
は、降圧回路４ｃによって５Ｖに設定され、電圧供給端
子５ｃに印加される。５Ｖに設定された電圧供給線６ｃ
のそのままの電圧が電源電圧として、選択用ＭＯＳトラ
ンジスタのドレインに供給されるとともに、ＡＮＤ回路
１ｇの駆動電圧として供給される。そして、昇圧回路４
ｅによって６．５Ｖになった電圧は、ＡＮＤ回路１ｇ′
に供給され、降圧回路４ｄによって、３．３Ｖにされた
電圧は、信号処理ブロック内のそれぞれの構成部に電源
電圧として供給される。

【００３８】（第４実施例）実施例１〜３では、センサ
ブロックの電源電圧を信号処理ブロックの電源電圧より
も高くした構成であるが、本実施例では、センサブロッ
クと信号処理ブロックの電源電圧を同じにし、センサブ
ロックで使用されるクロック信号のハイレベルを信号処
理ブロックの電源電圧よりも高くした構成である。

【００３９】具体的回路構成図を図９を用いて説明す
る。

【００４０】電圧供給部３からの電圧は、降圧回路４ｃ
によって３．３Ｖに設定され、電圧供給端子５ｃから供
給される。３．３Ｖに設定された電圧供給線の電圧は、
電源電圧として増幅用ＭＯＳトランジスタのドレインに
供給されるとともに、リセット電圧として、リセット用
ＭＯＳトランジスタのドレインに供給される。また、信
号処理ブロックのそれぞれの構成部の電源電圧としても
供給される。

【００４１】本実施例では、撮像装置内に昇圧回路を設
けている。それによって、電圧供給線の電圧は、昇圧回
路４ｅによって５Ｖに設定され、その電圧をＡＮＤ回路
１ｇの駆動電圧としている。

【００４２】以上のような構成とすることによって、Ａ
ＮＤ回路１ｇから出力されるクロック信号は、クロック
信号のハイレベルが５Ｖとなり、信号処理ブロックの電
源電圧よりも高くなる。

【００４３】（第５実施例）実施例１〜３では、センサ
ブロックの電源電圧を信号処理ブロックの電源電圧より
も高くした構成であるが、本実施例では、センサブロッ
クと信号処理ブロックの電源電圧を同じにし、センサブ
ロックで使用されるクロック信号の振幅を信号処理ブロ
ックの電源電圧よりも高くした構成である。

【００４４】具体的回路構成図を図１０を用いて説明す
る。

【００４５】電圧供給部３からの電圧は、降圧回路４ｃ
によって３．３Ｖに設定され、電圧供給端子５ｃから供
給される。３．３Ｖに設定された電圧供給線の電圧は、
電源電圧として増幅用ＭＯＳトランジスタのドレインに
供給されるとともに、リセット電圧として、リセット用
ＭＯＳトランジスタのドレインに供給される。また、信
号処理ブロックのそれぞれの構成部の電源電圧としても
供給される。

【００４６】本実施例では、撮像装置内に降圧回路を２
つ設けている。それによって、電圧供給線の電圧は、降
圧回路４ｆによって−２Ｖに設定され、その電圧をＡＮ
Ｄ回路１ｇの駆動電圧としている。また、電圧供給線の
電圧は、降圧回路４ｇによって３Ｖに設定され、その電
圧をＡＮＤ回路１ｇの駆動電圧としている。

【００４７】以上のような構成とすることによって、Ａ
ＮＤ回路１ｇから出力されるクロック信号は、クロック
信号の振幅が５Ｖとなり、信号処理ブロックの電源電圧
よりも高くなる。

【００４８】（第６実施例）センサブロック１の電源電
圧を６．５Ｖ、信号処理ブロック２の電源電圧を３．３
Ｖとした。本実施例では、センサブロック１と信号処理
ブロック２との間に電源電圧に差があるため、図１１に
示すように、水平走査部１ｃからの信号をレベルシフト
するレベルシフト回路１ｄを設け、レベルシフト回路１
ｄの出力をアンプ部２ａに接続した。なお、レベルシフ
ト回路は必ずしもセンサブロック１内に設ける必要はな
く、センサブロック１と信号処理ブロック２との間又は
信号処理ブロック２内に設けてもよい。ただし、電源電
圧が高く入力レンジ、出力レンジが広いセンサブロック
に入っている方が設計の自由度が高い。

【００４９】レベルシフト回路としては、簡単な構成例
として、例えば図１２に示すようにＭＯＳトランジスタ
と定電流源とで構成されるソースフォロア回路で構成す
ることができる。センサブロックの電源電圧を信号処理
ブロックの電源電圧よりも高くするための具体的構成
は、実施例１〜３のように構成することによって達成で
きる。又、センサブロックで使用するクロック信号のハ
イレベル又は振幅を信号処理ブロックの電源電圧よりも
高くするのは実施例４，５のように構成することによっ
て達成できる。

【００５０】（第７実施例）実施例６において、センサ
ブロックの電源電圧を６．５Ｖとし、信号処理ブロック
の電源電圧を３．３Ｖとしたが、この場合センサブロッ
クに用いられるＭＯＳトランジスタの耐圧をあげるため
に、信号処理ブロックに用いられるＭＯＳトランジスタ
よりも、ＭＯＳトランジスタのゲート酸化膜厚を厚く又
はウェル濃度を低下させた。なお、ゲート酸化膜厚とウ
ェル濃度との両方を制御することも可能である。ゲート
酸化膜厚が厚いセンサブロックに用いられるＭＯＳトラ
ンジスタの閾値電圧が信号処理ブロックに用いられるＭ
ＯＳトランジスタの閾値電圧に比し高くなる。

【００５１】具体的には、センサブロックに用いられる
ＭＯＳトランジスタの酸化膜厚を２０ｎｍ、信号処理ブ
ロックに用いられるＭＯＳトランジスタの酸化膜厚を８
ｎｍとすることで、センサブロックに用いられるＭＯＳ
トランジスタの耐圧をあげた。

【００５２】また、センサブロックに用いられるＭＯＳ
トランジスタのウェル濃度を４×１０¹⁶／ｃｍ³、信号
処理ブロックに用いられるＭＯＳトランジスタのウェル
濃度を８×１０¹⁶／ｃｍ³とすることで、同様にセンサ
ブロックに用いられるＭＯＳトランジスタの耐圧をあげ
ることができた。

【００５３】又、実施例１〜３においても、同様にセン
サブロックに用いられるＭＯＳトランジスタの耐圧をあ
げるようにしてもよい。

【００５４】なお、本発明に係わるセンサブロック、信
号処理ブロックの構成は上述した各実施例のものに特に
限定されるものでない。

【００５５】例えば、信号処理ブロックの構成は図１３
に示すように、アンプ部２ａのみから構成されるように
してもよく、センサブロックは以下に説明するように、
ノイズ信号を読み出して、センサ信号に含まれるノイズ
成分を減算処理する手段を設けてもよい。

【００５６】図１４は各画素からのセンサ信号からノイ
ズ成分を除去する回路構成を示すものである。図１４に
示す一画素の構成は図２に示したものと同じである。

【００５７】図１４に示すように、複数の画素が接続さ
れた垂直出力線には、ノイズ信号転送用のＭＯＳトラン
ジスタＭN 、及びセンサ信号転送用のＭＯＳトランジス
タＭS が接続され、ノイズ信号、センサ信号をそれぞれ
蓄積容量ＣN ，ＣS に蓄積するようになっている。蓄積
容量ＣN ，ＣS に蓄積されたノイズ信号、センサ信号は
減算器Ａにより差分処理されてノイズ成分が除去された
センサ信号が出力される。なお、画素がマトリクス状に
配されたエリアセンサでは、ＭＯＳトランジスタＭN ，
ＭS 、蓄積容量ＣN ，ＣS は各垂直出力線ごとに設けら
れ、水平走査部により一行分の画素のそれぞれのノイズ
信号、センサ信号を各垂直出力線ごとに順次減算器Ａに
転送することで差分処理を行っていく。

【００５８】なお、φTX，φRES ，φSEL ，φN ，φS
はそれぞれ、転送用ＭＯＳトランジスタＴＸを制御する
パルス信号、リセット用ＭＯＳトランジスタＲＥＳを制
御するパルス信号、選択用ＭＯＳトランジスタＳＥＬを
制御するパルス信号、ノイズ信号転送用ＭＯＳトランジ
スタＭN を制御するパルス信号、センサ信号転送ＭＯＳ
トランジスタＭS を制御するパルス信号である。

【００５９】図１５は図１４の回路の動作を説明するタ
イミングチャートである。まず、φRES をハイレベルと
して、フローティングディフュージョン領域（ＦＤ）を
リセットし、その後φN をハイレベルとしてノイズ信号
を蓄積容量ＣN に転送する。次にφTXをハイレベルとし
て、フローティングディフュージョン領域にフォトダイ
オードＰＤから信号電荷を転送し、φS をハイレベルと
して、センサ信号（ノイズ成分を含む）を蓄積容量ＣS
に転送する。こうして、蓄積容量ＣN ，ＣS に蓄積され
たノイズ信号、センサ信号を減算器Ａにより差分処理
し、ノイズ成分が除去されたセンサ信号を出力する。

【００６０】（第８実施例）図１６は上記で説明した撮
像装置１００を用いた撮像システムを示すブロック図で
ある。

【００６１】図１６において、１０１はレンズ系であ
り、１０２は絞り、１０３，１０５，１０７はモータ、
１０４はモータ１０３を制御する変倍レンズ駆動手段、
１０６はモータ１０５を制御して絞り１０２を駆動する
絞り機構駆動手段、１０８はモータ１０７を制御するフ
ォーカスコンペレンズ駆動手段である。また、１００は
レンズ系１０１から入射した光信号を光電変換し、所定
の信号処理を行う撮像装置である。

【００６２】変倍レンズ駆動手段１０４、絞り機構駆動
手段１０６、フォーカスコンペレンズ駆動手段１０８
は、撮像装置内のマイクロコンピュータ１１５によって
制御される。

【００６３】又、撮像装置１００からの出力はデジタル
デコーダ、ＤＡ変換器１１３を通してモニター手段１１
４に送られ画像表示され、またＶＴＲに送られる。

【００６４】（第９実施例）図１７は、上記で説明した
信号処理ブロックがアンプ部のみで構成される撮像装置
１００を用いた撮像システムを示すブロック図である。

【００６５】図１７において、１０１はレンズ系であ
り、１０２は絞り、１０３，１０５，１０７はモータ、
１０４はモータ１０３を制御する変倍レンズ駆動手段、
１０６はモータ１０５を制御して絞り１０２を駆動する
絞り機構駆動手段、１０８はモータ１０７を制御するフ
ォーカスコンペレンズ駆動手段である。また、１００は
レンズ系１０１から入射した光信号を光電変換し、増幅
して出力する撮像装置である。１１１はＡＤ変換器であ
る。

【００６６】また、１１２はカメラ信号処理回路であり
本実施例における信号処理部２ｃであり、１１２ａはＹ
／Ｃ分離回路、１１２ｂは輝度信号処理回路、１１２ｃ
は色信号処理回路、１１２ｄは色抑圧回路、１１２ｅは
デジタル出力変換回路である。輝度信号及び色信号はマ
イクロコンピュータ１１５に入力され、マイクロコンピ
ュータ１１５はこの信号に基づいて、変倍レンズ駆動手
段１０４、絞り機構駆動手段１０６、フォーカスコンペ
レンズ駆動手段１０８を制御する。

【００６７】カメラ信号処理回路１１２からの出力はデ
ジタルデコーダ、ＤＡ変換器１１３を通してモニター手
段１１４に送られ画像表示され、またＶＴＲに送られ
る。

【００６８】以上の実施例においてはエリアセンサにつ
いて述べたが、ラインセンサにも用いることができる。
ラインセンサの場合は、画素において選択スイッチが省
かれることを除いて画素構成は同じである。

【００６９】以上説明したように、本実施例によればダ
イナミックレンジが拡大するとともに、ノイズを低減す
ることができ、また消費電力を低減することができる。

【００７０】以上の実施例１〜８において、ＣＭＯＳプ
ロセスによって同一半導体基板内にセンサブロックと信
号処理ブロックとを集積化することによって特に低消費
電力化が図れる。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
低消費電力な撮像装置及び撮像システムを提供すること
ができる。

【図面の簡単な説明】

【図１】撮像装置を表す図である。

【図２】画素を表す図である。

【図３】画素を表す図である。

【図４】信号処理部を表す図である。

【図５】第１の実施例を表す図である。

【図６】第２の実施例を表す図である。

【図７】画素を表す図である。

【図８】第３の実施例を表す図である。

【図９】第４の実施例を表す図である。

【図１０】第５の実施例を表す図である。

【図１１】撮像装置を表す図である。

【図１２】撮像装置を表す図である。

【図１３】撮像装置を表す図である。

【図１４】画素部を表す図である。

【図１５】画素の読み出しを表すタイミングチャートを
表す図である。

【図１６】撮像システムを表す図である。

【図１７】撮像システムを表す図である。

【符号の説明】

１センサブロック２信号処理ブロック１ａ画素部１ｂ垂直走査部１ｃ水平走査部１ｄレベルシフト回路１ｆ垂直シフトレジスタ１ｇＡＮＤ回路１ｈ〜１ｊパルス供給線１ｋ水平シフトレジスタ１ｌパルス供給線２ａアンプ部２ｂＡ／Ｄ（アナログ／デジタル）変換回路２ｃ信号処理部３電圧供給部４ａ〜ｄ、４ｆ、４ｇ降圧回路４ｅ昇圧回路５ａ，５ｂ，５ｃ電圧供給用端子６ａ，６ｂ，６ｃ電圧供給線１００撮像装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者樋山拓己東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者櫻井克仁東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者小川勝久東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者上野勇武東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者須川成利神奈川県厚木市森の里３−13−３

Claims

【特許請求の範囲】

【請求項１】受光素子を画素毎に有する複数の画素か
らなる画素部、該画素部の画素を選択するための走査部
を有するセンサブロックと、前記センサブロックから出力された信号を処理するため
の信号処理ブロックと、前記センサブロックで使用される電源電圧もしくはクロ
ック信号の振幅もしくはハイレベルを前記信号処理ブロ
ックの電源電圧より高くするための手段と、を同一半導
体基板内に集積化した撮像装置。
【請求項２】請求項１に記載の撮像装置において、前
記センサブロックの少なくとも一部の絶縁ゲート型トラ
ンジスタのゲート絶縁膜厚が前記信号処理ブロックに用
いられている絶縁ゲート型トランジスタのゲート絶縁膜
厚より厚いことを特徴とする撮像装置。
【請求項３】請求項１に記載の撮像装置において、前
記センサブロックの少なくとも一部の絶縁ゲート型トラ
ンジスタのウェル濃度が前記信号処理ブロックに用いら
れている絶縁ゲート型トランジスタのウェル濃度より薄
いことを特徴とする撮像装置。
【請求項４】請求項１に記載の撮像装置において、前
記センサブロックの少なくとも一部の絶縁ゲート型トラ
ンジスタの閾値電圧が前記信号処理ブロックに用いられ
ている絶縁ゲート型トランジスタの閾値電圧より高いこ
とを特徴とする撮像装置。
【請求項５】請求項１に記載の撮像装置において、前
記受光素子が埋め込み型フォトダイオードであることを
特徴とする撮像装置。
【請求項６】請求項５に記載の撮像装置において、前
記画素は電荷電圧変換部を有し、転送スイッチを介して
前記埋め込み型フォトダイオードに接続されることを特
徴とする撮像装置。
【請求項７】請求項１に記載の撮像装置において、前
記センサブロックと前記信号処理ブロックは、信号レベ
ルをレベルシフトさせ各レベルシフト手段を介して接続
されている撮像装置。
【請求項８】請求項１に記載の撮像装置において、前
記信号処理ブロックは、アナログ信号をデジタル信号に
変換するためのＡ／Ｄ変換回路を含むことを特徴とする
撮像装置。
【請求項９】請求項８に記載の撮像装置において、前
記信号処理ブロックは、輝度信号及び色信号を形成する
ための信号処理手段を含むことを特徴とする撮像装置。
【請求項１０】請求項１〜９のいずれかの請求項に記
載の撮像装置と、該撮像装置のセンサブロックへ光を結
像する光学系と、を有することを特徴とする撮像システ
ム。