JP2009038831A - 画像信号処理装置 - Google Patents
画像信号処理装置 Download PDFInfo
- Publication number
- JP2009038831A JP2009038831A JP2008268785A JP2008268785A JP2009038831A JP 2009038831 A JP2009038831 A JP 2009038831A JP 2008268785 A JP2008268785 A JP 2008268785A JP 2008268785 A JP2008268785 A JP 2008268785A JP 2009038831 A JP2009038831 A JP 2009038831A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal processing
- circuit
- image signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。
【解決手段】 電源電圧を取り込んで電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに対応する第1の電圧よりも高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、第2のレギュレート回路は、外部機器の入力レベルに応じて第2の電圧を可変設定することで、上記課題を解決できる。
【選択図】 図1
【解決手段】 電源電圧を取り込んで電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに対応する第1の電圧よりも高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、第2のレギュレート回路は、外部機器の入力レベルに応じて第2の電圧を可変設定することで、上記課題を解決できる。
【選択図】 図1
Description
本願発明は、固体撮像素子を採用する撮像機器に係り、特に、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
固体撮像素子(CCDイメージセンサ)を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が限られているため、CCDイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図6は、従来の撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路2が入力側に設けられ、バッテリから供給される電源電圧を所定の電圧に変換し、その所定電圧で動作するように構成されている。
CCDイメージセンサ3は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、複数の受光画素が行列配置され、入射される被写体画像に応答して発生する情報電荷を各受光画素に蓄積する。蓄積部は、撮像部から取り込んだ1画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次1画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、1画素単位で電荷量に対応する電圧値に変換し、画像信号Y(t)として出力する。
駆動装置4は、昇圧回路4及び垂直ドライバ6よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
昇圧回路5は、レギュレート回路2から供給される調整電圧VK(例えば、2.9V)を所定の電圧に昇圧して、CCDイメージセンサ3に供給すると共に、垂直ドライバ6に供給する。この昇圧回路5は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧VKを正電圧側の所定電圧VOH(例えば、5V)に昇圧し、負電圧発生用チャージポンプで負電圧側の所定電圧VOL(例えば、−5V)に昇圧する。
垂直ドライバ6は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧VOLを受けて動作し、フレーム転送クロックφf及び垂直転送クロックφvを生成してCCDイメージセンサ3の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφf及び垂直転送クロックφvは、タイミング制御回路13から供給されるフレームシフトタイミング信号FT、垂直同期信号VT及び水平同期信号HTに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号FTに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号VT及び水平同期信号HTに従うタイミングで水平転送部にライン転送される。
信号処理装置7は、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
水平ドライバ8は、レギュレート回路2から供給される調整電圧VKを受けて動作し、水平転送クロックφhを生成してCCDイメージセンサ3の水平転送部に供給する。ここで、水平転送クロックφhは、タイミング制御回路13から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情
報電荷が、水平同期信号HTに従うタイミングで順次1画素単位で水平転送されて、画像信号Y(t)として出力される
信号処理回路9は、アナログ処理部10、A/D変換器11、デジタル処理部12から構成され、レギュレート回路2から供給される調整電圧VKで動作する。アナログ処理部10は、CCDイメージセンサ3から出力される画像信号Y(t)に対して、CDS(Correlated Double Sampling:相関二重サンプリング)、AGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施す。CDSでは、リセットレベルと信号レベルとを繰り返す画像信号Y(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。AGCでは、CDSで取り出された画像信号を1画面、或いは、1垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。A/D変換器11は、アナログ処理部10から出力される画像信号をCCDイメージセンサ3の出力タイミングに同期して規格化し、デジタル信号の画像データY(n)を出力する。
報電荷が、水平同期信号HTに従うタイミングで順次1画素単位で水平転送されて、画像信号Y(t)として出力される
信号処理回路9は、アナログ処理部10、A/D変換器11、デジタル処理部12から構成され、レギュレート回路2から供給される調整電圧VKで動作する。アナログ処理部10は、CCDイメージセンサ3から出力される画像信号Y(t)に対して、CDS(Correlated Double Sampling:相関二重サンプリング)、AGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施す。CDSでは、リセットレベルと信号レベルとを繰り返す画像信号Y(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。AGCでは、CDSで取り出された画像信号を1画面、或いは、1垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。A/D変換器11は、アナログ処理部10から出力される画像信号をCCDイメージセンサ3の出力タイミングに同期して規格化し、デジタル信号の画像データY(n)を出力する。
デジタル処理部12は、画像データY(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データY'(n)を生成する。例えば、色分離処理においては、CCDイメージセンサ3の撮像部に装着されるカラーフィルタの色配列に従って画像データY(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
タイミング制御回路13は、一定周期の基準クロックCKをカウントする複数のカウンタから構成され、CCDイメージセンサ3の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路13は、クロック供給端子(図示せず)を介して供給される基準クロックCKを分周して、フレームタイミング信号FT、垂直同期信号VT及び水平同期信号HTを生成し、垂直ドライバ6及び水平ドライバ8に供給する。また、タイミング制御回路13は、アナログ処理部10、A/D変換器11及びデジタル処理部12に対してタイミング信号を供給し、各回路の動作をCCDイメージセンサ3の動作タイミングに同期させる。
出力回路14は、調整電圧VKを受けて動作し、信号処理回路9から出力される画像データY’(n)を取り込んで、CPU(Central Processing Unit)16、メモリ17、ディスプレイドライバ18等の外部機器にシステムバス15を介して出力する。CPU16は、外部から命令される指示に応答して、撮像装置、メモリ17、ディスプレイドライバ18の動作を統括的に制御する。メモリ17は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、或いは、ハードディスク等の固定メモリであり、撮像装置から出力される画像データY'(n)を記憶する。ディスプレイドライバ18は、撮像装置から出力される画像データY'(n)を受けて表示パネル19を駆動し、再生画像を表示する。
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧VDD(例えば、3.2V)が供給されると、レギュレート回路2に取り込まれ、電源電圧VDDよりも低い調整電圧VK(例えば、2.9V)に調整されて出力される。次いで、この調整電圧VKは、駆動装置4及び信号処理装置7内の各回路に供給される。
駆動装置4側に供給された調整電圧VKは、正電圧発生用チャージポンプで正電圧側の所定電圧(例えば、5V)に昇圧されて電子シャッタ用の排出電圧としてCCDイメージセンサ3に供給される。また、駆動回路5に取り込まれた調整電圧VKは、負電圧発生用チャージポンプで負電圧側の所定の電圧(例えば、−5V)に昇圧されて垂直ドライバ6に供給される。そして、垂直ドライバ6を動作させ、CCDイメージセンサ3のフレーム
転送及びライン転送に必要なクロックパルスφf、φvが生成され、撮像部及び蓄積部に供給される。
転送及びライン転送に必要なクロックパルスφf、φvが生成され、撮像部及び蓄積部に供給される。
一方、信号処理装置7側に供給された調整電圧VKは、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14の各回路に取り込まれ、各回路を動作させる。タイミング制御回路13で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ8でCCDイメージセンサ3の水平転送に必要なクロックパルスφhが生成される。また、信号処理回路9でCCDイメージセンサ3から出力される画像信号Y(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Y'(n)が出力回路14からシステムバス15を介して出力される。
上述した撮像機器に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後、信号処理装置を構成するすべての回路に共通に供給するように構成している。従って、信号処理装置内の回路に供給される電源電圧は単一となり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路に合わせて調整電圧の電圧値を設定している。従って、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、余分な電力が消費されている。これにより、撮像機器全体としての消費電力を増大させているという問題があった。
また、レギュレート回路は、一定の調整電圧を出力するように構成されており、信号処理回路及び出力回路への供給電圧は固定値である。しかしながら、レギュレート回路からの調整電圧を電源電圧として取り入れる各回路で、必要とする電源電圧が常に一定とは限らない。特に、出力回路においては、その動作電圧がシステムバスの電圧レベルに対応している必要があり、システムバスに接続される外部機器が変更されれば、それに応じて、必要な電源電圧が変化する。このため、外部機器の変更に対応するには、変更後の外部機器の入力レベルに対応したレギュレート回路に交換しなればならず、出力電圧の相違する複数のレギュレート回路を準備する必要があった。
そこで、本願発明は、上述の問題に鑑み、信号処理回路及び出力回路のそれぞれに独立して電源電圧を供給し、消費電力を低減すると共に、外部機器の変更に対応することのできる画像信号処理装置の提供を目的とする。
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、電源電圧を取り込んで電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに対応する第1の電圧よりも高い第2の電圧を発生する第2のレギュレート回路と、第1の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第2の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、第2のレギュレート回路は、外部機器の入力レベルに応じて第2の電圧を可変設定することにある。
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電源電圧を供給することができる。これにより、不要な電力消費を抑制することができ、消費電力の低減を図るこ
とができる。更には、出力回路に対応するレギュレート回路の出力電圧を変更可能とすることで、外部機器の変更に合わせて出力回路への供給電圧を変更することができる。
とができる。更には、出力回路に対応するレギュレート回路の出力電圧を変更可能とすることで、外部機器の変更に合わせて出力回路への供給電圧を変更することができる。
図1は、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。尚、この図において、図5と同一の構成については同じ符号が付してあり、その説明を省略する。本願発明の特徴とするところは、信号処理装置21を構成する各回路に対して、各別にレギュレート回路を設け、各回路の最適な動作電圧に応じた調整電圧を供給することにある。更に、出力回路に対応するレギュレート回路の出力電圧を変更可能に設定し、外部機器の入力レベルの変更に対応して出力回路に供給する電源電圧を変化させることにある。
信号処理装置21は、水平ドライバ8、信号処理回路9及び出力回路14から構成され、CCDイメージセンサ3から出力される画像信号Y(t)に対して所定の信号処理を施し、信号処理の施された画像信号をCPU16、メモリ17、ディスプレイドライバ18等の外部機器に出力する。更に、信号処理装置21は、第1及び第2のレギュレート回路22、23を有し、水平ドライバ8及び信号処理回路9の前段に第1のレギュレート回路22を設け、出力回路11の前段に第2のレギュレート回路23を設ける。
第1及び第2のレギュレート回路22、23は、電源供給端子を介してバッテリ(図示せず)から供給される電源電圧VDDを取り込んで所定の調整電圧を生成する。これら第1及び第2のレギュレート回路22、23は、次段の回路に合わせて出力電圧が設定されている。具体的には、第1のレギュレート回路22は、その出力電圧が次続の水平ドライバ8及び信号処理回路9の最適動作電圧(例えば、2.0〜2.5V)と略同等となるように設定されており、第1の電圧VAを出力する。第2のレギュレート回路23は、その出力電圧が出力回路14の最適動作電圧、即ち、外部機器の入力レベルに対応するように設定されており、出力回路14に適した第2の電圧VBを出力する。この第2のレギュレート回路23は、出力電圧が固定値でなく、複数の調整電圧が段階的に設定され、外部機器の入力レベルに応じて、複数の調整電圧の何れかを選択して出力するように構成されている。ここで、複数の調整電圧のそれぞれは、システムバス15に接続され得る外部機器の入力レベルに合わせて予め設定されている。また、第2のレギュレート回路23には、レジスタ23aが内蔵されており、出力電圧を決定する設定値Sが格納されている。
第2のレギュレート回路23は、外部機器が変更されて、出力電圧を変更する場合、次のように動作する。先ず、外部機器が変更されると、CPU16から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号(図示せず)が信号処理装置21に対して供給される。そして、各回路の動作条件の初期設定が行われる。このとき、第2のレギュレート回路23では、外部機器の動作条件を示す信号に応答して、レジスタ23aから設定値Sが出力される。そして、変更後の外部機器の入力レベルと第2の電圧VBとを対応付けるように、出力電圧の電圧値が決定される。
このような構成によれば、外部機器の入力レベルの変更に応じて、出力回路14への供給電圧を変更することができ、外部機器の変更に柔軟に対応することができる。特に、信号処理装置にレギュレート回路を内蔵して1チップ構成とする場合、外部機器が変更されても、信号処理装置自体を変更する必要がなくなり、コスト面において好適である。
続いて、信号処理装置21の動作を説明する。ここでは、外部機器の変更が行われず、既に第2の電圧VBが決定されているものとする。先ず、電源電圧VDD(例えば、3.2V)が供給されると、電源電圧VDDが第1及び第2のレギュレート回路22、23に取り込まれる。第1のレギュレート回路22に供給された電源電圧VDDは、水平ドライバ8及び
信号処理回路9の最適動作電圧と略同等の第1の電圧VA(例えば、2.0〜2.5V)に変換される。そして、第1の電圧VAは、水平ドライバ8及び信号処理回路9に供給され、水平ドライバ8及び信号処理回路9が第1の電圧VAで動作する。
信号処理回路9の最適動作電圧と略同等の第1の電圧VA(例えば、2.0〜2.5V)に変換される。そして、第1の電圧VAは、水平ドライバ8及び信号処理回路9に供給され、水平ドライバ8及び信号処理回路9が第1の電圧VAで動作する。
第2のレギュレート回路23に供給された電源電圧VDDは、外部機器の入力レベルに応じた第2の電圧VB(例えば、2.9V)に変換される。そして、第2の電圧VBは、出力回路14に供給され、出力回路14が第2の電圧VBで動作する。
このように、信号処理装置21内に複数のレギュレート回路を設け、信号処理回路9及び出力回路14の各回路に対してそれぞれ配置することで、信号処理回路9及び出力回路14の各回路に独立して電源電圧を供給することができる。これにより、信号処理回路9及び出力回路14の各回路に対して互いに異なる電源電圧を供給することができ、不要な電力消費が抑制されて消費電力の低減を図ることができる。更に、第1及び第2のレギュレート回路のそれぞれの出力電圧の設定を、信号処理回路9及び出力回路14の各回路の最適な動作電圧に対応付けることにより、各回路に対して最適な電源電圧を供給することができる。これにより、動作特性の向上を図ることができる。
図2は、第1のレギュレート回路22の一例を示す回路構成図である。第1のレギュレート回路22は、Pチャンネル型トランジスタ32、抵抗器列33、コンパレータ34及び基準電圧発生部35で構成される。Pチャンネル型トランジスタ32は、電源供給端子37とレギュレート回路の出力端子38との間に接続され、ゲートがコンパレータ34の出力端子に接続される。抵抗器列33は、Pチャンネル型トランジスタ32のドレインと接地線39との間に抵抗器33a及び抵抗器33bが直列に接続されて構成され、抵抗器33aと抵抗器33bとの中間点がコンパレータ34の非反転入力端子に接続される。基準電圧発生部35は、コンパレータ34の反転入力端子に接続される。
第1のレギュレート回路22は、次のように動作する。ここで、抵抗器33a及び抵抗器33bの抵抗値をそれぞれR1、R2とする。先ず、電源供給端子37を介して電源電圧VDDが供給されると、Pチャンネル型トランジスタ32がオンし、電源電圧VDDが抵抗器列33に供給される。次いで、抵抗器列33によって電源電圧VDDが分圧されて、抵抗器列33の中間点の電位VXがVX=(R2/(R1+R2))・VDDとなり、コンパレータ34の非反転入力端子に供給される。
次いで、コンパレータ34が分圧電圧VXと反転入力端子に供給される基準電圧VRとの電位差に応じて動作し、分圧電圧VXと基準電圧VRが等しくなるようにPチャンネル型トランジスタ32のオン抵抗を制御する。具体的には、基準電圧VRよりも分圧電圧VXの方が高い場合にPチャンネル型トランジスタ32をオンする方向に動作し、基準電圧VRよりも分圧電圧VXの方が低い場合にPチャンネル型トランジスタ32をオフする方向に動作する。そして、抵抗器列33を構成する各抵抗器33a、33bの抵抗値R1、R2の比と、基準電圧発生部35から出力される基準電圧VRとによって、一定の電圧VOUT=((R1+R2)/R2)・VRがレギュレート回路の出力端子38側に生成され、調整電圧として次段の回路に供給される。
このようにレギュレート回路から出力される調整電圧は、抵抗器列33の分圧比及び基準電圧VRによって決定される。従って、第1のレギュレート回路22では、次段の回路の最適動作電圧に応じて、抵抗器列33の分圧比及び基準電圧VRが設定される。
図3は、第2のレギュレート回路23の一例を示す回路構成図である。尚、この図において、図2に示すものと同一の構成については、同じ符号が付してある。第2のレギュレート回路23は、Pチャンネル型トランジスタ32、コンパレータ34及び基準電圧発生
部35を含む電圧調整手段、抵抗器列41、第1乃至第4のNチャンネル型トランジスタ42a〜42d、デコーダ43及びレジスタ23aで構成される。
部35を含む電圧調整手段、抵抗器列41、第1乃至第4のNチャンネル型トランジスタ42a〜42d、デコーダ43及びレジスタ23aで構成される。
電圧調整手段は、電源供給端子37と抵抗器列41との間に接続され、抵抗器列41で分圧される分圧出力VPと基準電圧発生部35から出力される基準電圧VRとが等しくなるように、Pチャンネル型トランジスタ32のオン抵抗を制御する。抵抗器列41は、複数の抵抗器41a〜41eが直列に接続されて構成される。第1乃至第4のNチャンネル型トランジスタ42a〜42dは、抵抗器列41を構成する各抵抗器41a〜41e間の接続点P1〜P5と電圧調整手段とを短絡するように接続される。レジスタ23aは、予め設定される設定値Sを格納し、デコーダ43を介して制御信号S1〜S4を第1乃至第4のNチャンネル型トランジスタ42a〜42dのゲートに供給する。ここで、制御信号S1〜S4は、外部機器の入力レベルに対して、例えば、2ビットのデジタル値(0、0)、(0、1)、(1、0)及び(1、1)が対応付けられる設定値Sに対し、例えば、4ビットのデジタル値(1、0、0、0)、(0、1、0、0)、(0、0、1、0)及び(0、0、0、1)が対応付けられる。そして、この制御信号S1〜S3の「1」に、例えば、Hレベルが対応付けられ、「0」に対して、Lレベルが対応付けられる。
このように構成される第2のレギュレート回路23は、外部機器が変更されたとき、次のように動作する。先ず、外部機器が変更されると、CPU16から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号(図示せず)が信号処理装置に対して供給されて、各回路の動作条件の初期設定が行われる。このとき、外部機器の動作条件を示す信号に応答して、調整電圧を決定するようにレジスタ23aからデコーダ43を介して設定値Sが出力される。そして、デコードされた制御信号S1〜S4が第1乃至第4のトランジスタ42a〜42dのゲートに供給される。
次いで、第1乃至第4のトランジスタ42a〜42dが制御信号S1〜S4に応じて選択的に導通する。これに応じて、接続点P1〜P4の何れかとコンパレータ34の非反転入力端子とが接続される。これにより、複数の分圧出力VP1〜VP4から1つ出力が選択され、分圧出力VPとして供給される。そして、コンパレータ34で、選択された分圧出力VPと基準電圧発生部35から出力される基準電圧VRとが等しくなるように、Pチャンネル型トランジスタ32のオン抵抗が制御され、外部機器の入力レベルの変更に従う第2の電圧VBが生成される。
このように第2のレギュレート回路23は、複数の接続点P1〜P4での互いに異なる分圧出力VP1〜VP4のうちの1つを選択することで、第2の電圧VBを可変制御することができる。従って、抵抗器列41を構成する複数の抵抗器41a〜41eの各抵抗値を、信号処理装置21と接続され得る複数の外部機器の入力レベルに合わせて設定することで、外部機器の変更に対応することができる。
尚、本願発明においては、第1及び第2のレギュレート回路22、23を信号処理装置21に内蔵し、同一の半導体基板上に形成して1チップ構成としている。これにより、第1及び第2のレギュレート回路22、23を、信号処理装置21を構成する他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
図3は、本願発明の第2の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。この図において、図1と同一の構成については、同じ符号が付してあり、その説明を省略する。
信号処理装置21’は、水平ドライバ8、信号処理回路9、タイミング制御回路13、
出力回路14及び第1乃至第3のレギュレート回路22、23、51で構成される。この信号処理装置21’は、アナログ処理部10及びA/D変換器11の前段に第1のレギュレート回路22を設け、出力回路14の前段に第2のレギュレート回路23を設け、更に、デジタル処理部12及びタイミング制御回路13の前段に第3のレギュレート回路51を設ける。
出力回路14及び第1乃至第3のレギュレート回路22、23、51で構成される。この信号処理装置21’は、アナログ処理部10及びA/D変換器11の前段に第1のレギュレート回路22を設け、出力回路14の前段に第2のレギュレート回路23を設け、更に、デジタル処理部12及びタイミング制御回路13の前段に第3のレギュレート回路51を設ける。
第1のレギュレート回路22は、アナログ処理部10及びA/D変換器11の最適な動作電圧(例えば、2.5V)と略同等の電圧を出力するように設定されており、バッテリ(図示せず)からの電源電圧VDDを取り込んで、第1の電圧VAを生成する。第2のレギュレート回路23は、出力回路14の最適動作電圧(例えば、2.9V)、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧VDDを取り込んで、第1の電圧VAより電圧値の高い第2の電圧VBを生成する。また、第2のレギュレート回路23は、外部機器の入力レベルの変更に応じて、出力電圧が変更可能に設定されている。第3のレギュレート回路51は、デジタル処理部12及びタイミング制御回路13の最適な動作電圧(例えば、2.0V)と略同等の電圧を出力するように設定されており、バッテリからの電源電圧VDDを取り込んで、第1の電圧VAより電圧値の低い第3の電圧VCを生成する。
このように、アナログ処理部10及びデジタル処理部12の各部に対してレギュレート回路を配置することで、アナログ処理部10及びデジタル処理部12の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第3のレギュレート回路41で、第1の電圧VAより電圧値の低い第3の電圧VCを生成し、独立してデジタル処理部12に供給することで、消費電力の低減を図ることができる。
図5は、本願発明の第3の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像機器の構成を示すブロック図である。尚、この図において、図1乃至図4と同一の構成については、同じ符号が付してあり、その説明を割愛する。
この第3の実施形態において、図1乃至図4に示す第1の実施形態や第2の実施形態と相違する点は、外部レギュレート回路2を設け、この外部レギュレート回路2からの出力電圧を信号処理装置61内の水平ドライバ8、アナログ処理部10及びA/D変換器11に供給する点にある。
外部レギュレート回路2は、図6に示すものと同一の構成を有し、その出力電圧(調整電圧VK)を信号処理装置61に供給する。ただし、この第3の実施形態では、調整電圧VKが水平ドライバ8、アナログ処理部10及びA/D変換器11の最適な動作電圧(例えば、2.5V)に合わせて設定されている。第3の実施形態においては、この外部レギュレート回路2からの出力電圧が、信号処理装置61に対する電源電圧となっている。
信号処理装置61は、先の信号処理装置21、21’と同様に、水平ドライバ8、信号処理回路9、タイミング制御回路13及び出力回路14を有し、デジタル処理部12の前段に第1のレギュレート回路22、出力回路14の前段に第2のレギュレート回路23を設けて構成される。
第1のレギュレート回路22は、デジタル処理部12及びタイミング制御回路13の最適な動作電圧(例えば、2.0V)と同等の電圧を出力するように設定されており、外部レギュレート回路2からの電源電圧を取り込んで、第1の電圧VA’を生成する。第2のレギュレート回路23は、図1及び図4と同様にレジスタ23aを内蔵し、複数の電圧値が段階的に設定される複数の調整電圧が生成可能であり、これら複数の調整電圧の中から
1つを選択して第2の電圧(VB)として出力する。この第2のレギュレート回路23では、レギュレート回路が入力電圧を降圧する形で調整電圧を生成するという特性上、レギュレート回路2の出力電圧(調整電圧VK)より低い電圧値の範囲で複数の調整電圧を生成する。
1つを選択して第2の電圧(VB)として出力する。この第2のレギュレート回路23では、レギュレート回路が入力電圧を降圧する形で調整電圧を生成するという特性上、レギュレート回路2の出力電圧(調整電圧VK)より低い電圧値の範囲で複数の調整電圧を生成する。
この第3の実施形態においても、第1の実施形態や第2の実施形態と同様に、信号処理装置61内の各回路に適した電圧を供給することができると共に、外部機器の入力レベルの変更に応じて出力回路14への供給電圧を変更することができる。これにより、信号処理装置61の動作特性の向上及び消費電力の低減を図ることができると共に、コストの増大を抑制することができる。
以上、図1乃至図5を参照しつつ、本願発明の実施形態を説明した。以上の実施形態においては、水平ドライバ8に対して、アナログ処理部10及びA/D変換器11と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、CCDイメージセンサ3の仕様によって、水平ドライバ8の最適な動作電圧がアナログ処理部10及びA/D変換器11の動作電圧よりもデジタル処理部12及びタイミング制御回路13の動作電圧に近くなったような場合には、デジタル処理部12及びタイミング制御回路13と同等の電圧を供給する構成としても良い。
2:レギュレート回路、3:CCDイメージセンサ、4:駆動装置、5:昇圧回路、6:垂直ドライバ、7、21、21’、61:信号処理装置、8:水平ドライバ、9:信号処理回路、9a:アナログ信号処理回路、9b:デジタル信号処理回路、10:アナログ処理部、11:A/D変換器、12:デジタル処理部、13:タイミング制御部、14:出力回路、15:システムバス、16:CPU、17:メモリ、18:ディスプレイドライバ、19:表示パネル、22:第1のレギュレート回路、23:第2のレギュレート回路、51:第3のレギュレート回路、23a:レジスタ、32:Pチャンネル型トランジスタ、32、41:抵抗器列、34:コンパレータ、35:基準電圧発生部、42a〜42c:第1乃至第3のNチャンネル型トランジスタ、43:デコーダ
Claims (7)
- 固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、
電源電圧を取り込んで前記電源電圧よりも低い第1の電圧を発生する第1のレギュレート回路と、
前記電源電圧を取り込んで前記外部機器の入力レベルに対応する前記第1の電圧よりも高い第2の電圧を発生する第2のレギュレート回路と、
前記第1の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記第2の電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、
前記第2のレギュレート回路は、前記外部機器の入力レベルに応じて前記第2の電圧を可変設定することを特徴とする画像信号処理装置。 - 請求項1に記載の画像信号処理装置において、
前記第2のレギュレート回路は、段階的に設定される複数の電圧を生成し、前記外部機器の入力レベルに応じて前記複数の電圧の何れかを選択して出力することを特徴とする画像信号処理装置。 - 請求項1又は請求項2に記載の画像信号処理装置において、
前記第2のレギュレート回路は、
前記外部機器の入力レベルに応じて設定される設定値を格納するレジスタと、
複数の抵抗器が直列に接続されて構成され、前記第2の電圧を分圧して複数の分圧出力を生成する抵抗器列と、
前記抵抗器列に接続され、前記設定値に応じて前記複数の分圧出力の何れかを選択する選択手段と、
前記電源電圧を取り込む電源供給端子と前記抵抗器列との間に接続され、前記選択手段で選択される分圧出力と所定の基準電圧とが等しくなるように前記電源電圧の前記抵抗器列への供給を制御する電圧調整手段と、を備えたことを特徴とする画像信号処理装置。 - 請求項3に記載の画像信号処理装置において、
前記選択手段は、前記抵抗器列を構成する抵抗器のそれぞれに接続され、前記設定値に応答して選択的に導通する複数のトランジスタであることを特徴とする画像信号処理装置。 - 請求項1に記載の画像信号処理装置において、
前記電源電圧を取り込んで第3の電圧を発生する第3のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記デジタル処理部は、前記第3の電圧で動作することを特徴とする画像信号処理装置。 - 請求項5に記載の画像信号処理装置において、
前記第3の電圧が前記第1の電圧より電圧値が低いことを特徴とする画像信号処理装置。 - 請求項1に記載の画像信号処理装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を受けて動作し、
前記デジタル処理部は、前記第1の電圧を受けて動作することを特徴とする画像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268785A JP2009038831A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001233808 | 2001-08-01 | ||
JP2008268785A JP2009038831A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002109415A Division JP2003116070A (ja) | 2001-08-01 | 2002-04-11 | 画像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009038831A true JP2009038831A (ja) | 2009-02-19 |
Family
ID=40440323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268785A Pending JP2009038831A (ja) | 2001-08-01 | 2008-10-17 | 画像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009038831A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686540A (ja) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | マイコン制御型安定化電源回路 |
JPH0744280A (ja) * | 1993-07-30 | 1995-02-14 | Toshiba Corp | 情報処理システム |
JPH07334255A (ja) * | 1994-06-02 | 1995-12-22 | Yaskawa Electric Corp | 電源電圧調整回路 |
JPH08340244A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 出力インターフェース回路 |
JPH09219806A (ja) * | 1996-02-13 | 1997-08-19 | Sony Corp | 撮影装置 |
JPH09247930A (ja) * | 1996-03-07 | 1997-09-19 | Sony Corp | 安定化電源回路 |
JPH10304134A (ja) * | 1997-04-28 | 1998-11-13 | Fuji Photo Film Co Ltd | 画像読取装置 |
JPH10337001A (ja) * | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
JP2000224495A (ja) * | 1998-11-24 | 2000-08-11 | Canon Inc | 撮像装置及びそれを用いた撮像システム |
-
2008
- 2008-10-17 JP JP2008268785A patent/JP2009038831A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686540A (ja) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | マイコン制御型安定化電源回路 |
JPH0744280A (ja) * | 1993-07-30 | 1995-02-14 | Toshiba Corp | 情報処理システム |
JPH07334255A (ja) * | 1994-06-02 | 1995-12-22 | Yaskawa Electric Corp | 電源電圧調整回路 |
JPH08340244A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 出力インターフェース回路 |
JPH09219806A (ja) * | 1996-02-13 | 1997-08-19 | Sony Corp | 撮影装置 |
JPH09247930A (ja) * | 1996-03-07 | 1997-09-19 | Sony Corp | 安定化電源回路 |
JPH10304134A (ja) * | 1997-04-28 | 1998-11-13 | Fuji Photo Film Co Ltd | 画像読取装置 |
JPH10337001A (ja) * | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
JP2000224495A (ja) * | 1998-11-24 | 2000-08-11 | Canon Inc | 撮像装置及びそれを用いた撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100455870B1 (ko) | 촬상 장치 | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
JP4222768B2 (ja) | 昇圧装置及びこれを用いた撮像装置 | |
US8045049B2 (en) | Signal processor configured to process a first signal to generate a second signal | |
RU2479145C2 (ru) | Полупроводниковое устройство формирования изображения, устройство формирования изображения и способ управления полупроводниковым устройством формирования изображения | |
KR100461483B1 (ko) | 촬상 장치 | |
US20070165121A1 (en) | Image capturing apparatus and image capturing system | |
KR100496847B1 (ko) | 화상 신호 처리 장치 | |
JP4222772B2 (ja) | 画像信号処理装置 | |
KR100450365B1 (ko) | 화상 신호 처리 장치 | |
US7843502B2 (en) | Programmable boost signal generation method and apparatus | |
JP5316611B2 (ja) | 固体撮像装置、撮像装置、ad変換ゲイン調整方法 | |
JP2009038831A (ja) | 画像信号処理装置 | |
JP2009022053A (ja) | 撮像装置 | |
JP2009017604A (ja) | 画像信号処理装置 | |
TWI237502B (en) | Image pickup apparatus | |
JP2004289566A (ja) | 撮像装置及び携帯情報端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |