KR100450365B1 - 화상 신호 처리 장치 - Google Patents

화상 신호 처리 장치 Download PDF

Info

Publication number
KR100450365B1
KR100450365B1 KR10-2002-0044136A KR20020044136A KR100450365B1 KR 100450365 B1 KR100450365 B1 KR 100450365B1 KR 20020044136 A KR20020044136 A KR 20020044136A KR 100450365 B1 KR100450365 B1 KR 100450365B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
signal processing
output
power supply
Prior art date
Application number
KR10-2002-0044136A
Other languages
English (en)
Other versions
KR20030011639A (ko
Inventor
와따나베도루
다니모또다까시
다까하시다쯔야
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030011639A publication Critical patent/KR20030011639A/ko
Application granted granted Critical
Publication of KR100450365B1 publication Critical patent/KR100450365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

소비 전력을 저감시킬 수 있는 신호 처리 장치를 제공한다. 신호 처리 회로(9)의 전단에 제1 조정 회로(22)를 배치하고, 출력 회로(14)의 전단에 제2 조정 회로(23)를 배치한다. 제1 조정 회로(22)는 전원 전압 VDD를 입력으로 하여 제1 전압 VA를 발생하여, 신호 처리 회로(9)에 공급한다. 제2 조정 회로(23)는 전원 전압 VDD를 입력으로 하여 제2 전압 VB를 발생하여, 출력 회로(14)에 공급한다. 또한, 제2 조정 회로(23)는 출력 전압의 변경이 가능하게 설정되어 있으며, 외부 기기의 입력 레벨의 변경에 따라, 출력 회로(14)에의 공급 전압을 변경시킨다.

Description

화상 신호 처리 장치{IMAGE SIGNAL PROCESSING APPARATUS}
본원 발명은 고체 촬상 소자를 채용하는 촬상 기기에 관한 것으로, 특히 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 관한 것이다.
고체 촬상 소자(CCD 이미지 센서)를 이용한 디지털 스틸 카메라 등의 촬상 장치에서는 동작 전원으로서 배터리가 많이 이용된다. 이러한 배터리는 출력 전압의 폭이 한정되어 있기 때문에, CCD 이미지 센서의 구동용으로 조정 회로나 승압 회로가 설치된다. 도 6은 종래의 촬상 장치의 구성을 나타내는 블록도이다. 여기에 도시하는 촬상 장치는 조정 회로(2)가 입력측에 설치되고, 배터리로부터 공급되는 전원 전압을 소정의 전압으로 변환하여, 그 소정 전압으로 동작하도록 구성되어 있다.
CCD 이미지 센서(3)는, 예를 들면 프레임 전송형으로서, 촬상부, 축적부, 수평 전송부 및 출력부로 구성된다. 촬상부는 복수의 수광 화소가 행렬 배치되며,입사되는 피사체 화상에 응답하여 발생하는 정보 전하를 각 수광 화소에 축적한다. 축적부는 촬상부로부터 캡쳐한 1화면분의 정보 전하를 일시적으로 보존한다. 수평 전송부는 축적부로부터 출력된 정보 전하를 순차적으로 캡쳐하고, 수평 방향으로 전송하여 순차적으로 1화소 단위로 출력한다. 출력부는 수평 전송부로부터 출력된 정보 전하를 1화소 단위로 전하량에 대응하는 전압값으로 변환하여, 화상 신호 Y(t)로서 출력한다.
구동 장치(4)는 승압 회로(4) 및 수직 드라이버(6)로 이루어지며, 이들 회로가 동일한 반도체 기판 위에 형성되어 구성된다.
승압 회로(5)는 조정 회로(2)로부터 공급되는 조정 전압 VK(예를 들면, 2.9V)를 소정의 전압으로 승압하여, CCD 이미지 센서(3)에 공급함과 함께, 수직 드라이버(6)에 공급한다. 이 승압 회로(5)는 정전압 발생용 차지 펌프와 부전압 발생용 차지 펌프를 포함하며, 정전압 발생용 차지 펌프에 의해 조정 전압 VK를 정전압측의 소정 전압 VOH(예를 들면, 5V)로 승압하고, 부전압 발생용 차지 펌프에 의해 부전압측의 소정 전압 VOL(예를 들면, -5V)로 승압한다.
수직 드라이버(6)는 부전압 발생용 차지 펌프에 의해 생성된 부전압측의 소정 전압 VOL을 받아 동작하고, 프레임 전송 클럭 φf 및 수직 전송 클럭 φv를 생성하여 CCD 이미지 센서(3)의 촬상부 및 축적부에 공급한다. 여기서, 프레임 전송 클럭 φf 및 수직 전송 클럭 φv는 타이밍 제어 회로(13)로부터 공급되는 프레임시프트 타이밍 신호 FT, 수직 동기 신호 VT 및 수평 동기 신호 HT에 따른 타이밍에 의해 생성된다. 이에 의해, 촬상부에 축적되는 정보 전하가 프레임 시프트 타이밍 신호 FT에 따른 타이밍에서 축적부에 프레임 전송되고, 축적부에 보존되는 정보 전하가 수직 동기 신호 VT 및 수평 동기 신호 HT에 따른 타이밍에서 수평 전송부에 라인 전송된다.
신호 처리 장치(7)는 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)로 이루어지며, 이들 회로가 동일한 반도체 기판 위에 형성되어 구성된다.
수평 드라이버(8)는 조정 회로(2)로부터 공급되는 조정 전압 VK를 받아 동작하고, 수평 전송 클럭 φh를 생성하여 CCD 이미지 센서(3)의 수평 전송부에 공급한다. 여기서, 수평 전송 클럭 φh는 타이밍 제어 회로(13)로부터 공급되는 수직 동기 신호 및 수평 동기 신호에 따른 타이밍에 의해 생성된다. 이에 의해, 수평 전송부에 캡쳐된 정보 전하가 수평 동기 신호 HT에 따른 타이밍에서 순차적으로 1화소 단위로 수평 전송되어, 화상 신호 Y(t)로서 출력된다.
신호 처리 회로(9)는 아날로그 처리부(10), A/D 변환기(11), 디지털 처리부(12)로 구성되고, 조정 회로(2)로부터 공급되는 조정 전압 VK로 동작한다. 아날로그 처리부(10)는 CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여, CDS(Correlated Double Sampling : 상관 이중 샘플링), AGC(Automatic Gain Control : 자동 이득 제어) 등의 아날로그 신호 처리를 실시한다. CDS에서는 리세트 레벨과 신호 레벨을 반복하는 화상 신호 Y(t)에 대하여, 리세트 레벨을 클램프한 후에 신호 레벨을 추출하도록 하여, 신호 레벨이 연속적으로 이어지는 화상 신호를 생성한다. AGC에서는 CDS를 통해 추출된 화상 신호를 1화면, 또는 1수직 주사 기간 단위로 적분하여, 그 적분 데이터를 소정의 범위 내에 포함되도록 이득의 피드백 제어를 행한다. A/D 변환기(11)는 아날로그 처리부(10)로부터 출력되는 화상 신호를 CCD 이미지 센서(3)의 출력 타이밍에 동기하여 규격화하여, 디지털 신호의 화상 데이터 Y(n)를 출력한다.
디지털 처리부(12)는 화상 데이터 Y(n)에 대하여, 색 분리, 매트릭스 연산 등의 처리를 실시하여, 휘도 신호 및 색차 신호를 포함하는 화상 데이터 Y'(n)를 생성한다. 예를 들면, 색 분리 처리에 있어서는 CCD 이미지 센서(3)의 촬상부에 장착되는 컬러 필터의 색 배열에 따라 화상 데이터 Y(n)를 분류하여, 복수의 색 성분 신호를 생성한다. 또한, 매트릭스 연산 처리에 있어서는 분류한 각 색 성분을 합성하여 휘도 신호를 생성함과 함께, 각 색 성분으로부터 휘도 성분을 감산하여 색차 신호를 생성한다.
타이밍 제어 회로(13)는 일정 주기의 기준 클럭 CK를 카운트하는 복수의 카운터로 구성되고, CCD 이미지 센서(3)의 수직 주사 및 수평 주사의 타이밍을 결정한다. 타이밍 제어 회로(13)는 클럭 공급 단자(도시 생략)를 통해 공급되는 기준 클럭 CK를 분주하여, 프레임 타이밍 신호 FT, 수직 동기 신호 VT 및 수평 동기 신호 HT를 생성하여, 수직 드라이버(6) 및 수평 드라이버(8)에 공급한다. 또한, 타이밍 제어 회로(13)는 아날로그 처리부(10), A/D 변환기(11) 및 디지털 처리부(12)에 대하여 타이밍 신호를 공급하여, 각 회로의 동작을 CCD 이미지 센서(3)의 동작 타이밍에 동기시킨다.
출력 회로(14)는 조정 전압 VK를 받아 동작하며, 신호 처리 회로(9)로부터 출력되는 화상 데이터 Y'(n)를 캡쳐하여, CPU(Central Processing Unit: 16), 메모리(17), 디스플레이 드라이버(18) 등의 외부 기기로 시스템 버스(15)를 통해 출력한다. CPU(16)는 외부로부터 명령되는 지시에 응답하여, 촬상 장치, 메모리(17), 디스플레이 드라이버(18)의 동작을 통괄적으로 제어한다. 메모리(17)는 예를 들면, 플래시 메모리, 메모리 카드 등의 탈착 가능한 리무버블 메모리, 또는 하드디스크 등의 고정 메모리로서, 촬상 장치로부터 출력되는 화상 데이터 Y'(n)를 기억한다. 디스플레이 드라이버(18)는 촬상 장치로부터 출력되는 화상 데이터 Y'(n)를 받아 표시 패널(19)을 구동하여, 재생 화상을 표시한다.
그리고, 상술한 구성을 갖는 촬상 장치는 다음과 같이 동작한다. 우선, 배터리로부터의 전원 전압 VDD(예를 들면, 3.2V)가 공급되면, 조정 회로(2)에 인가되고, 전원 전압 VDD보다 낮은 조정 전압 VK(예를 들면, 2.9V)으로 조정되어 출력된다. 계속해서, 이 조정 전압 VK는 구동 장치(4) 및 신호 처리 장치(7) 내의 각 회로에 공급된다.
구동 장치(4) 측에 공급된 조정 전압 VK는 정전압 발생용 차지 펌프에 의해 정전압측의 소정 전압(예를 들면, 5V)으로 승압되어 전자 셔터용 배출 전압으로서CCD 이미지 센서(3)에 공급된다. 또한, 구동 회로(5)에 인가된 조정 전압 VK는 부전압 발생용 차지 펌프에 의해 부전압측의 소정의 전압(예를 들면, -5V)으로 승압되어 수직 드라이버(6)에 공급된다. 그리고, 수직 드라이버(6)를 동작시켜, CCD 이미지 센서(3)의 프레임 전송 및 라인 전송에 필요한 클럭 펄스 φh, φv가 생성되어, 촬상부 및 축적부에 공급된다.
한편, 신호 처리 장치(7) 측에 공급된 조정 전압 VK는 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)의 각 회로에 인가되어, 각 회로를 동작시킨다. 타이밍 제어 회로(13)에서, 각종의 타이밍 신호가 생성되어 각 회로에 공급되고, 수평 드라이버(8)에서 CCD 이미지 센서(3)의 수평 전송에 필요한 클럭 펄스 φh가 생성된다. 또한, 신호 처리 회로(9)에서 CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여 소정의 아날로그 신호 처리 및 디지털 신호 처리가 실시되어, 화상 신호 Y'(n)가 출력 회로(14)로부터 시스템 버스(15)를 통해 출력된다.
상술한 촬상 기기에 탑재되는 신호 처리 장치에서는 배터리로부터의 전원 전압을 조정 회로에서 소정의 조정 전압으로 조정한 후, 신호 처리 장치를 구성하는 모든 회로에 공통으로 공급하도록 구성하고 있다. 따라서, 신호 처리 장치 내의 회로에 공급되는 전원 전압은 단일화되고, 조정 회로에서는 통상, 신호 처리 회로보다 동작 전압이 높은 출력 회로에 맞게 조정 전압의 전압값을 설정하고 있다.따라서, 신호 처리 회로는 조정 회로에서 설정되는 조정 전압보다 낮은 전원 전압으로 동작함에도 불구하고, 그보다 높다 전원 전압이 공급되고 있어, 불필요한 전력이 소비되고 있다. 이에 의해, 촬상 기기 전체로 볼 때 소비 전력을 증대시키고 있다고 하는 문제가 있었다.
또한, 조정 회로는 일정한 조정 전압을 출력하도록 구성되어 있어, 신호 처리 회로 및 출력 회로에의 공급 전압은 고정값이다. 그러나, 조정 회로로부터의 조정 전압을 전원 전압으로서 공급받는 각 회로에서, 필요한 전원 전압이 항상 일정하다고는 할 수 없다. 특히, 출력 회로에서는 그 동작 전압이 시스템 버스의 전압 레벨에 대응될 필요가 있어, 시스템 버스에 접속되는 외부 기기가 변경되면, 그에 따라, 필요한 전원 전압이 변화한다. 이 때문에, 외부 기기의 변경에 대응하기 위해서는 변경 후의 외부 기기의 입력 레벨에 대응한 조정 회로를 변환해야 하고, 출력 전압이 상이한 복수의 조정 회로를 준비할 필요가 있었다.
그래서, 본원 발명은 상술한 문제에 감안하여, 신호 처리 회로 및 출력 회로의 각각에 독립적으로 전원 전압을 공급하고, 소비 전력을 저감시킴과 함께, 외부 기기의 변경에 대응할 수 있는 화상 신호 처리 장치의 제공을 목적으로 한다.
도 1은 본원 발명의 제1 실시예를 도시한 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도.
도 2는 제1 조정 회로의 일례를 나타내는 회로 구성도.
도 3은 제2 조정 회로의 일례를 나타내는 회로 구성도.
도 4는 본원 발명의 제2 실시예를 도시한 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도.
도 5는 본원 발명의 제3 실시예를 도시한 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도.
도 6은 종래의 촬상 장치의 구성을 나타내는 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
2 : 조정 회로
3 : CCD 이미지 센서
4 : 구동 장치
5 : 승압 회로
6 : 수직 드라이버
7, 21, 21', 61 : 신호 처리 장치
8 : 수평 드라이버
9 : 신호 처리 회로
9a : 아날로그 신호 처리 회로
9b : 디지털 신호 처리 회로
10 : 아날로그 처리부
11 : A/D 변환기
12 : 디지털 처리부
13 : 타이밍 제어부
14 : 출력 회로
15 : 시스템 버스
16 : CPU
17 : 메모리
18 : 디스플레이 드라이버
19 : 표시 패널
22 : 제1 조정 회로
23 : 제2 조정 회로
51 : 제3 조정 회로
23a : 레지스터
32 : P 채널형 트랜지스터
32, 41: 저항기 열
34 : 비교기
35 : 기준 전압 발생부
42a∼42c : 제1 내지 제3 N 채널형 트랜지스터
43 : 디코더
본원 발명은 상술한 과제에 감안하여 이루어진 것으로, 그 특징으로 하는 점은 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서, 전원 전압을 입력으로 하여 상기 고체 촬상 소자의 출력 레벨에 따른 제1전압을 발생하는 제1 조정 회로와, 상기 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 대응하는 제2 전압을 발생하는 제2 조정 회로와, 상기 제1 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하는 신호 처리 회로와, 상기 제2 전압을 받아 동작하고, 상기 신호 처리 회로에서 신호 처리가 실시된 화상 신호를 출력하는 출력 회로를 구비하며, 상기 제2 조정 회로는 상기 외부 기기의 입력 레벨에 따라 상기 제2 전압을 가변 설정하는 데 있다.
본원 발명에 따르면, 신호 처리 회로에 대하여 제1 조정 회로로부터 제1 전압을 공급하고, 출력 회로에 대하여 제2 조정 회로로부터 제2 전압을 공급한다. 이에 의해, 신호 처리 회로 및 출력 회로의 각각에 대하여, 독립적으로 전원 전압을 공급할 수 있다. 또한, 제2 조정 회로가 외부 기기의 입력 레벨에 따라 제2 전압의 변경을 가능하게 함으로써, 출력 회로에 공급하는 전원 전압을 외부 기기의 변경에 대응시킬 수 있다.
〈실시예〉
도 1은 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도이다. 또, 도 1에서, 도 5와 동일한 구성에 대해서는 동일한 부호가 붙여 있으며, 그 설명을 생략한다. 본원 발명이 특징으로 하는 점은 신호 처리 장치(21)를 구성하는 각 회로에 대하여, 각기 별도로 조정 회로를 설치하고, 각 회로의 최적의 동작 전압에 따른 조정 전압을 공급하는 데 있다. 또한, 출력 회로에 대응하는 조정 회로의 출력 전압을 변경 가능하게 설정하여, 외부 기기의 입력 레벨의 변경에 대응하여 출력 회로에 공급하는 전원 전압을 변화시키는 데 있다.
신호 처리 장치(21)는 수평 드라이버(8), 신호 처리 회로(9) 및 출력 회로(14)로 구성되고, CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여 소정의 신호 처리를 실시하여, 신호 처리가 실시된 화상 신호를 CPU(16), 메모리(17), 디스플레이 드라이버(18) 등의 외부 기기로 출력한다. 또한, 신호 처리 장치(21)는 제1 및 제2 조정 회로(22, 23)를 구비하고, 수평 드라이버(8) 및 신호 처리 회로(9)의 전단에 제1 조정 회로(22)를 설치하고, 출력 회로(11)의 전단에 제2 조정 회로(23)를 설치한다.
제1 및 제2 조정 회로(22, 23)는 전원 공급 단자를 통해 배터리(도시 생략)로부터 공급되는 전원 전압 VDD를 입력으로 하여 소정의 조정 전압을 생성한다. 이들 제1 및 제2 조정 회로(22, 23)는 다음 단의 회로에 맞게 출력 전압이 설정되어 있다. 구체적으로, 제1 조정 회로(22)는 그 출력 전압이 다음 단의 수평 드라이버(8) 및 신호 처리 회로(9)의 최적 동작 전압(예를 들면, 2.0∼2.5V)과 대략 동등하게 되도록 설정되어 있으며, 제1 전압 VA를 출력한다. 제2 조정 회로(23)는 그 출력 전압이 출력 회로(14)의 최적 동작 전압, 즉 외부 기기의 입력 레벨에 대응하도록 설정되어 있으며, 출력 회로(14)에 적합한 제2 전압 VB를 출력한다. 이 제2 조정 회로(23)는 출력 전압이 고정값이 아니며, 복수의 조정 전압이 단계적으로 설정되며, 외부 기기의 입력 레벨에 따라 복수의 조정 전압의 어느 것인가를 선택하여 출력하도록 구성되어 있다. 여기서, 복수의 조정 전압의 각각은 시스템 버스(15)에 접속될 수 있는 외부 기기의 입력 레벨에 맞게 사전에 설정되어 있다. 또한, 제2 조정 회로(23)에는 레지스터(23a)가 내장되어 있으며, 출력 전압을 결정하는 설정값 S가 저장되어 있다.
제2 조정 회로(23)는 외부 기기가 변경되어, 출력 전압을 변경하는 경우, 다음과 같이 동작한다. 우선, 외부 기기가 변경되면, CPU(16)로부터 변경 후의 외부 기기의 동작 전압, 또는 동작 타이밍 등의 동작 조건을 나타내는 신호(도시 생략)가 신호 처리 장치(21)에 공급된다. 그리고, 각 회로의 동작 조건의 초기 설정이 행해진다. 이 때, 제2 조정 회로(23)에서는 외부 기기의 동작 조건을 나타내는 신호에 응답하여, 레지스터(23a)로부터 설정값 S가 출력된다. 그리고, 변경 후의 외부 기기의 입력 레벨과 제2 전압 VB가 대응되도록, 출력 전압의 전압값이 결정된다.
이러한 구성에 따르면, 외부 기기의 입력 레벨의 변경에 따라, 출력 회로(14)에의 공급 전압을 변경할 수 있어, 외부 기기의 변경에 유연하게 대응할 수 있다. 특히, 신호 처리 장치에 조정 회로를 내장하여 1칩 구성으로 할 경우, 외부 기기가 변경되어도 신호 처리 장치 자체를 변경할 필요가 없어, 비용면에서 적합하다.
계속해서, 신호 처리 장치(21)의 동작을 설명한다. 여기서는 외부 기기의 변경이 행해지지 않고, 이미 제2 전압 VB가 결정되어 있는 것으로 한다. 우선, 전원 전압 VDD(예를 들면, 3.2V)가 공급되면, 전원 전압 VDD가 제1 및 제2 조정 회로(22, 23)에 인가된다. 제1 조정 회로(22)에 공급된 전원 전압 VDD는 수평 드라이버(8) 및 신호 처리 회로(9)의 최적 동작 전압과 대략 동등한 제1 전압 VA(예를 들면, 2.0∼2.5V)로 변환된다. 그리고, 제1 전압 VA는 수평 드라이버(8) 및 신호 처리 회로(9)에 공급되고, 수평 드라이버(8) 및 신호 처리 회로(9)가 제1 전압 VA로 동작한다.
제2 조정 회로(23)에 공급된 전원 전압 VDD는 외부 기기의 입력 레벨에 따른 제2 전압 VB(예를 들면, 2.9V)로 변환된다. 그리고, 제2 전압 VB는 출력 회로(14)에 공급되고, 출력 회로(14)가 제2 전압 VB로 동작한다.
이와 같이 신호 처리 장치(21) 내에 복수의 조정 회로를 설치하여, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로에 대하여 각각 배치함으로써, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로에 독립적으로 전원 전압을 공급할 수 있다. 이에 의해, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로에 대하여 상호 다른 전원 전압을 공급할 수 있어, 불필요한 전력 소비가 억제되어 소비 전력의 저감을 도모할 수 있다. 또한, 제1 및 제2 조정 회로의 각각의 출력 전압의 설정을 신호 처리 회로(9) 및 출력 회로(14)의 각 회로의 최적의 동작 전압에 대응하게 함으로써, 각 회로에 대하여 최적의 전원 전압을 공급할 수 있다. 이에 의해, 동작 특성의 향상을 도모할 수 있다.
도 2는 제1 조정 회로(22)의 일례를 나타내는 회로 구성도이다. 제1 조정 회로(22)는 P 채널형 트랜지스터(32), 저항기 열(33), 비교기(34) 및 기준 전압 발생부(35)로 구성된다. P 채널형 트랜지스터(32)는 전원 공급 단자(37)와 조정 회로의 출력 단자(38) 사이에 접속되고, 게이트가 비교기(34)의 출력 단자에 접속된다. 저항기 열(33)은 P채널형 트랜지스터(32)의 드레인과 접지선(39) 사이에 저항기(33a) 및 저항기(33b)가 직렬로 접속되어 구성되고, 저항기(33a)와 저항기(33b)와의 중간점이 비교기(34)의 비반전 입력 단자에 접속된다. 기준 전압 발생부(35)는 비교기(34)의 반전 입력 단자에 접속된다.
제1 조정 회로(22)는 다음과 같이 동작한다. 여기서, 저항기(33a) 및 저항기(33b)의 저항값을 각각 R1, R2로 한다. 우선, 전원 공급 단자(37)를 통해 전원 전압 VDD가 공급되면, P 채널형 트랜지스터(32)가 온 상태가 되고, 전원 전압 VDD가 저항기 열(33)에 공급된다. 계속해서, 저항기 열(33)에 의해 전원 전압 VDD가 분압되어, 저항기 열(33)의 중간점의 전위 VX가 VX=(R2/(R1+R2))·VDD가 되어, 비교기(34)의 비반전 입력 단자에 공급된다.
계속해서, 비교기(34)가 분압 전압 VX와 반전 입력 단자에 공급되는 기준 전압 VR과의 전위차에 따라 동작하고, 분압 전압 VX와 기준 전압 VR이 동등하게 되도록 P채널형 트랜지스터(32)의 온 저항을 제어한다. 구체적으로는, 기준 전압 VR보다 분압 전압 VX가 높은 경우에 P 채널형 트랜지스터(32)를 온 상태로 되는 방향으로 동작하고, 기준 전압 VR보다 분압 전압 VX가 낮은 경우에 P 채널형 트랜지스터(32)를 오프 상태로 하는 방향으로 동작한다. 그리고, 저항기 열(33)을 구성하는 각저항기(33a, 33b)의 저항값 R1, R2의 비와, 기준 전압 발생부(35)로부터 출력되는 기준 전압 VR에 따라, 일정한 전압 VOUT=((R1+R2)/R2)·VR가 조정 회로의 출력 단자(38)측에 생성되어, 조정 전압으로서 다음 단의 회로에 공급된다.
이와 같이 조정 회로로부터 출력되는 조정 전압은 저항기 열(33)의 분압비 및 기준 전압 VR에 의해 결정된다. 따라서, 제1 조정 회로(22)에서는 다음 단의 회로의 최적 동작 전압에 따라, 저항기 열(33)의 분압비 및 기준 전압 VR이 설정된다.
도 3은 제2 조정 회로(23)의 일례를 나타내는 회로 구성도이다. 또, 도 3에서, 도 2에 도시한 것과 동일한 구성에 대해서는 동일한 부호가 붙여 있다. 제2 조정 회로(23)는 P채널형 트랜지스터(32), 비교기(34) 및 기준 전압 발생부(35)를 포함하는 전압 조정 수단, 저항기 열(41), 제1 내지 제4 N 채널형 트랜지스터(42a∼42d), 디코더(43) 및 레지스터(23a)로 구성된다.
전압 조정 수단은 전원 공급 단자(37)와 저항기 열(41) 사이에 접속되고, 저항기 열(41)로 분압되는 분압 출력 VP와 기준 전압 발생부(35)로부터 출력되는 기준 전압 VR이 동등하게 되도록, P 채널형 트랜지스터(32)의 온 저항을 제어한다. 저항기 열(41)은 복수의 저항기(41a∼41e)가 직렬로 접속되어 구성된다. 제1 내지 제4 N 채널형 트랜지스터(42a∼42d)는 저항기 열(41)을 구성하는 각 저항기(41a∼41e) 사이의 접속점 P1∼P5와 전압 조정 수단을 단락하도록 접속된다. 레지스터(23a)는 사전에 설정되는 설정값 S를 저장하고, 디코더(43)를 통해 제어 신호 S1∼S4를 제1내지 제4 N 채널형 트랜지스터(42a∼42d)의 게이트에 공급한다. 여기서, 제어 신호 S1∼S4는 외부 기기의 입력 레벨에 대하여, 예를 들면 2비트의 디지털 값(0, 0), (0, 1), (1, 0) 및 (1, 1)이 대응되는 설정값 S에 대하여, 예를 들면 4비트의 디지털 값(1, 0, 0, 0), (0, 1, 0, 0), (0, 0, 1, 0) 및 (0, 0, 0, 1)이 대응된다. 그리고, 이 제어 신호 S1∼S3의 「1」에, 예를 들면 H 레벨이 대응되고, 「0」에 대하여, L 레벨이 대응된다.
이와 같이 구성되는 제2 조정 회로(23)는 외부 기기가 변경되었을 때, 다음과 같이 동작한다. 우선, 외부 기기가 변경되면, CPU(16)로부터 변경 후의 외부 기기의 동작 전압, 또는 동작 타이밍 등의 동작 조건을 나타내는 신호(도시 생략)가 신호 처리 장치에 대하여 공급되어, 각 회로의 동작 조건의 초기 설정이 행해진다. 이 때, 외부 기기의 동작 조건을 나타내는 신호에 응답하여, 조정 전압을 결정하도록 레지스터(23a)로부터 디코더(43)를 통해 설정값 S가 출력된다. 그리고, 디코드된 제어 신호 S1∼S4가 제1 내지 제4 트랜지스터(42a∼42d)의 게이트에 공급된다.
계속해서, 제1 내지 제4 트랜지스터(42a∼42d)가 제어 신호 S1∼S4에 따라 선택적으로 도통한다. 이에 의해, 접속점 P1∼P4의 어느 하나와 비교기(34)의 비반전 입력 단자가 접속된다. 이에 의해, 복수의 분압 출력 VP1∼VP4중에서 하나 출력이 선택되어, 분압 출력 VP로서 공급된다. 그리고, 비교기(34)에서 선택된 분압 출력 VP와 기준 전압 발생부(35)로부터 출력되는 기준 전압 VR이 동등하게 되도록,P 채널형 트랜지스터(32)의 온 저항이 제어되어, 외부 기기의 입력 레벨의 변경에 따른 제2 전압 VB가 생성된다.
이와 같이 제2 조정 회로(23)는 복수의 접속점 P1∼P4에서의 상호 다른 분압 출력 VP1∼VP4중의 하나를 선택함으로써, 제2 전압 VB를 가변 제어할 수 있다. 따라서, 저항기 열(41)을 구성하는 복수의 저항기(41a∼41e)의 각 저항값을 신호 처리 장치(21)와 접속될 수 있는 복수의 외부 기기의 입력 레벨에 맞게 설정함으로써, 외부 기기의 변경에 대응할 수 있다.
또, 본원 발명에 있어서는 제1 및 제2 조정 회로(22, 23)를 신호 처리 장치(21)에 내장하여, 동일한 반도체 기판 위에 형성하여 1칩 구성으로 하고 있다. 이에 의해, 제1 및 제2 조정 회로(22, 23)를 신호 처리 장치(21)를 구성하는 다른 회로와 함께 일괄적으로 제조할 수 있어, 비용 저감이나 제조 수율의 향상을 도모할 수 있다.
도 3은 본원 발명의 제2 실시예를 도시한 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도이다. 도 3에서, 도 1과 동일한 구성에 대해서는 동일한 부호가 붙여 있으며, 그 설명을 생략한다.
신호 처리 장치(21')는 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13), 출력 회로(14) 및 제1 내지 제3 조정 회로(22, 23, 51)로 구성된다. 이 신호 처리 장치(21')는 아날로그 처리부(10) 및 A/D 변환기(11)의 전단에 제1 조정 회로(22)를 설치하고, 출력 회로(14)의 전단에 제2 조정 회로(23)를 설치하고, 또한 디지털 처리부(12) 및 타이밍 제어 회로(13)의 전단에 제3 조정 회로(51)를 설치한다.
제1 조정 회로(22)는 아날로그 처리부(10) 및 A/D 변환기(11)의 최적의 동작 전압(예를 들면, 2.5V)과 대략 동등한 전압을 출력하도록 설정되어 있으며, 배터리(도시 생략)로부터의 전원 전압 VDD를 입력으로 하여, 제1 전압 VA를 생성한다. 제2 조정 회로(23)는 출력 회로(14)의 최적 동작 전압(예를 들면, 2.9V), 즉, 외부 기기의 입력 레벨에 대응하는 전압을 출력하도록 설정되어 있으며, 배터리로부터의 전원 전압 VDD를 입력으로 하여, 제1 전압 VA보다 전압값이 높은 제2 전압 VB를 생성한다. 또한, 제2 조정 회로(23)는 외부 기기의 입력 레벨의 변경에 따라, 출력 전압이 변경 가능하게 설정되어 있다. 제3 조정 회로(51)는 디지털 처리부(12) 및 타이밍 제어 회로(13)의 최적의 동작 전압(예를 들면, 2.0V)과 대략 동등한 전압을 출력하도록 설정되어 있으며, 배터리로부터의 전원 전압 VDD를 입력으로 하여, 제1 전압 VA보다 전압값이 낮은 제3 전압 Vc를 생성한다.
이와 같이 아날로그 처리부(10) 및 디지털 처리부(12)의 각부에 대하여 조정 회로를 배치함으로써, 아날로그 처리부(10) 및 디지털 처리부(12)의 각부(各部)에 적합한 전원 전압을 공급할 수 있다. 이에 의해, 각부의 신호 처리 동작에 있어서의 특성의 향상을 도모할 수 있다. 또한, 제3 조정 회로(41)로, 제1 전압 VA보다 전압값이 낮은 제3 전압 VC를 생성하여, 독립적으로 디지털 처리부(12)에 공급함으로써, 소비 전력의 저감을 도모할 수 있다.
도 5는 본원 발명의 제3 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 기기의 구성을 나타내는 블록도이다. 또한, 도 5에서, 도 1 내지 도 4와 동일한 구성에 대해서는 동일한 부호가 붙여 있으며, 그 설명을 생략한다.
제3 실시예에서, 도 1 내지 도 4에 도시한 제1 실시예나 제2 실시예와 서로 다른 점은 외부 조정 회로(2)를 설치하고, 이 외부 레귤레이터 회로(2)로부터의 출력 전압을 신호 처리 장치(61) 내의 수평 드라이버(8), 아날로그 처리부(10) 및 A/D 변환기(11)에 공급하는 점에 있다.
외부 조정 회로(2)는 도 6에 도시한 것과 동일한 구성을 갖고, 그 출력 전압(조정 전압 VK)을 신호 처리 장치(61)에 공급하다. 단, 제3 실시예에서는 조정 전압 VK가 수평 드라이버(8), 아날로그 처리부(10) 및 A/D 변환기(11)의 최적의 동작 전압(예를 들면, 2.5V)에 맞게 설정되어 있다. 제3 실시예에 있어서는 이 외부 조정 회로(2)로부터의 출력 전압이 신호 처리 장치(61)에 대한 전원 전압으로 되어 있다.
신호 처리 장치(61)는 앞의 신호 처리 장치(21, 21')와 마찬가지로, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)를 구비하고, 디지털 처리부(12)의 전단에 제1 조정 회로(22), 출력 회로(14)의 전단에 제2 조정 회로(23)를 설치하여 구성된다.
제1 조정 회로(22)는 디지털 처리부(12) 및 타이밍 제어 회로(13)의 최적의 동작 전압(예를 들면, 2.0V)과 동등한 전압을 출력하도록 설정되어 있으며, 외부 조정 회로(2)로부터의 전원 전압을 입력으로 하여, 제1 전압 VA'를 생성한다. 제2 조정 회로(23)는 도 1 및 도 4와 마찬가지로 레지스터(23a)를 내장하고, 복수의 전압값이 단계적으로 설정되는 복수의 조정 전압이 생성 가능하고, 이들 복수의 조정 전압 중에서 하나를 선택하여 제2 전압 VB로서 출력한다. 이 제2 조정 회로(23)에서는 조정 회로가 입력 전압을 강압하는 형태로 조정 전압을 생성하는 특성 상, 조정 회로(2)의 출력 전압(조정 전압 VK)보다 낮은 전압값의 범위에서 복수의 조정 전압을 생성한다.
제3 실시예에서도, 제1 실시예나 제2 실시예와 마찬가지로, 신호 처리 장치(61) 내의 각 회로에 적합한 전압을 공급할 수 있음과 함께, 외부 기기의 입력 레벨의 변경에 따라 출력 회로(14)에의 공급 전압을 변경할 수 있다. 이에 의해, 신호 처리 장치(61)의 동작 특성의 향상 및 소비 전력의 저감을 도모할 수 있음과 함께 비용 증대를 억제할 수 있다.
이상, 도 1 내지 도 5를 참조하여, 본원 발명의 실시예를 설명하였다. 이상의 실시예에 있어서는 수평 드라이버(8)에 대하여, 아날로그 처리부(10) 및 A/D 변환기(11)와 동등한 전압을 공급하는 구성으로 하고 있지만, 이에 한정되는 것이 아니다. 예를 들면, CCD 이미지 센서(3)의 사양에 의해 수평 드라이버(8)의 최적의 동작 전압이 아날로그 처리부(10) 및 A/D 변환기(11)의 동작 전압보다 디지털 처리부(12) 및 타이밍 제어 회로(13)의 동작 전압에 가깝게 되어 있는 경우에는 디지털 처리부(12) 및 타이밍 제어 회로(13)와 동등한 전압을 공급하는 구성으로 해도 된다.
본원 발명에 따르면, 신호 처리 회로 및 출력 회로의 각각에 조정 회로를 설치함으로써, 신호 처리 회로 및 출력 회로의 각 회로에 대하여, 독립적으로 전원 전압을 공급할 수 있다. 이에 의해, 불필요한 전력 소비를 억제할 수 있어, 소비 전력의 저감을 도모할 수 있다. 또한, 출력 회로에 대응하는 조정 회로의 출력 전압을 변경 가능하게 함으로써, 외부 기기의 변경에 맞게 출력 회로에의 공급 전압을 변경할 수 있다.

Claims (7)

  1. 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서,
    전원 전압을 입력으로 하여 상기 고체 촬상 소자의 출력 레벨에 따른 제1 전압을 발생하는 제1 조정 회로와,
    상기 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 대응하는 제2 전압을 발생하는 제2 조정 회로와,
    상기 제1 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하는 신호 처리 회로와,
    상기 제2 전압을 받아 동작하고, 상기 신호 처리 회로에서 신호 처리가 실시된 화상 신호를 출력하는 출력 회로를 구비하며,
    상기 제2 조정 회로는 상기 외부 기기의 입력 레벨에 따라 상기 제2 전압을 가변 설정하는 것을 특징으로 하는 화상 신호 처리 장치.
  2. 제1항에 있어서,
    상기 제2 조정 회로는 단계적으로 설정되는 복수의 전압을 생성하고, 상기 외부 기기의 입력 레벨에 따라 상기 복수의 전압 중 어느 것인가를 선택하여 출력하는 것을 특징으로 하는 화상 신호 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 조정 회로는,
    상기 외부 기기의 입력 레벨에 따라 설정되는 설정값을 저장하는 레지스터와,
    복수의 저항기가 직렬로 접속되어 구성되며, 상기 전원 전압을 분압하여 복수의 분압 출력을 생성하는 저항기 열과,
    상기 저항기 열에 접속되며, 상기 설정값에 따라 상기 복수의 분압 출력 중 어느 것인가를 선택하는 선택 수단과,
    상기 전원 전압을 공급받는 전원 공급 단자와 상기 저항기 열 사이에 접속되며, 상기 선택 수단에서 선택되는 분압 출력과 소정의 기준 전압이 동등하게 되도록 상기 전원 전압의 상기 저항기 열에의 공급을 제어하는 전압 조정 수단을 구비하는 것을 특징으로 하는 화상 신호 처리 장치.
  4. 제3항에 있어서,
    상기 선택 수단은 상기 저항기 열을 구성하는 저항기의 각각에 접속되며, 상기 설정값에 응답하여 선택적으로 도통하는 복수의 트랜지스터인 것을 특징으로 하는 화상 신호 처리 장치.
  5. 제1항에 있어서,
    상기 전원 전압을 입력으로 하여 제3 전압을 발생하는 제3 조정 회로를 더 구비하며,
    상기 신호 처리 회로는, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리부와, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리부를 포함하며,
    상기 디지털 처리부는 상기 제3 전압으로 동작하는 것을 특징으로 하는 화상 신호 처리 장치.
  6. 제5항에 있어서,
    상기 제3 전압이 상기 제1 전압보다 전압값이 낮은 것을 특징으로 하는 화상 신호 처리 장치.
  7. 제1항에 있어서,
    상기 신호 처리 회로는, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리부와, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리부를 포함하며,
    상기 아날로그 처리부는 상기 전원 전압을 받아 동작하고,
    상기 디지털 처리부는 상기 제1 전압을 받아 동작하는 것을 특징으로 하는화상 신호 처리 장치.
KR10-2002-0044136A 2001-08-01 2002-07-26 화상 신호 처리 장치 KR100450365B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00233808 2001-08-01
JP2001233808 2001-08-01
JPJP-P-2002-00109415 2002-04-11
JP2002109415A JP2003116070A (ja) 2001-08-01 2002-04-11 画像信号処理装置

Publications (2)

Publication Number Publication Date
KR20030011639A KR20030011639A (ko) 2003-02-11
KR100450365B1 true KR100450365B1 (ko) 2004-09-30

Family

ID=26619774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044136A KR100450365B1 (ko) 2001-08-01 2002-07-26 화상 신호 처리 장치

Country Status (5)

Country Link
US (1) US7110038B2 (ko)
JP (1) JP2003116070A (ko)
KR (1) KR100450365B1 (ko)
CN (1) CN1186924C (ko)
TW (1) TW571579B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222772B2 (ja) * 2001-08-01 2009-02-12 三洋電機株式会社 画像信号処理装置
JP2003116069A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
JP2004252902A (ja) * 2003-02-21 2004-09-09 Pentax Corp 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段
KR100965876B1 (ko) * 2003-06-03 2010-06-24 삼성전자주식회사 Ｕｓｂ를 이용한 배터리 충전장치 및 이를 구비하는디지털 카메라
US8316158B1 (en) * 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
JP4277917B2 (ja) * 2007-04-13 2009-06-10 ソニー株式会社 ワイヤレス受信装置及び電子機器
US7834306B2 (en) * 2008-03-24 2010-11-16 Altasens, Inc. Dark current and lag reduction
JP2011055308A (ja) * 2009-09-02 2011-03-17 Ricoh Co Ltd 撮像装置
KR101326989B1 (ko) * 2011-12-21 2013-11-13 엘지이노텍 주식회사 이미지 센서 및 그 구동 방법
JP6137855B2 (ja) * 2013-02-07 2017-05-31 オリンパス株式会社 撮像装置、撮像方法及びプログラム
DE202017105921U1 (de) 2017-09-28 2017-10-25 Mould Flying Industrial Co., Ltd Einschraub-Blasdüsenzapfen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257777A (ja) * 1988-11-17 1990-10-18 Samsung Electron Devices Co Ltd 撮像装置
JPH06303478A (ja) * 1993-04-09 1994-10-28 Sony Corp 撮像装置
JPH1118010A (ja) * 1997-06-23 1999-01-22 Sharp Corp 撮像装置
KR20030013262A (ko) * 2001-08-01 2003-02-14 산요 덴키 가부시키가이샤 화상 신호 처리 장치
JP2003116069A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02248170A (ja) 1989-03-22 1990-10-03 Toshiba Corp 電子カメラ
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
EP0485149B1 (en) 1990-11-07 1997-07-30 Canon Kabushiki Kaisha Recording apparatus
US5493409A (en) * 1990-11-29 1996-02-20 Minolta Camera Kabushiki Kaisha Still video camera having a printer capable of printing a photographed image in a plurality of printing modes
JP3093597B2 (ja) 1994-12-28 2000-10-03 キヤノン株式会社 パーソナルコンピュータの周辺装置
US5963255A (en) 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JP4307602B2 (ja) 1998-11-24 2009-08-05 オリンパス株式会社 撮像装置及び撮像装置の動作モード設定方法
FR2789190B1 (fr) 1999-01-28 2001-06-01 St Microelectronics Sa Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation
US6377073B1 (en) 1999-11-30 2002-04-23 Texas Instruments Incorporated Structure and method for reduction of power consumption in integrated circuit logic
US7061534B2 (en) * 2001-08-31 2006-06-13 Pentax Corporation Three-dimensional image capturing device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257777A (ja) * 1988-11-17 1990-10-18 Samsung Electron Devices Co Ltd 撮像装置
JPH06303478A (ja) * 1993-04-09 1994-10-28 Sony Corp 撮像装置
JPH1118010A (ja) * 1997-06-23 1999-01-22 Sharp Corp 撮像装置
KR20030013262A (ko) * 2001-08-01 2003-02-14 산요 덴키 가부시키가이샤 화상 신호 처리 장치
JP2003116069A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置

Also Published As

Publication number Publication date
KR20030011639A (ko) 2003-02-11
CN1400811A (zh) 2003-03-05
TW571579B (en) 2004-01-11
US20030025823A1 (en) 2003-02-06
US7110038B2 (en) 2006-09-19
JP2003116070A (ja) 2003-04-18
CN1186924C (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
KR100455870B1 (ko) 촬상 장치
KR100522343B1 (ko) 승압 장치 및 이것을 이용한 촬상 장치
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
KR100450365B1 (ko) 화상 신호 처리 장치
US8045049B2 (en) Signal processor configured to process a first signal to generate a second signal
KR100496847B1 (ko) 화상 신호 처리 장치
KR100461483B1 (ko) 촬상 장치
KR20110011629A (ko) 고체 촬상 장치, 촬상 장치, 화소 구동 방법
KR100496846B1 (ko) 화상 신호 처리 장치
US7317483B2 (en) Charge transfer device having output amplifier with reduced power consumption
KR100213958B1 (ko) 영상 신호 처리 장치
US7843502B2 (en) Programmable boost signal generation method and apparatus
JP2009038831A (ja) 画像信号処理装置
US7619673B2 (en) Image sensor, driving method and camera
JP2009022053A (ja) 撮像装置
JP2009017604A (ja) 画像信号処理装置
JP2007020224A (ja) 撮像装置
JP2003038436A (ja) 電子内視鏡装置
US20090040326A1 (en) Methods and apparatuses for supplying current using a digital sequence
WO2004049702A1 (ja) 複数の固体撮像素子を備える撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee