JP4222772B2 - 画像信号処理装置 - Google Patents
画像信号処理装置 Download PDFInfo
- Publication number
- JP4222772B2 JP4222772B2 JP2002107735A JP2002107735A JP4222772B2 JP 4222772 B2 JP4222772 B2 JP 4222772B2 JP 2002107735 A JP2002107735 A JP 2002107735A JP 2002107735 A JP2002107735 A JP 2002107735A JP 4222772 B2 JP4222772 B2 JP 4222772B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal processing
- output
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 claims description 45
- 230000004044 response Effects 0.000 claims description 19
- 230000001105 regulatory effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 2
- 230000037433 frameshift Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/65—Control of camera operation in relation to power supply
- H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
【０００２】
【従来の技術】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図７は、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路を内蔵する信号処理装置７を示すものであり、この信号処理装置７を採用する撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられ、バッテリから供給される電源電圧を所定の電圧に変換し、レギュレート回路２から供給される単一の動作電圧で動作するように構成されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、入射される光に応答して発生する情報電荷を複数の受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、昇圧回路４及び垂直ドライバ６の各回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される。
【０００８】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成される。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面、或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【０００９】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００１０】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００１１】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（C entral Processing Unit）１６、メモリ１７、ディスプレイドライバ１８等の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を統括的に制御する。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１２】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１３】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に供給される。
【００１４】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【００１５】
【発明が解決しようとする課題】
上述した撮像装置に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理装置内の回路に供給される電源電圧は単一であり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路の動作電圧に合わせて調整電圧の電圧値が設定されている。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
【００１６】
また、従来の構成において、消費電力を抑制するために、信号処理装置の動作の必要がないときに調整電圧の出力を停止することが考えられる。しかしながら、出力回路への供給電圧の電圧レベルを外部機器の入力レベルに常に合わせておく必要があるため、容易に電源電圧の供給を停止することができない。例えば、ＣＣＤイメージセンサが信号出力を停止しており、外部機器が動作している場合、電源電圧の供給を停止すると、外部機器側から出力回路側へシステムバスを介して電流が流れ得る。このときに流れる電流の電流量が、外部機器側、或いは出力回路側の電流許容量を越える場合、各機器を破壊してしまうおそれがある。従って、信号処理装置が動作を停止していても、外部機器が動作を続けていれば、レギュレート回路の出力を停止することができない。このため、信号処理装置では、動作的には停止状態であるにも拘わらず、電源電圧が供給され続けるという状況にあった。これにより、信号処理回路で電流リークが発生し、不要な電力消費がなされてしまうという不都合が生じていた。
【００１７】
そこで、本願発明は、不要な電力消費を削減して消費電力を低減することのできる画像信号処理装置の提供を目的とする。
【００１８】
【課題を解決するための手段】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、前記電源電圧を取り込んで前記外部機器の入力レベルに応じた第２の電圧を発生する第２のレギュレート回路と、前記固体撮像素子及び前記外部機器の少なくとも一方の動作に応じて前記電源電圧、或いは前記第２の電圧の何れかを選択して出力する切換回路と、前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、前記切換回路の出力電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことにある。
【００１９】
本願発明によれば、信号処理回路に対して第１のレギュレート回路から第１の電圧を供給し、出力回路に対して第２のレギュレート回路から第２の電圧を供給する。これにより、信号処理回路及び出力回路に対し、独立して電源電圧を供給することができる。また、出力回路の前段には、固体撮像素子及び外部機器の少なくとも一方の動作に応じて、電源電圧、或いは第２の電圧の何れかを選択的に出力する切換回路が設けられる。これにより、その時々に応じた電源電圧を出力回路に供給することができる。
【００２０】
【発明の実施の形態】
図１は、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図５と同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置２１内の信号処理回路９及び出力回路１４に対して、それぞれレギュレート回路を設け、各回路に独立して電源電圧を供給することにある。更に、外部からの電源電圧とレギュレート回路からの出力電圧との何れかを一方を選択して出力する切換回路を設け、ＣＣＤイメージセンサ３及び外部機器の動作に応じて出力回路への供給電圧を切り替えることを特徴とする。
【００２１】
信号処理装置２１は、水平ドライバ８、信号処理回路９及び出力回路１４から構成され、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定の信号処理を施し、信号処理の施された画像信号を、ＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等の外部機器に出力する。更に、信号処理装置２１は、第１及び第２のレギュレート回路２２、２３を有し、水平ドライバ８及び信号処理回路９の前段に第１のレギュレート回路２２が配置され、出力回路１１の前段に第２のレギュレート回路２３が配置される。
【００２２】
第１及び第２のレギュレート回路２２、２３は、電源供給端子を介してバッテリ（図示せず）から供給される電源電圧ＶDDを取り込んで所定の調整電圧を生成する。これら第１及び第２のレギュレート回路２２、２３は、次段の回路に合わせて出力電圧が設定されている。第１のレギュレート回路２２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）と同等となるように設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路２３は、その出力電圧が出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応するように設定されており、第２の電圧ＶBを出力する。
【００２３】
このように信号処理装置２１内に複数のレギュレート回路を設け、信号処理回路９及び出力回路１４に対してそれぞれレギュレート回路を配置することで、独立して電源電圧を供給することができる。これにより、不要な電力消費を回避することができ、消費電力の低減を図ることができる。更に、レギュレート回路の出力電圧の設定を、信号処理回路９及び出力回路１４の各回路の最適な動作電圧に合わせて行うことで、それぞれに適した電源電圧を供給することができる。これにより、各回路の動作特性の向上を図ることができる。
【００２４】
また、第１及び第２のレギュレート回路２２、２３は、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、ＣＣＤイメージセンサ３の動作状態に応じてＣＰＵ１６から出力される制御信号ＣＥを受けて動作するように構成され、ＣＣＤイメージセンサ３が動作を停止しているとき、第１及び第２の電圧ＶA、ＶBの出力を停止して、出力側の電位を接地電位ＶG（例えば、０Ｖ）に引き下げる。このようにＣＣＤイメージセンサ３の動作状態に応じてレギュレート回路の出力を停止することで、ＣＣＤイメージセンサ３が停止中に電源電圧が供給されるのが防止される。これにより、ＣＣＤイメージセンサ３が停止中の電力消費を回避することができる。
【００２５】
切換回路２４は、電源電圧ＶDDと第２の電圧ＶBとを取り込み、外部機器の入力レベルに応じて電源電圧ＶDDと第２の電圧ＶBとの何れか一方を選択的に出力する。切換回路２４は、２つの入力端子２４ａ、２４ｂと１つの出力端子２４ｃを備えて構成され、一方の入力端子２４ａが第２のレギュレート回路２３に接続され、他方の入力端子２４ｂが電源供給端子に接続される。そして、出力端子２４ｃが出力回路１４に接続される。また、切換回路２４は、その接続状態を切り替える制御信号ＳＥをＣＰＵ１６から受けるように構成され、制御信号ＳＥに応答して出力電圧ＶHを切り替える。つまり、ＣＰＵ１６から切換回路２４に対して、ＣＣＤイメージセンサ３及び外部機器の動作状態に応じて出力を切り替えるように指示が与えられ、切換回路２４はその指示に従って２つの入力端子２４ａ、２４ｂと出力端子２４ｃとの接続状態を切り替える。
【００２６】
図２は、第１及び第２のレギュレート回路２２、２３の一例を示す回路構成図である。第１及び第２のレギュレート回路２２、２３の各回路は、基本的に同一の構成であり、接続切換部３１、Ｐチャンネル型トランジスタ３２、抵抗器列３３、コンパレータ３４及び基準電圧発生部３５で構成される。接続切換部３１は、電源供給端子とＰチャンネル型トランジスタ３２との間に接続される。Ｐチャンネル型トランジスタ３２は、接続切換部３１とレギュレート回路の出力端子との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地側との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００２７】
第１及び第２のレギュレート回路２２、２３は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子を介して電源電圧ＶDDが供給されると、Ｐチャンネル型トランジスタ３２がオンし、電源電圧ＶDDが抵抗器列３３に供給される。次いで、抵抗器列３３によって電源電圧ＶDDが分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００２８】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなるようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRとによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュレート回路の出力端子側に生成され、調整電圧として次段の回路に供給される。
【００２９】
このようにレギュレート回路から出力される調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１及び第２のレギュレート回路２２、２３の各回路では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧ＶRが設定され、各回路に適した調整電圧が生成される。
【００３０】
また、第１及び第２のレギュレート回路２２、２３は、上述の構成に加え、接続切換部３１、コンパレータ３４及び基準電圧発生部３５が、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、制御信号ＣＥを受けて動作し、制御信号ＣＥがＣＣＤイメージセンサ３の動作中に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２とを接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするようにＰチャンネル型トランジスタ３１のオン抵抗を制御する。一方、制御信号ＣＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００３１】
このようにＣＣＤイメージセンサ３の動作の停止に応じて、レギュレート回路を構成する各部の動作を停止することで、レギュレート回路自身での電力消費量を削減することができる。これにより、消費電力を更に低減させることができる。
【００３２】
図３は、図１の信号処理装置の動作を示すタイミング図である。尚、この図において、ＣＰＵ１６から出力される制御信号ＣＥは、ＣＣＤイメージセンサ３の動作中に対してＨレベルが対応付けられ、停止中に対してＬレベルが対応付けられるものとする。また、制御信号ＣＥと同様にＣＰＵ１６から出力される制御信号ＳＥは、切換回路２４の出力電圧ＶHの電源電圧ＶDD側への切り替えに対し、Ｈレベルが対応付けられ、第２の電圧ＶB側への切り替えに対し、Ｌレベルが対応付けられるものとする。
【００３３】
以下の説明において、電源電圧ＶDDの電圧値をＶD[Ｖ]とし、第１及び第２のレギュレート回路２２、２３で生成される第１及び第２の電圧ＶA、ＶBの電圧値をそれぞれＶa[Ｖ]、Ｖb[Ｖ]とし、更に、接地点ＶGNDの電圧値をＶG[Ｖ]と定義する。
【００３４】
先ず、タイミングｔ1において、ＣＣＤイメージセンサ３及び外部機器が駆動中である。このとき、ＣＰＵ１６から出力される制御信号ＣＥはＨレベルを示し、制御信号ＳＥはＬレベルを示す。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路２２、２３が電源電圧ＶD[Ｖ]（例えば、３.２Ｖ）を取り込んで第１の電圧ＶAとしてＶa[Ｖ]（例えば、２.０〜２.５Ｖ）、第２の電圧ＶBとしてＶb[Ｖ]（例えば、２.９Ｖ)を発生する。一方、制御信号ＳＥに応答して、切換回路２４が入力端子２４ａと出力端子２４ｃとを接続するように動作し、出力電圧ＶHとして第２の電圧ＶB側を選択する。そして、出力回路２４に動作電圧として電圧Ｖb[Ｖ]が供給される。これにより、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対し、信号処理回路９で所定の信号処理が施されると共に、処理の施された画像信号Ｙ'(n)が出力回路１４を介して外部機器側に出力される。
【００３５】
次いで、タイミングｔ2において、ＣＣＤイメージセンサ３のみが動作を停止し、外部機器が動作を続ける。このとき、制御信号ＣＥはＬレベルに立ち下がり、制御信号ＳＥはＨレベルに立ち上がる。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路２２、２３が第１及び第２の電ＶA、ＶBの出力を停止し、その出力電圧をＶG[Ｖ]（例えば、０Ｖ）とする。一方、制御信号ＳＥに応答して、切換回路２４が入力端子２４ｂと出力端子２４ｃを接続するように動作し、出力電圧ＶHとして電源電圧ＶDD側を選択する。そして、信号処理回路９への動作電圧の供給を停止し、出力回路１４にのみ動作電圧として電圧ＶD[Ｖ]を供給する。これにより、出力回路１４の出力側をハイインピーダンス状態に設定し、外部機器側から出力回路側へ電流が流れるのを防止する。従って、信号処理装置２１と外部機器との接続を維持したままで、信号処理回路９への電源電圧の供給を停止することができる。換言すれば、外部機器の動作状態に拘わらず、ＣＣＤイメージセンサ３の動作状態に合わせて、信号処理回路９への電源電圧の供給を停止することができ、不要な電力消費を防止することができる。
【００３６】
そして、タイミングｔ3において、ＣＣＤイメージセンサ３に続いて外部機器が動作を停止する。このとき、制御信号ＣＥはＬレベルを保持し、制御信号ＳＥはＬレベルに立ち下がる。この結果、第１及び第２のレギュレート回路２２、２３からの第１及び第２の電圧ＶA、ＶBの出力は停止されたまま、制御信号ＳＥに応答して、切換回路２４が第２の電圧ＶB側を選択するように動作する。これにより、出力回路１４への電源電圧の供給が停止される。従って、ＣＣＤイメージセンサ３及び外部機器が動作を停止しているとき、信号処理回路９及び出力回路１４に対して電源電圧が供給されるのが防止される。これは、信号処理装置が外部に接続されるバッテリを電源として動作している場合、特に有効である。即ち、バッテリを電源として用いているものの場合、電源供給側でバッテリからの電圧の供給をカットする手段を備えていないものがあり、このタイプのものでは、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置に電源電圧が供給され得る。従って、信号処理回路９及び出力回路１４が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、ＣＣＤイメージセンサ３及び外部機器が停止しているときにおいては、電源電圧の供給を停止することで、各回路で発生する電流リークを確実に防止することができ、不要な電力消費を回避することができる。
【００３７】
ところで、信号処理装置２１には、出力電圧に制限のあるバッテリが電源として接続されるとは限らず、既にレギュレートされた電源電圧が供給される場合もある。このとき、調整電圧の電圧値が外部機器の入力レベル、即ち、出力回路１４で必要な電源電圧（例えば、２.９Ｖ）に設定されていることがあり得る。このような場合、ＣＣＤイメージセンサ３が動作中のとき、切換回路２４は電源電圧ＶDD側を選択するように動作する。この結果、出力回路１４には電源電圧ＶDDが第２のレギュレート回路２３を介さずに直接供給され、電力消費が抑制される。つまり、レギュレート回路を介して電源電圧を供給すると、レギュレート回路で少なからず電圧降下が生じて電力が消費されるが、出力回路１４に直接電源電圧ＶDDを供給することで、この電力消費を回避することができる。尚、外部機器の動作状態に対しては、図３に示すものと同様に動作する。即ち、外部機器が動作中のとき、切換回路２４が電源電圧ＶDD側を選択してシステムバス１５の接続状態を維持する。一方、外部機器が動作を停止するとき、切換回路２４が第２の電圧ＶB側を選択して出力回路１４への電源電圧の供給を停止する。
【００３８】
図４は、本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００３９】
信号処理装置２１’は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４、第１乃至第３のレギュレート回路２２、２３、４１及び切換回路２４で構成される。この信号処理装置２１’は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、出力回路１４の前段に第２のレギュレート回路２３を設け、更に、デジタル処理部１２及びタイミング制御回路１３の前段に第３のレギュレート回路４１を設ける。
【００４０】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と同等の電圧を出力するように設定されており、バッテリ（図示せず）からの電源電圧ＶDDを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路２３は、出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の高い第２の電圧ＶBを生成する。第３のレギュレート回路４１は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同等の電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成する。
【００４１】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、アナログ処理部１０及びデジタル処理部１２の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第３のレギュレート回路４１で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成し、独立してデジタル処理部１２に供給することで、消費電力の低減を図ることができる。
【００４２】
また、第３のレギュレート回路４１は、図２に示す第１及び第２のレギュレート回路２２、２３と同一の構成であり、デジタル処理部１２の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されていると共に、制御信号ＣＥを受けて動作するように構成される。即ち、制御信号ＣＥを介して出力電圧の停止が指示されたとき、第１乃至第３の電圧ＶA〜ＶCの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、ＣＣＤイメージセンサ３が動作を停止しているときに、アナログ処理部１０及びデジタル処理部１２に電源電圧が供給されるのが防止されると共に、レギュレート回路自身における電力消費が防止される。この結果、消費電力の低減を図ることができる。
【００４３】
図５は、本願発明の第３の実施形態の構成を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図１乃至図４に示すものと同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４４】
この第３の実施形態において、先の第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２を設け、この外部レギュレート回路２からの出力電圧を信号処理装置５１内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給する点にある。
【００４５】
外部レギュレート回路２は、図７に示すものと同一の構成を有し、その出力電圧（調整電圧ＶK）を信号処理装置５１に供給する。ただし、この第３の実施形態では、調整電圧ＶKが水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２．５Ｖ）に合わせて設定されている。第３の実施形態においては、この外部レギュレート回路２からの出力電圧が、信号処理装置５１に対する電源電圧となっている。
【００４６】
信号処理装置５１は、先の信号処理装置２１、２１’と同様に、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を有し、デジタル処理部１２の前段に第１のレギュレート回路２２、出力回路１４の前段に切換回路２４を設け、更にその前段に第２のレギュレート回路２３を設けて構成される。
【００４７】
第１のレギュレート回路２２は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２．０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの電源電圧を取り込んで、第１の電圧ＶA’を生成する。切換回路２４は、図１及び図４と同様に、２つの入力端子２４ａ、２４ｂを備えており、各入力端子が第２のレギュレート回路２３、外部レギュレート回路２に接続される。そして、制御信号ＳＥに応答して動作し、２つの入力端子の何れか一方と出力端子２４ｃとを導通させる。第２のレギュレート回路２３は、外部レギュレート回路２からの電源電圧を取り込み、出力回路１４の動作電圧に合わせて設定される調整電圧（例えば、１．８Ｖ）に変換して第２の電圧ＶB’として出力する。
【００４８】
図６は、図５の動作を説明するタイミング図である。撮像装置及び外部機器が共に動作するタイミングｔ１〜ｔ２において、入力端子２４ａ側を選択して出力回路１４へ第２の電圧ＶB’を出力すると共に、撮像装置だけが動作を停止するタイミングｔ２〜ｔ３において、入力端子２４ｂ側を選択して出力回路１４へ調整電圧ＶKを出力する。そして、撮像装置及び外部機器の両者が動作を停止するタイミングｔ３以降において、入力端子２４ａ側を選択して第２のレギュレート回路２３の出力側の電位ＶG[V]（例えば、０Ｖ）を出力回路１４へ出力する。この結果、出力回路１４へは、撮像装置及び外部機器の動作状態に応じた電圧が、適宜供給されることとなる。
【００４９】
この第３の実施形態によれば、第１の実施形態や第２の実施形態と同様に、信号処理回路５１内の各回路に適した電圧を供給することができると共に、撮像装置及び外部機器の動作状態に応じて出力回路１４への供給電圧を切り換えることができる。これにより、信号処理装置５１の動作特性を向上させることができると共に、撮像装置の動作が停止しているとき、或いは、撮像装置及び外部機器の両者の動作が停止しているときの不要な電力消費を防止することができる。
【００５０】
以上、図１乃至図６を参照しつつ、本願発明の実施形態を説明した。以上の実施形態においては、水平ドライバ８に対して、アナログ処理部１０及びＡ／Ｄ変換器１１と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、ＣＣＤイメージセンサ３の仕様によって、水平ドライバ８の最適な動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の動作電圧よりもデジタル処理部１２及びタイミング制御回路１３の動作電圧に近くなったような場合には、デジタル処理部１２及びタイミング制御回路１３と同等の電圧を供給する構成としても良い。
【００５１】
【発明の効果】
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電源電圧を供給することができる。更に、出力回路に供給する電圧を選択する切換回路を設けることで、固体撮像素子及び外部機器のそれぞれの動作状態に適した電源電圧を供給することができる。これにより、不要な電力消費を防止することができ、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図２】図１のレギュレート回路の一例を示す回路構成図である。
【図３】図１の動作を説明するタイミング図である。
【図４】本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図５】本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図６】図５の動作を説明するタイミング図である。
【図７】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
２：レギュレート回路
３：ＣＣＤイメージセンサ
４：駆動装置
５：昇圧回路
６：垂直ドライバ
７、２１、２１’、５１：信号処理装置
８：水平ドライバ
９：信号処理回路
１０：アナログ処理部
１１：Ａ／Ｄ変換器
１２：デジタル処理部
１３：タイミング制御回路
１４：出力回路
１５：システムバス
１６：メモリ
１７：ディスプレイドライバ
２２：第１のレギュレート回路
２３：第２のレギュレート回路
２４：切換回路
４１：第３のレギュレート回路
３１：接続切換部
３２：Ｐチャンネル型トランジスタ
３３：抵抗器列
３４：コンパレータ
３５：基準電圧発生部
【発明の属する技術分野】
本願発明は、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置に関する。
【０００２】
【従来の技術】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図７は、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路を内蔵する信号処理装置７を示すものであり、この信号処理装置７を採用する撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられ、バッテリから供給される電源電圧を所定の電圧に変換し、レギュレート回路２から供給される単一の動作電圧で動作するように構成されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、入射される光に応答して発生する情報電荷を複数の受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、昇圧回路４及び垂直ドライバ６の各回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される。
【０００８】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成される。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面、或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【０００９】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００１０】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００１１】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（C entral Processing Unit）１６、メモリ１７、ディスプレイドライバ１８等の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を統括的に制御する。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１２】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１３】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に供給される。
【００１４】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【００１５】
【発明が解決しようとする課題】
上述した撮像装置に搭載される信号処理装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後、信号処理装置を構成するすべての回路に共通に供給するように構成している。このため、信号処理装置内の回路に供給される電源電圧は単一であり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路の動作電圧に合わせて調整電圧の電圧値が設定されている。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
【００１６】
また、従来の構成において、消費電力を抑制するために、信号処理装置の動作の必要がないときに調整電圧の出力を停止することが考えられる。しかしながら、出力回路への供給電圧の電圧レベルを外部機器の入力レベルに常に合わせておく必要があるため、容易に電源電圧の供給を停止することができない。例えば、ＣＣＤイメージセンサが信号出力を停止しており、外部機器が動作している場合、電源電圧の供給を停止すると、外部機器側から出力回路側へシステムバスを介して電流が流れ得る。このときに流れる電流の電流量が、外部機器側、或いは出力回路側の電流許容量を越える場合、各機器を破壊してしまうおそれがある。従って、信号処理装置が動作を停止していても、外部機器が動作を続けていれば、レギュレート回路の出力を停止することができない。このため、信号処理装置では、動作的には停止状態であるにも拘わらず、電源電圧が供給され続けるという状況にあった。これにより、信号処理回路で電流リークが発生し、不要な電力消費がなされてしまうという不都合が生じていた。
【００１７】
そこで、本願発明は、不要な電力消費を削減して消費電力を低減することのできる画像信号処理装置の提供を目的とする。
【００１８】
【課題を解決するための手段】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、前記電源電圧を取り込んで前記外部機器の入力レベルに応じた第２の電圧を発生する第２のレギュレート回路と、前記固体撮像素子及び前記外部機器の少なくとも一方の動作に応じて前記電源電圧、或いは前記第２の電圧の何れかを選択して出力する切換回路と、前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、前記切換回路の出力電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことにある。
【００１９】
本願発明によれば、信号処理回路に対して第１のレギュレート回路から第１の電圧を供給し、出力回路に対して第２のレギュレート回路から第２の電圧を供給する。これにより、信号処理回路及び出力回路に対し、独立して電源電圧を供給することができる。また、出力回路の前段には、固体撮像素子及び外部機器の少なくとも一方の動作に応じて、電源電圧、或いは第２の電圧の何れかを選択的に出力する切換回路が設けられる。これにより、その時々に応じた電源電圧を出力回路に供給することができる。
【００２０】
【発明の実施の形態】
図１は、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図５と同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置２１内の信号処理回路９及び出力回路１４に対して、それぞれレギュレート回路を設け、各回路に独立して電源電圧を供給することにある。更に、外部からの電源電圧とレギュレート回路からの出力電圧との何れかを一方を選択して出力する切換回路を設け、ＣＣＤイメージセンサ３及び外部機器の動作に応じて出力回路への供給電圧を切り替えることを特徴とする。
【００２１】
信号処理装置２１は、水平ドライバ８、信号処理回路９及び出力回路１４から構成され、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定の信号処理を施し、信号処理の施された画像信号を、ＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等の外部機器に出力する。更に、信号処理装置２１は、第１及び第２のレギュレート回路２２、２３を有し、水平ドライバ８及び信号処理回路９の前段に第１のレギュレート回路２２が配置され、出力回路１１の前段に第２のレギュレート回路２３が配置される。
【００２２】
第１及び第２のレギュレート回路２２、２３は、電源供給端子を介してバッテリ（図示せず）から供給される電源電圧ＶDDを取り込んで所定の調整電圧を生成する。これら第１及び第２のレギュレート回路２２、２３は、次段の回路に合わせて出力電圧が設定されている。第１のレギュレート回路２２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）と同等となるように設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路２３は、その出力電圧が出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応するように設定されており、第２の電圧ＶBを出力する。
【００２３】
このように信号処理装置２１内に複数のレギュレート回路を設け、信号処理回路９及び出力回路１４に対してそれぞれレギュレート回路を配置することで、独立して電源電圧を供給することができる。これにより、不要な電力消費を回避することができ、消費電力の低減を図ることができる。更に、レギュレート回路の出力電圧の設定を、信号処理回路９及び出力回路１４の各回路の最適な動作電圧に合わせて行うことで、それぞれに適した電源電圧を供給することができる。これにより、各回路の動作特性の向上を図ることができる。
【００２４】
また、第１及び第２のレギュレート回路２２、２３は、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、ＣＣＤイメージセンサ３の動作状態に応じてＣＰＵ１６から出力される制御信号ＣＥを受けて動作するように構成され、ＣＣＤイメージセンサ３が動作を停止しているとき、第１及び第２の電圧ＶA、ＶBの出力を停止して、出力側の電位を接地電位ＶG（例えば、０Ｖ）に引き下げる。このようにＣＣＤイメージセンサ３の動作状態に応じてレギュレート回路の出力を停止することで、ＣＣＤイメージセンサ３が停止中に電源電圧が供給されるのが防止される。これにより、ＣＣＤイメージセンサ３が停止中の電力消費を回避することができる。
【００２５】
切換回路２４は、電源電圧ＶDDと第２の電圧ＶBとを取り込み、外部機器の入力レベルに応じて電源電圧ＶDDと第２の電圧ＶBとの何れか一方を選択的に出力する。切換回路２４は、２つの入力端子２４ａ、２４ｂと１つの出力端子２４ｃを備えて構成され、一方の入力端子２４ａが第２のレギュレート回路２３に接続され、他方の入力端子２４ｂが電源供給端子に接続される。そして、出力端子２４ｃが出力回路１４に接続される。また、切換回路２４は、その接続状態を切り替える制御信号ＳＥをＣＰＵ１６から受けるように構成され、制御信号ＳＥに応答して出力電圧ＶHを切り替える。つまり、ＣＰＵ１６から切換回路２４に対して、ＣＣＤイメージセンサ３及び外部機器の動作状態に応じて出力を切り替えるように指示が与えられ、切換回路２４はその指示に従って２つの入力端子２４ａ、２４ｂと出力端子２４ｃとの接続状態を切り替える。
【００２６】
図２は、第１及び第２のレギュレート回路２２、２３の一例を示す回路構成図である。第１及び第２のレギュレート回路２２、２３の各回路は、基本的に同一の構成であり、接続切換部３１、Ｐチャンネル型トランジスタ３２、抵抗器列３３、コンパレータ３４及び基準電圧発生部３５で構成される。接続切換部３１は、電源供給端子とＰチャンネル型トランジスタ３２との間に接続される。Ｐチャンネル型トランジスタ３２は、接続切換部３１とレギュレート回路の出力端子との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地側との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００２７】
第１及び第２のレギュレート回路２２、２３は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子を介して電源電圧ＶDDが供給されると、Ｐチャンネル型トランジスタ３２がオンし、電源電圧ＶDDが抵抗器列３３に供給される。次いで、抵抗器列３３によって電源電圧ＶDDが分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００２８】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなるようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRとによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュレート回路の出力端子側に生成され、調整電圧として次段の回路に供給される。
【００２９】
このようにレギュレート回路から出力される調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１及び第２のレギュレート回路２２、２３の各回路では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧ＶRが設定され、各回路に適した調整電圧が生成される。
【００３０】
また、第１及び第２のレギュレート回路２２、２３は、上述の構成に加え、接続切換部３１、コンパレータ３４及び基準電圧発生部３５が、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、制御信号ＣＥを受けて動作し、制御信号ＣＥがＣＣＤイメージセンサ３の動作中に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２とを接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするようにＰチャンネル型トランジスタ３１のオン抵抗を制御する。一方、制御信号ＣＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００３１】
このようにＣＣＤイメージセンサ３の動作の停止に応じて、レギュレート回路を構成する各部の動作を停止することで、レギュレート回路自身での電力消費量を削減することができる。これにより、消費電力を更に低減させることができる。
【００３２】
図３は、図１の信号処理装置の動作を示すタイミング図である。尚、この図において、ＣＰＵ１６から出力される制御信号ＣＥは、ＣＣＤイメージセンサ３の動作中に対してＨレベルが対応付けられ、停止中に対してＬレベルが対応付けられるものとする。また、制御信号ＣＥと同様にＣＰＵ１６から出力される制御信号ＳＥは、切換回路２４の出力電圧ＶHの電源電圧ＶDD側への切り替えに対し、Ｈレベルが対応付けられ、第２の電圧ＶB側への切り替えに対し、Ｌレベルが対応付けられるものとする。
【００３３】
以下の説明において、電源電圧ＶDDの電圧値をＶD[Ｖ]とし、第１及び第２のレギュレート回路２２、２３で生成される第１及び第２の電圧ＶA、ＶBの電圧値をそれぞれＶa[Ｖ]、Ｖb[Ｖ]とし、更に、接地点ＶGNDの電圧値をＶG[Ｖ]と定義する。
【００３４】
先ず、タイミングｔ1において、ＣＣＤイメージセンサ３及び外部機器が駆動中である。このとき、ＣＰＵ１６から出力される制御信号ＣＥはＨレベルを示し、制御信号ＳＥはＬレベルを示す。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路２２、２３が電源電圧ＶD[Ｖ]（例えば、３.２Ｖ）を取り込んで第１の電圧ＶAとしてＶa[Ｖ]（例えば、２.０〜２.５Ｖ）、第２の電圧ＶBとしてＶb[Ｖ]（例えば、２.９Ｖ)を発生する。一方、制御信号ＳＥに応答して、切換回路２４が入力端子２４ａと出力端子２４ｃとを接続するように動作し、出力電圧ＶHとして第２の電圧ＶB側を選択する。そして、出力回路２４に動作電圧として電圧Ｖb[Ｖ]が供給される。これにより、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対し、信号処理回路９で所定の信号処理が施されると共に、処理の施された画像信号Ｙ'(n)が出力回路１４を介して外部機器側に出力される。
【００３５】
次いで、タイミングｔ2において、ＣＣＤイメージセンサ３のみが動作を停止し、外部機器が動作を続ける。このとき、制御信号ＣＥはＬレベルに立ち下がり、制御信号ＳＥはＨレベルに立ち上がる。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路２２、２３が第１及び第２の電ＶA、ＶBの出力を停止し、その出力電圧をＶG[Ｖ]（例えば、０Ｖ）とする。一方、制御信号ＳＥに応答して、切換回路２４が入力端子２４ｂと出力端子２４ｃを接続するように動作し、出力電圧ＶHとして電源電圧ＶDD側を選択する。そして、信号処理回路９への動作電圧の供給を停止し、出力回路１４にのみ動作電圧として電圧ＶD[Ｖ]を供給する。これにより、出力回路１４の出力側をハイインピーダンス状態に設定し、外部機器側から出力回路側へ電流が流れるのを防止する。従って、信号処理装置２１と外部機器との接続を維持したままで、信号処理回路９への電源電圧の供給を停止することができる。換言すれば、外部機器の動作状態に拘わらず、ＣＣＤイメージセンサ３の動作状態に合わせて、信号処理回路９への電源電圧の供給を停止することができ、不要な電力消費を防止することができる。
【００３６】
そして、タイミングｔ3において、ＣＣＤイメージセンサ３に続いて外部機器が動作を停止する。このとき、制御信号ＣＥはＬレベルを保持し、制御信号ＳＥはＬレベルに立ち下がる。この結果、第１及び第２のレギュレート回路２２、２３からの第１及び第２の電圧ＶA、ＶBの出力は停止されたまま、制御信号ＳＥに応答して、切換回路２４が第２の電圧ＶB側を選択するように動作する。これにより、出力回路１４への電源電圧の供給が停止される。従って、ＣＣＤイメージセンサ３及び外部機器が動作を停止しているとき、信号処理回路９及び出力回路１４に対して電源電圧が供給されるのが防止される。これは、信号処理装置が外部に接続されるバッテリを電源として動作している場合、特に有効である。即ち、バッテリを電源として用いているものの場合、電源供給側でバッテリからの電圧の供給をカットする手段を備えていないものがあり、このタイプのものでは、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置に電源電圧が供給され得る。従って、信号処理回路９及び出力回路１４が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、ＣＣＤイメージセンサ３及び外部機器が停止しているときにおいては、電源電圧の供給を停止することで、各回路で発生する電流リークを確実に防止することができ、不要な電力消費を回避することができる。
【００３７】
ところで、信号処理装置２１には、出力電圧に制限のあるバッテリが電源として接続されるとは限らず、既にレギュレートされた電源電圧が供給される場合もある。このとき、調整電圧の電圧値が外部機器の入力レベル、即ち、出力回路１４で必要な電源電圧（例えば、２.９Ｖ）に設定されていることがあり得る。このような場合、ＣＣＤイメージセンサ３が動作中のとき、切換回路２４は電源電圧ＶDD側を選択するように動作する。この結果、出力回路１４には電源電圧ＶDDが第２のレギュレート回路２３を介さずに直接供給され、電力消費が抑制される。つまり、レギュレート回路を介して電源電圧を供給すると、レギュレート回路で少なからず電圧降下が生じて電力が消費されるが、出力回路１４に直接電源電圧ＶDDを供給することで、この電力消費を回避することができる。尚、外部機器の動作状態に対しては、図３に示すものと同様に動作する。即ち、外部機器が動作中のとき、切換回路２４が電源電圧ＶDD側を選択してシステムバス１５の接続状態を維持する。一方、外部機器が動作を停止するとき、切換回路２４が第２の電圧ＶB側を選択して出力回路１４への電源電圧の供給を停止する。
【００３８】
図４は、本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。この図において、図１と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００３９】
信号処理装置２１’は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４、第１乃至第３のレギュレート回路２２、２３、４１及び切換回路２４で構成される。この信号処理装置２１’は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、出力回路１４の前段に第２のレギュレート回路２３を設け、更に、デジタル処理部１２及びタイミング制御回路１３の前段に第３のレギュレート回路４１を設ける。
【００４０】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と同等の電圧を出力するように設定されており、バッテリ（図示せず）からの電源電圧ＶDDを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路２３は、出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の高い第２の電圧ＶBを生成する。第３のレギュレート回路４１は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同等の電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成する。
【００４１】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、アナログ処理部１０及びデジタル処理部１２の各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第３のレギュレート回路４１で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成し、独立してデジタル処理部１２に供給することで、消費電力の低減を図ることができる。
【００４２】
また、第３のレギュレート回路４１は、図２に示す第１及び第２のレギュレート回路２２、２３と同一の構成であり、デジタル処理部１２の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されていると共に、制御信号ＣＥを受けて動作するように構成される。即ち、制御信号ＣＥを介して出力電圧の停止が指示されたとき、第１乃至第３の電圧ＶA〜ＶCの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、ＣＣＤイメージセンサ３が動作を停止しているときに、アナログ処理部１０及びデジタル処理部１２に電源電圧が供給されるのが防止されると共に、レギュレート回路自身における電力消費が防止される。この結果、消費電力の低減を図ることができる。
【００４３】
図５は、本願発明の第３の実施形態の構成を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。尚、この図において、図１乃至図４に示すものと同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４４】
この第３の実施形態において、先の第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２を設け、この外部レギュレート回路２からの出力電圧を信号処理装置５１内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給する点にある。
【００４５】
外部レギュレート回路２は、図７に示すものと同一の構成を有し、その出力電圧（調整電圧ＶK）を信号処理装置５１に供給する。ただし、この第３の実施形態では、調整電圧ＶKが水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２．５Ｖ）に合わせて設定されている。第３の実施形態においては、この外部レギュレート回路２からの出力電圧が、信号処理装置５１に対する電源電圧となっている。
【００４６】
信号処理装置５１は、先の信号処理装置２１、２１’と同様に、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を有し、デジタル処理部１２の前段に第１のレギュレート回路２２、出力回路１４の前段に切換回路２４を設け、更にその前段に第２のレギュレート回路２３を設けて構成される。
【００４７】
第１のレギュレート回路２２は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２．０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの電源電圧を取り込んで、第１の電圧ＶA’を生成する。切換回路２４は、図１及び図４と同様に、２つの入力端子２４ａ、２４ｂを備えており、各入力端子が第２のレギュレート回路２３、外部レギュレート回路２に接続される。そして、制御信号ＳＥに応答して動作し、２つの入力端子の何れか一方と出力端子２４ｃとを導通させる。第２のレギュレート回路２３は、外部レギュレート回路２からの電源電圧を取り込み、出力回路１４の動作電圧に合わせて設定される調整電圧（例えば、１．８Ｖ）に変換して第２の電圧ＶB’として出力する。
【００４８】
図６は、図５の動作を説明するタイミング図である。撮像装置及び外部機器が共に動作するタイミングｔ１〜ｔ２において、入力端子２４ａ側を選択して出力回路１４へ第２の電圧ＶB’を出力すると共に、撮像装置だけが動作を停止するタイミングｔ２〜ｔ３において、入力端子２４ｂ側を選択して出力回路１４へ調整電圧ＶKを出力する。そして、撮像装置及び外部機器の両者が動作を停止するタイミングｔ３以降において、入力端子２４ａ側を選択して第２のレギュレート回路２３の出力側の電位ＶG[V]（例えば、０Ｖ）を出力回路１４へ出力する。この結果、出力回路１４へは、撮像装置及び外部機器の動作状態に応じた電圧が、適宜供給されることとなる。
【００４９】
この第３の実施形態によれば、第１の実施形態や第２の実施形態と同様に、信号処理回路５１内の各回路に適した電圧を供給することができると共に、撮像装置及び外部機器の動作状態に応じて出力回路１４への供給電圧を切り換えることができる。これにより、信号処理装置５１の動作特性を向上させることができると共に、撮像装置の動作が停止しているとき、或いは、撮像装置及び外部機器の両者の動作が停止しているときの不要な電力消費を防止することができる。
【００５０】
以上、図１乃至図６を参照しつつ、本願発明の実施形態を説明した。以上の実施形態においては、水平ドライバ８に対して、アナログ処理部１０及びＡ／Ｄ変換器１１と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、ＣＣＤイメージセンサ３の仕様によって、水平ドライバ８の最適な動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の動作電圧よりもデジタル処理部１２及びタイミング制御回路１３の動作電圧に近くなったような場合には、デジタル処理部１２及びタイミング制御回路１３と同等の電圧を供給する構成としても良い。
【００５１】
【発明の効果】
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電源電圧を供給することができる。更に、出力回路に供給する電圧を選択する切換回路を設けることで、固体撮像素子及び外部機器のそれぞれの動作状態に適した電源電圧を供給することができる。これにより、不要な電力消費を防止することができ、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図２】図１のレギュレート回路の一例を示す回路構成図である。
【図３】図１の動作を説明するタイミング図である。
【図４】本願発明の第２の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図５】本願発明の第３の実施形態を示す図であり、本願発明の信号処理装置を採用する撮像装置の構成を示すブロック図である。
【図６】図５の動作を説明するタイミング図である。
【図７】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
２：レギュレート回路
３：ＣＣＤイメージセンサ
４：駆動装置
５：昇圧回路
６：垂直ドライバ
７、２１、２１’、５１：信号処理装置
８：水平ドライバ
９：信号処理回路
１０：アナログ処理部
１１：Ａ／Ｄ変換器
１２：デジタル処理部
１３：タイミング制御回路
１４：出力回路
１５：システムバス
１６：メモリ
１７：ディスプレイドライバ
２２：第１のレギュレート回路
２３：第２のレギュレート回路
２４：切換回路
４１：第３のレギュレート回路
３１：接続切換部
３２：Ｐチャンネル型トランジスタ
３３：抵抗器列
３４：コンパレータ
３５：基準電圧発生部
Claims (5)
- 固体撮像素子から出力される画像信号に対して所定の信号処理を施し、所定のフォーマットに従う画像信号を外部機器に出力する画像信号処理装置において、
電源電圧を取り込んで前記固体撮像素子の出力レベルに応じた第１の電圧を発生する第１のレギュレート回路と、
前記電源電圧を取り込んで前記外部機器の入力レベルに応じた第２の電圧を発生する第２のレギュレート回路と、
前記電源電圧、或いは前記第２のレギュレート回路の出力電圧の何れかを選択して出力する切換回路と、
前記第１のレギュレート回路の出力電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記切換回路の出力電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備え、
前記第１及び第２のレギュレート回路は、前記固体撮像素子の動作が停止されている少なくとも一部の期間に、前記第１及び第２の電圧の出力を停止し、
前記切換回路は、前記固体撮像素子が動作しているとき、或いは、前記固体撮像素子及び前記外部機器の両方が動作を停止しているとき、前記第２のレギュレート回路の出力電圧を選択し、前記固体撮像素子が動作を停止しているときであって前記外部機器が動作しているとき、前記電源電圧を選択して出力することを特徴とする画像信号処理装置。 - 請求項１に記載の画像信号処理装置において、
前記電源電圧を取り込んで第３の電圧を発生する第３のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記第１のレギュレート回路の出力電圧を受けて動作し、
前記デジタル処理部は、前記第３のレギュレート回路の出力電圧を受けて動作することを特徴とする画像信号処理装置。 - 請求項２に記載の画像信号処理装置において、
前記第３の電圧が前記第１の電圧より電圧値が低いことを特徴とする画像信号処理装置。 - 請求項２に記載の画像信号処理装置において、
前記第３のレギュレート回路は、前記固体撮像素子の動作が停止されている少なくとも一部の期間に、前記第３の電圧の出力を停止することを特徴とする画像信号処理装置。 - 請求項１に記載の画像信号処理装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を受けて動作し、
前記デジタル処理部は、前記第１のレギュレート回路の出力電圧を受けて動作することを特徴とする画像信号処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107735A JP4222772B2 (ja) | 2001-08-01 | 2002-04-10 | 画像信号処理装置 |
| CNB021413347A CN1219399C (zh) | 2001-08-01 | 2002-07-05 | 图象信号处理装置 |
| TW091116858A TW566037B (en) | 2001-08-01 | 2002-07-29 | Image signal processor |
| US10/208,588 US7173664B2 (en) | 2001-08-01 | 2002-07-30 | Image signal processor with reduced power consumption |
| KR10-2002-0045214A KR100496846B1 (ko) | 2001-08-01 | 2002-07-31 | 화상 신호 처리 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-233806 | 2001-08-01 | ||
| JP2001233806 | 2001-08-01 | ||
| JP2002107735A JP4222772B2 (ja) | 2001-08-01 | 2002-04-10 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003116045A JP2003116045A (ja) | 2003-04-18 |
| JP4222772B2 true JP4222772B2 (ja) | 2009-02-12 |
Family
ID=26619772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107735A Expired - Fee Related JP4222772B2 (ja) | 2001-08-01 | 2002-04-10 | 画像信号処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7173664B2 (ja) |
| JP (1) | JP4222772B2 (ja) |
| KR (1) | KR100496846B1 (ja) |
| CN (1) | CN1219399C (ja) |
| TW (1) | TW566037B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110948A (ja) * | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
| JP2003116070A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| US20050012823A1 (en) * | 2003-07-17 | 2005-01-20 | Young Kevin L. | Communication systems, camera devices, and communication methods |
| US20090322937A1 (en) * | 2003-07-17 | 2009-12-31 | Battelle Energy Alliance, Llc | Sealed camera assembly and heat removal system therefor |
| JP4898522B2 (ja) * | 2006-04-21 | 2012-03-14 | キヤノン株式会社 | 撮像装置、放射線撮像システム、及び、撮像装置の制御方法 |
| JP5151142B2 (ja) * | 2006-12-22 | 2013-02-27 | 株式会社リコー | 電源供給制御装置及び画像形成装置 |
| JP4277917B2 (ja) * | 2007-04-13 | 2009-06-10 | ソニー株式会社 | ワイヤレス受信装置及び電子機器 |
| US20080259214A1 (en) * | 2007-04-17 | 2008-10-23 | Matsushita Electric Industrial Co., Ltd. | Video signal processing device, integrated circuit, and imaging apparatus |
| US8294429B2 (en) * | 2009-05-22 | 2012-10-23 | Honeywell International Inc. | Robust digital voltage regulator |
| JP2011223270A (ja) * | 2010-04-08 | 2011-11-04 | Toshiba Corp | 固体撮像装置およびその制御動作 |
| CN102258756B (zh) * | 2010-05-26 | 2013-04-17 | 昆明段洪光消化道疾病专科医院有限公司 | 一种治疗胃、十二指肠溃疡,慢性胃炎的中药组合物 |
| CN102228652B (zh) * | 2011-06-01 | 2012-10-31 | 刘青云 | 治疗慢性腹膜炎的中药组合物及其制备方法 |
| CN104320573B (zh) * | 2014-09-19 | 2018-01-26 | 深圳一电科技有限公司 | 图像拍摄装置的参数调整方法和系统 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246081A (ja) | 1988-03-11 | 1988-10-13 | Konica Corp | スチルビデオカメラ |
| JPH0282774A (ja) | 1988-09-19 | 1990-03-23 | Olympus Optical Co Ltd | 電子カメラシステム |
| JPH02248170A (ja) | 1989-03-22 | 1990-10-03 | Toshiba Corp | 電子カメラ |
| JP2962514B2 (ja) | 1989-12-23 | 1999-10-12 | オリンパス光学工業株式会社 | 電子的撮像装置 |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| DE69127055T2 (de) * | 1990-11-07 | 1997-11-20 | Canon Kk | Aufzeichnungsgerät |
| US5493409A (en) * | 1990-11-29 | 1996-02-20 | Minolta Camera Kabushiki Kaisha | Still video camera having a printer capable of printing a photographed image in a plurality of printing modes |
| JP3093597B2 (ja) * | 1994-12-28 | 2000-10-03 | キヤノン株式会社 | パーソナルコンピュータの周辺装置 |
| US5963255A (en) * | 1996-04-16 | 1999-10-05 | Apple Computer, Inc. | System and method for managing utilization of a battery |
| JP2937236B2 (ja) | 1996-11-18 | 1999-08-23 | 日本電気株式会社 | スイッチングレギュレータ |
| JP3728036B2 (ja) | 1996-12-10 | 2005-12-21 | キヤノン株式会社 | デジタルカメラ |
| JPH10337001A (ja) | 1997-05-28 | 1998-12-18 | Canon Inc | スイッチングレギュレータおよび撮像装置 |
| JP4307602B2 (ja) * | 1998-11-24 | 2009-08-05 | オリンパス株式会社 | 撮像装置及び撮像装置の動作モード設定方法 |
| FR2789190B1 (fr) * | 1999-01-28 | 2001-06-01 | St Microelectronics Sa | Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation |
| US6377073B1 (en) * | 1999-11-30 | 2002-04-23 | Texas Instruments Incorporated | Structure and method for reduction of power consumption in integrated circuit logic |
| JP2003116070A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| US7061534B2 (en) * | 2001-08-31 | 2006-06-13 | Pentax Corporation | Three-dimensional image capturing device |
-
2002
- 2002-04-10 JP JP2002107735A patent/JP4222772B2/ja not_active Expired - Fee Related
- 2002-07-05 CN CNB021413347A patent/CN1219399C/zh not_active Expired - Fee Related
- 2002-07-29 TW TW091116858A patent/TW566037B/zh not_active IP Right Cessation
- 2002-07-30 US US10/208,588 patent/US7173664B2/en not_active Expired - Lifetime
- 2002-07-31 KR KR10-2002-0045214A patent/KR100496846B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030026615A1 (en) | 2003-02-06 |
| CN1400812A (zh) | 2003-03-05 |
| JP2003116045A (ja) | 2003-04-18 |
| KR100496846B1 (ko) | 2005-06-22 |
| TW566037B (en) | 2003-12-11 |
| KR20030013262A (ko) | 2003-02-14 |
| US7173664B2 (en) | 2007-02-06 |
| CN1219399C (zh) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100455870B1 (ko) | 촬상 장치 | |
| CN110022139B (zh) | 比较器电路 | |
| US8045049B2 (en) | Signal processor configured to process a first signal to generate a second signal | |
| JP4222772B2 (ja) | 画像信号処理装置 | |
| KR100461483B1 (ko) | 촬상 장치 | |
| KR100496847B1 (ko) | 화상 신호 처리 장치 | |
| KR100450365B1 (ko) | 화상 신호 처리 장치 | |
| US7317483B2 (en) | Charge transfer device having output amplifier with reduced power consumption | |
| US5515103A (en) | Image signal processing apparatus integrated on single semiconductor substrate | |
| JP4581573B2 (ja) | 固体撮像装置 | |
| JP2009022053A (ja) | 撮像装置 | |
| JP2004248003A (ja) | 撮像装置 | |
| JP2009038831A (ja) | 画像信号処理装置 | |
| JP2009017604A (ja) | 画像信号処理装置 | |
| JP4416775B2 (ja) | 撮像装置 | |
| JP2007020223A (ja) | 撮像装置 | |
| TWI237502B (en) | Image pickup apparatus | |
| JP2003038436A (ja) | 電子内視鏡装置 | |
| JPH07107388A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4222772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |