JP3728036B2 - デジタルカメラ - Google Patents
デジタルカメラ Download PDFInfo
- Publication number
- JP3728036B2 JP3728036B2 JP32974996A JP32974996A JP3728036B2 JP 3728036 B2 JP3728036 B2 JP 3728036B2 JP 32974996 A JP32974996 A JP 32974996A JP 32974996 A JP32974996 A JP 32974996A JP 3728036 B2 JP3728036 B2 JP 3728036B2
- Authority
- JP
- Japan
- Prior art keywords
- attribute information
- control circuit
- memory
- card
- digital camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、パーソナルコンピュータ及び情報端末等に接続可能なデジタルカメラに関するものである。
【0002】
【従来の技術】
光学的撮影画像をデジタル映像信号に変換して、直接固体メモリやハードディスクといったデジタル記録媒体に画像データを記録することが可能なデジタルカメラがある。
【0003】
こういったデジタルカメラにおいて、撮影した画像を表示して閲覧したり、編集や整理をする目的で、カメラからパーソナルコンピュータ(以下PCと略す)に画像データを転送することが一般的に行われる。この画像データを転送するために、撮影した画像をカメラの内部の不揮発性の画像メモリに複数画面分蓄え、撮影後にケーブルやメモリーカードなどを使って転送する方式のものと、カメラとPCの間に高速デジタルインターフェースを設け、カメラ側にはバッファ以外の画像メモリを持たず撮像とほぼ同時に画像データをPCに転送する方式がある。
【0004】
後者の例として、特開平7−121147号公報記載のデジタルカメラカードがある。デジタルカメラカード(カードスロットに差し込んで使用するデジタルカメラ)は、一般的には図2に示すような構成をしている。図中1000はデジタル撮像ユニットであり、撮像した画像信号を、輝度及び色差成分の組み合わせ、またはRGBといった3原色のデジタル映像信号として出力する機能を持つ。このユニット内の、1001は撮像レンズ、1002はCCD撮像素子、1003は基準クロックを生成し撮像素子1002を駆動する撮像素子駆動回路、1004は相関二重サンプリング回路およびAGC、クランプといったアナログ信号処理を行うアナログ信号処理回路、1005はA/Dコンバータ、1006は撮像素子1002の信号を所定の映像信号に変換するデジタル信号処理回路である。また1010は画像メモリ、1011は信号制御回路、1012は各部動作状態を設定する設定レジスタ、1013は、アトリビュート(属性情報)メモリ、1014はPCカードコネクタである。
【0005】
ここでPCカードとは、PCカードスタンダードという規格で標準化されたPCの外部インターフェース仕様で、多くのノート型PCや、ハンドヘルド型PCで採用されている。
【0006】
この装置において、信号制御回路1011は、設定レジスタ1012の設定に応じて、デジタル信号処理回路1006から送られてくる画像データを画像メモリ1010に読み書きを行い、PCからの転送要求に応じて所定のデータを、PCカードコネクタ1014を介して画像メモリ1010からPCに転送する構成になっている。一方、属性情報メモリ1013は、通常MASKROM等を使用した不揮発性の読み出し専用メモリであり、このPCカードの製造元,型番の情報の他、メモリやIOアドレスの範囲などの情報が書かれている。こういった情報の書き込み内容については、PCカードスタンダードと呼ばれる標準規格に記載されている。PCは、カードがPCカードスロットに差された場合、および、デジタルカメラカードを制御するソフトが起動した場合、属性情報メモリ1103の内容を読み取り、PCの必要なリソースを割り当てて、例えばIO領域のベースアドレスと範囲、割り込み信号のチャンネル番号を制御ソフトに通達することで、制御ソフトは適切なアドレスでPCカードの制御を行うことが出来る。また、PCカードスタンダードにはカードリセットという信号線1015があり、このリセット信号が入力されるとPCカードは電源投入時の状態に戻る仕様となっている。
【0007】
この様なカメラの場合、カメラをPCと共に持ち歩かなければならず、また高速なデジタルインターフェースが必要であるが、カメラ内に大規模な画像保存用のメモリ媒体を持たなくても良く、またカメラ制御用のマイコンをPCで代用でき、ファインダ画像をPCのディスプレイと共通にすることが可能なため、カメラ自体を低コストに構成できるというメリットがある。
【0008】
【発明が解決しようとする課題】
しかし前述の例の様なアドオン型(PCに付加するタイプ)のカメラをPCに接続し、カメラ用電力をPCの電池から受ける場合、機器全体の使用時間を長くする目的で、適切な電源管理が必要となる。
【0009】
また前記PCカードインターフェースに限らず、属性情報を交換するデジタルインタフェースを有するデジタルカメラにおいては、前述のように、属性情報メモリに、MASKROM等の不揮発性の読み出し専用メモリを使用しているため、比較的大型で高価格となる。
【0010】
本発明は、このような状況のもとでなされたもので、属性情報メモリを小型,低価格化でき、ひいてはカメラを小型,低価格できるデジタルカメラを提供することを目的とするものである。
【0011】
【課題を解決するための手段】
前記目的を達成するため、本発明では、デジタルカメラを次の(1)のとおりに構成する。
(1)光学的撮影画像をデジタル映像信号として出力する撮像手段と、
本体外部のパーソナルコンピュータ等と通信可能なデジタルインターフェースと、
属性情報を記憶する不揮発性メモリと、
属性情報を格納する揮発性メモリと、
前記不揮発性メモリと前記揮発性メモリとを制御する属性情報メモリ制御回路と、
を有するデジタルカメラであって、
電源投入直後、または前記属性情報メモリ制御回路へのリセット命令時に前記不揮発性メモリ内の属性情報を前記揮発性メモリに転送させる手段を備え、
かつ、属性情報メモリ制御回路をリセットする手段と、
属性情報メモリ制御回路以外の回路素子をリセットする手段と、
を独立に備えたデジタルカメラ。
【0018】
【発明の実施の形態】
以下本発明の実施の形態を“デジタルカメラカード”の実施例により詳しく説明する。
【0019】
【実施例】
図1に、実施例である“デジタルカメラカード”の構成を示す。図中、1000はデジタル撮像ユニットであり、1001は撮像レンズ、1002はCCD撮像素子、1003は撮像素子駆動回路、1004はアナログ信号処理回路、1005はA/Dコンバータ、1006はデジタル信号処理回路、1010は画像メモリ、1011は信号制御回路、1012は設定レジスタ、1014はPCカードコネクタであり、前述の構成要素は図2に示す従来例のものと同様である。レンズ1001を通して撮影した画像は、駆動回路1003に駆動された撮像素子1002で光電変換され、アナログ信号処理回路1004でノイズ除去された後、A/Dコンバータ1005でデジタル化され、デジタル信号処理回路1006で例えば輝度/色差信号といった一般的なカラー映像信号に処理される。この1000のブロックの構成,動作に関しては、従来からある、ビデオカメラとほぼ同様な構成,動作となっている。
【0020】
1101は電源回路であり、設定レジスタ1012の設定の応じてカメラ内の各部の電源を個別にon/off制御するものである。この場合、消費電力を低減する度合と復帰する際の所要時間によって、駆動回路1003、アナログ処理回路1004およびA/Dコンバーター1005だけの電源をon/offするモード、さらにデジタル信号処理回路1006、画像メモリ1010も独立してon/offするモードも備えていることが望ましい。これは例えばデジタル信号処理回路1006は、一般的に内部に設定レジスタを多く具備しているため、電源を止めるとその後の復帰に時間がかかることがあるためである。また画像メモリ1010は電力を多く消費するので電源を停止することによって節電の効果は大きいが、起動時に時間を要することがあるためである。
【0021】
また、1102はシリアル通信で読み書き可能な不揮発性EEPROM、1103はROM制御回路、1104はSRAM(揮発性メモリ)である。EEPROMは数本のシリアル通信用のピンのみを持つ小型のもので、ROM制御回路(属性情報メモリ制御回路)1103からアドレスおよびクロックを供給することによりデータを読み出すことが出来る。ROM制御回路1103は、受け取ったシリアルデータをパラレルデータに変換し、SRAM1104の制御を行いながらパラレルデータを書き込むものである。このEEPROM1102のシリアルデータをSRAM1104に転送する動作は、ROM制御回路1103がリセットされた時開始し、所定の容量が転送された後、再びリセットされるまで動作を中止する構成となっている。一般にシリアルEEPROMはそのピン数が少ないため形状を小さく、低価格に製造することができる。また書き換え可能なEEPROMを使用することにより、MASKROM生産のためのマスクを開発するコストが必要が無く、ソフトウェアの仕様変更に応じて任意に書き換えることも可能となる。またSRAM部分は、例えば信号制御回路1011などのロジックICとともに一つのパッケージに収めることが出来、外付けのMASKROMを使用する場合に比べ大幅に小型に構成することが出来る。ただ、このデータ転送中はPCがSRAM1104にアクセスすることは出来なくなるため、例えばBUSYパルスのようなPCからのアクセスを拒否するような信号やフラグを出す必要がある。
【0022】
1105は、設定レジスタ1012をリセットするリセット回路、1106はROM制御回路1103をリセットするリセット回路、1107と1108はOR論理回路である。リセット回路1105と1106は、それぞれ独立してPCカードインターフェース側から制御できるよう、特定なアドレスもしくはレジスタビットが割り振られている。例えば、リセット回路1105,1106に命令が入力されると正論理のパルスが発生するよう構成されており、また、PCカードインターフェース1014に備わっているカードリセット信号1015(正論理)とともにOR論理回路1107、1108に入力される。この構成により、カードリセット1015が入力されたときは、設定レジスタ1012とROM制御回路1103が同時にリセットされ、リセット回路1105に命令が入ったときは設定レジスタ1012のみが、リセット回路1106に命令が入ったときはROM制御回路1103のみがリセットされる。
【0023】
これらの回路は以下のように動作する。デジタルカメラカードに電源が投入されたとき、もしくはPC側がカードリセットを発生させたときは、デジタルカメラカード全体、すなわち設定レジスタ1012とROM制御回路1103ともにリセットがかかり、設定レジスタ1012により電源の供給は最低限必要な部分のみ供給する低消費電力モードとなる。この時、ROM制御回路1103は、前述の様に、EEPROM1102の内容がシリアルで読み出されROM制御回路1103を介してSRAM1104に書き込まれ、所定の転送時間経過後はPCがカードの属性情報メモリとしてSRAM1104に自由にアクセスすることが出来る。次に、リセット回路1105に命令が入力された時は、設定レジスタ1012のみがリセットされ、大きな電流を消費する回路部分の電源を停止し、低消費電力のモードとなる。この低消費電力モードは、リセットという手段のみではなく、設定レジスタ1012を初期状態に書き戻す動作を行えば、同様な動作モードに設定することが出来るが、リセット信号を用いた方がより短い通信で低消費電力のモードに設定することが出来る。この時は、ROM制御回路1103はリセットされていないので、SRAM1104は常にアクセス可能である。この様に属性情報メモリに常にアクセス可能であることは、特にマルチタスクのOSで動作するデバイスドライバやアプリケーションが複数存在する場合など、CPUの動作を阻害することが無いという利点を有す。次いで、ROM制御回路1103用のリセット回路1106のみにリセット命令を与えた場合、ROM制御回路1103のみがリセットされてデータ転送が行われるが、これは属性情報メモリとしてSRAM1104を正しく読み出すことが出来なかった場合など再転送を要求する信号として使用できる。
【0024】
また、アプリケーションソフトウェアが本デジタルカメラカードを使用開始する場合、及びアプリケーションソフトウェアが本デジタルカメラカードを使用終了する場合、及びパーソナルコンピュータ自体が低消費電力モードに遷移する場合のいずれかの事象が生じた時、属性情報メモリ制御回路1103以外の回路素子をリセットすることにより、より低消費電力化ができる。
【0025】
本実施例は、以上述べたような構成により、属性情報メモリを構成しており、シリアルEEPROMを使用することで、マスク開発のコストを不要とし、形状を小さく、低消費電力で、低価格にできる。
【0026】
【発明の効果】
以上説明したように、本発明によれば、属性情報メモリを小型,低価格化することができ、ひいてはカメラを小型,低価格化できる。
【0027】
更に、必要に応じてデジタルカメラを低消費電力モードに設定し、かつパーソナルコンピュータが属性情報メモリに常にアクセス可能であり、CPUの動作に負担をかけないという効果がある。
【図面の簡単な説明】
【図1】 実施例の構成を示すブロック図
【図2】 従来例の構成を示すブロック図
【符号の説明】
1000 デジタル撮像ユニット
1101 電源回路
1102 シリアルEEPROM
1103 ROM制御回路
1104 SRAM
1106 ROM制御回路リセット回路
Claims (1)
- 光学的撮影画像をデジタル映像信号として出力する撮像手段と、
本体外部のパーソナルコンピュータ等と通信可能なデジタルインターフェースと、
属性情報を記憶する不揮発性メモリと、
属性情報を格納する揮発性メモリと、
前記不揮発性メモリと前記揮発性メモリとを制御する属性情報メモリ制御回路と、
を有するデジタルカメラであって、
電源投入直後、または前記属性情報メモリ制御回路へのリセット命令時に前記不揮発性メモリ内の属性情報を前記揮発性メモリに転送させる手段を備え、
かつ、属性情報メモリ制御回路をリセットする手段と、
属性情報メモリ制御回路以外の回路素子をリセットする手段と、
を独立に備えたことを特徴とするデジタルカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32974996A JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32974996A JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10174048A JPH10174048A (ja) | 1998-06-26 |
JP3728036B2 true JP3728036B2 (ja) | 2005-12-21 |
Family
ID=18224861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32974996A Expired - Fee Related JP3728036B2 (ja) | 1996-12-10 | 1996-12-10 | デジタルカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3728036B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110948A (ja) | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
JP4222772B2 (ja) | 2001-08-01 | 2009-02-12 | 三洋電機株式会社 | 画像信号処理装置 |
JP4248192B2 (ja) | 2001-08-01 | 2009-04-02 | 三洋電機株式会社 | 画像信号処理装置 |
JP2003116069A (ja) | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
US8018503B2 (en) * | 2007-02-19 | 2011-09-13 | Nikon Corporation | Imaging apparatus with multiple timing-adjusting parts |
-
1996
- 1996-12-10 JP JP32974996A patent/JP3728036B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10174048A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6370628B2 (en) | Nonvolatile semiconductor disk device limiting a number of simultaneous transfers and associated control process | |
JPH07226911A (ja) | 電子スチルカメラ | |
JP2007534034A (ja) | 複数のコネクタ標準と互換性を有するメモリカード | |
JP2008152687A (ja) | メモリコントローラ | |
JP3728036B2 (ja) | デジタルカメラ | |
US7809877B2 (en) | Host apparatus for controlling memory cards which minimizes interruption of writing to memory cards | |
US7675545B2 (en) | Camera module having image processing procedure and method for integrating the same with host | |
JP4416315B2 (ja) | 撮影装置、及び撮影装置の制御方法 | |
US7724291B2 (en) | Image input apparatus and control method | |
JP2004312433A (ja) | 画像処理システム | |
JP2002183675A (ja) | データ記録媒体の制御装置とその方法、データ記録装置および制御装置 | |
JPH07225687A (ja) | 電子スチルカメラ | |
JPH09163202A (ja) | 電子機器 | |
JPH10145717A (ja) | 電子カメラ | |
JP3147375B2 (ja) | 電子カメラ | |
JP3315111B2 (ja) | 電子カメラおよび電子カメラシステム | |
JP3528058B2 (ja) | デジタルスチルカメラ | |
JP2000354189A (ja) | 撮像装置及びその制御方法及び記憶媒体 | |
JP4930825B2 (ja) | 撮像装置及びデータ転送装置 | |
JP4784006B2 (ja) | 電子機器 | |
JP2001352512A (ja) | デジタルスチルカメラおよびその画像データ保存方法 | |
JP2683348B2 (ja) | カードメモリ | |
JP2021111803A (ja) | 通信装置および通信装置の処理方法 | |
US20050154807A1 (en) | Converting module for connecting a memory card to a projector | |
JP3796606B2 (ja) | カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |