JP2683348B2 - カードメモリ - Google Patents

カードメモリ

Info

Publication number
JP2683348B2
JP2683348B2 JP62275445A JP27544587A JP2683348B2 JP 2683348 B2 JP2683348 B2 JP 2683348B2 JP 62275445 A JP62275445 A JP 62275445A JP 27544587 A JP27544587 A JP 27544587A JP 2683348 B2 JP2683348 B2 JP 2683348B2
Authority
JP
Japan
Prior art keywords
signal
memory
still camera
card
electronic still
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62275445A
Other languages
English (en)
Other versions
JPH01117579A (ja
Inventor
洋之 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP62275445A priority Critical patent/JP2683348B2/ja
Publication of JPH01117579A publication Critical patent/JPH01117579A/ja
Application granted granted Critical
Publication of JP2683348B2 publication Critical patent/JP2683348B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、被記憶情報(画像データ等)に対応する信
号(ビデオ信号等)を生成する電子スチルカメラ本体
(以下、装置本体という)に対して着脱自在に装填さ
れ、当該被記憶情報を自己の記憶領域内に記憶可能なカ
ードメモリ(カード状メモリ装置)に関する。 [従来の技術] 画像情報等の被記憶情報をA/D変換手段によりディジ
タル画像データに変換し、これを画像メモリに格納する
シスムはTV画像のコンピュータ処理に用いるTVデータ入
力装置として既に本出願人によっても提案されており
(特開昭59−94164号公報、特開昭60−20287号公報)、
このほか種々の公知のシステムが実現されている。これ
らのシステムは、概してTVカメラにより生成されたコン
ポジョトビデオ信号(被記憶情報に対応する信号)を所
定のレートでサンプリングしてA/D変換することにより
ディジタルデータに変換し、このディジタルデータを所
定のアドレス信号でメモリアクセスすることにより当該
メモリに格納する態様をとる。 一方近年、画像情報等の被記憶情報を信号変換機能を
有する装置本体に対して着脱自在に装填可能な所謂カー
ドメモリのような記憶媒体に記憶するためのシステムの
開発が進行しつつある。この種のシステムは、画像情報
をディジタルデータに変換して記憶媒体(メモリ装置)
に格納するという点においては、上述の従来のTV画像デ
ータ入力装置とも軌を一にするものである。然し乍ら、
記憶媒体を装置本体に対し着脱自在に装填可能な如く構
成する必要があるために、両者間にはなんらかの接続手
段を介在させる必要がある。上記接続手段として、一般
にはPC板用コネクタのようなコネクタが多用されてい
る。 第3図はこの種のシステムの一例を示す図である。図
示の如く装置本体である電子スチルカメラ本体1に対
し、コネクタ2を介して記憶媒体であるカードメモリ3
が着脱自在に接続装填されるものとなっている。 次表は前記カードメモリ3の前記コネクタ2への接続
端子を指定するピンアサインである。 この表から明らかなように通常はピン端子数36本(No
1〜No36)についてのピンアサインがなされている。す
なわちアドレス信号用ピンA(A0〜A16)、データ信号
用ピンD(D0〜D7)、電源用ピンVcc、接地用ピGND、そ
の他の駆動信号用ピン等に対応する如く割当てがなされ
ている。したがってカードメモリ3を電子スチルカメラ
本体1に対して着脱自在に装填可能とするには、コネク
タ2およびカードメモリ3の端子構成を上記ピンアサイ
ンに適合したものとしなければならない。 [発明が解決しようとする問題点] 第3図に示したような従来のシステムにおいては、コ
ネクタ2およびカードメモリ3の接続端子数が36本もあ
り、その数が非常に多い。このため、カードメモリ3を
コネクタ2に対して着脱操作する場合に大きな操作力を
必要とし、操作性が悪いという問題があった。 また一方、従来のカードメモリでは、当該規格を遵守
する必要から、その短辺側の一側縁部に電子カメラ等の
情報生成装置本体との信号の授受に供する接続端子群を
配置するのが普通であった。しかしながら、カードメモ
リの寸法は極めて制限されたものであるため、短辺側の
一側縁部に多数の導体片でなる接続端子群を配置するた
めには非常に巧妙且つ高精度の機構が必要とされる。し
かしながら、一般に精密な機構である程信頼性との両立
を図ることは難しい。 そこで本発明の目的は、装置本体との信号の授受のた
めの端子数、即ち信号ライン数を極力少なくでき、装置
本体に対する着脱操作力が少なくて済み、更に機械的な
構成を簡素化でき、信頼性の高いメモリ装置を提供する
ことにある。 [問題点を解決するための手段] 上記問題点を解決し目的を達成するために、本発明の
カードメモリは以下のように構成されている。 電子スチルカメラ本体に装填され得るようになされ、
当該電子スチルカメラ本体での撮影により生成された被
記憶情報たる画像データを記憶領域に格納し得るように
なされたカード状のメモリ装置であって、かつ自己の長
辺方向の一側縁部に当該電子スチルカメラ本体との信号
の授受に供するための接続端子群が設けられ、かつ、こ
の接続端子群のうちの該当する特定の信号端子を通して
当該電子スチルカメラ本体側から供給されるカード内記
憶領域制御信号情報に基いて当該被記憶情報たる画像デ
ータを格納すべき記憶アドレスを指定するため上記特定
の信号端子の数に対して相対的に多数のラインにより並
列転送される態様のアドレス指定信号を生成すべく領域
指定信号をアドレス指定信号に変換する変換手段が設け
られていることを特徴としている。 [作用] このような手段を講じたことにより、次のような作用
を呈する。即ち、装置本体から比較的少数のラインを通
して供給されるアドレス信号は、上記ラインに対応して
設けられたライン接続導体を介して受信され、内蔵され
ている信号変換手段により比較的多数のラインで並列伝
送される態様の信号に変換されて自己の記憶領域を特定
するアドレス信号となる。従って、信号授受のためのラ
イン接続導体数すなわち端子数は大幅に削減されること
になる。また、多数の導体片でなる接続端子群の配置が
容易になり、信頼性の確保が図られる。 [実施例] 第1図は本発明の第1実施例を示す構成図である。矩
形状をなすカードメモリ10の自己の長手方向すなわち長
辺方向の一側縁部に沿って電子スチルカメラ本体である
装置本体との信号の授受に供する接続端子群20が設けら
れている。カードメモリ10はこれらの接続端子群20を介
して装置本体側に設けられているコネクタに挿入接続さ
れるものとなっている。この接続端子群20は第1図中上
側から順に、クロック端子CLK、クリア端子CLR、リード
・ライト端子R/W、チップセレクト端子CS1〜CS3、デー
タ入出力端子I/O−0〜I/0−7、電源端子Vcc、接地端
子GNDの16本で構成されている。カードメモリ10の内部
には、ゲートアレイ30と、このゲートアレイ30から信号
を入力して記憶領域を指定すると共に、データを格納す
るメモリ40と、前記ゲートアレイ30とメモリ40への電源
供給が適正であるか否かを常時監視する電源監視回路50
等が設けられている。なお上記クロック端子CLKは、装
置本体から比較的少数のライン(本実施例では1本)を
通して供給されるアドレス指令信号を受ける為のライン
接続導体をなしている。 ゲートアレイ30はアドレスカウンタ31と、デコーダ32
と、メモリコントローラ33とで構成されている。アドレ
スカウンタ31は本発明の信号変換手段をなすものであ
り、クロック端子CLKから入力する装置本体からのアド
レス指令に対応するクロック信号を入力し、このクロッ
ク信号をカウントして比較的多数のラインにより並列伝
送されるパラレル態様のアドレス信号Aに変換するもの
となっている。そしてこのアドレスカウンタ31はクリア
端子CLRからクリア信号が入力すると、カウント値をク
リアすると同時に、その時点でのカウント値に対応する
アドレス信号Aを発生させ、メモリ40に対し特定の記憶
領域をアクセス指定する信号として送り込むものとなっ
ている。デコーダ32はチップセレクト端子CS1,CS2,CS3
から入力する装置本体からの信号、すなわち前記メモリ
40の記憶領域をランダムに選択指示するためのチップセ
レクト信号を入力し、このチップセレクト信号を解読し
てメモリコントローラ33に与えるものとなっている。な
お本実施例ではチップセレクト信号が3ビットの信号で
あるから、メモリ40に対して9セグメントのランダムな
チップ領域を指定できるものとなっている。メモリコン
トローラ33は前記アドレスカウンタ31の出力信号と、リ
ード・ライト端子R/Wから入力する装置本体からの読出
しまたは書込み動作を指令するリード・ライト信号と、
デコーダ32からのチップセレクト信号とを入力し、ライ
トイネーブル信号WE,アウトプットイネーブル信号OE,メ
モリ駆動用チップセレクト信号CS,等の駆動信号を生成
して前記メモリ40に与えるものとなっている。 メモリ40は、前記アドレス信号Aや駆動信号WE,OE,CS
等を受けて、データ入出力端子I/O−1,〜I/O−7を介し
て導入されるディジタルデータ信号を、自己の所定記憶
領域に適時読出し可能な状態に格納されるものとなって
いる。 電源監視回路50は、電源端子Vccから導入される電力
を前記ゲートアレイ30およびメモリ40等へ供給すると共
に、電源端子Vcc−GND間の電位差が規定レベル以下にな
るとV(電圧)ドロップ検出器51によりスイッチ52を開
放し、内蔵の定電圧電源回路53に自動切替を行なう如く
構成されている。 このように構成されたカードメモリ10の作用を説明す
る。まず、カードメモリ10の端子群20を装置本体のコネ
クタに対して挿入して装置本体への装填を行なうと、電
源端子Vccから導入された電力がゲートアレイ30に供給
されると共に、Vドロップ検出器51がON動作してスイッ
チ52が閉となるためメモリ40にも上記電力が供給され
る。この状態でクロック端子CLKを介して装置本体から
アドレス指令に対応するクロック信号が到来すると、こ
のクロック信号は、アドレスカウンタ31に入力してカウ
ントされる。そのカウント値は比較的多数のラインによ
り並列伝送されるパラレル態様の信号に変換され、かつ
保持される。そして一定時間経過後アドレスカウンタ31
にクリア端子CLRからクリア信号が入力されると、前記
カウント値がクリアされると同時に、そのカウント値に
対応するアドレス信号Aが発生する。そしてこのアドレ
ス信号Aはメモリ40に入力し、このメモリ40における特
定の記憶領域をアクセス指定する。一方、チップセレク
ト端子CS1乃至チップセレクト端子CS3に入力される装置
からの3ビットのチップセレクト信号はデコーダ32によ
り解読され、メモリコントローラ38に導入される。この
ときメモリコントローラ33にはリード・ライト端子R/W
からのリード/ライト信号およびアドレスカウンタ31か
らの信号も入力される。このためメモリコントローラ33
によりライトイネーブル信号WE、アウトプットイネーブ
ル信号OE、メモリ駆動用チップセレクト信号CS等の駆動
信号が生成され、メモリ40に送出される。 従って、メモリ40においては、アドレス信号Aによ
り、そのアドレスに対応したメモリ40内の記憶領域が特
定され、メモリ駆動用チップセレクト信号CSにより、メ
モリ40内の9セグメントの中のランダムなチップ領域が
選択指定され、さらに書込みまたは読出しを指示する。
“H"レベルまたは“L"レベルの制御信号により、メモリ
40の書込みまたは読出しモードが選択されることにな
る。かくして書込みモード時においては端子I/O−0乃
至I/O−7から入力する8ビットのデータ信号は、前記
メモリ40の選択されたチップ領域における所定のアドレ
スの記憶領域へ書込みまれる。また読出しモード時にお
いては上記書込まれたデータ信号が読出しされ、端子IO
−0〜I/O−7を介して出力されることになる。 このように本実施例においては、装置本体から比較的
少数のラインを通して供給されるアドレス指令信号が、
上記ラインに対応して設けられたライン接続導体である
クロック端子CLKを介して受信され、内蔵されている信
号変換手段としてのアドレスカウンタ31により比較的多
数のラインで並列伝送される態様の信号に変換されて、
自己のメモリ40における記憶領域を特定するアドレス信
号Aとなる。 従って、アドレス指定に要する接続端子は1〜2本で
済み、信号接続のための接続端子数は合計で16本とな
る。ちなみに従来の接続端子数は36本も必要であった
が、本実施例では16本でよいため従来と比較して20本も
接続端子を削減できる。 第2図は本発明の第2実施例の構成を示す図である。
本実施例が前記第1実施例と異なる点は、第1図に示し
た三つのチップセレクト端子CS1〜CS3を1つにし、単一
のチップセレクト端子CS1から入力する信号をカウンタ6
0でカウントし、そのカウント値をデコーダ32で解読し
てメモリコントローラ33に供給する如く構成した点であ
る。 したがって本実施例によれば、第1実施例と同様の作
用効果を奏する上、第1実施例に比べてチップセレクト
端子が2本分減少するので、接続端子数は合計14本とな
る。ただしこの場合、チップセレクト信号によるチップ
領域の選択がシリアルに行われるので、メモリ40のラン
ダムなチップ領域選択は行えないものとなる。 尚、本発明は上述した実施例に限定されるものではな
い。例えば上述した実施例では、チップセレクト端子を
1つまたは3つ設ける場合を例示したが、数は任意でよ
い。このほか本発明の要旨を逸脱しない範囲で種々変形
して実施可能であるのは勿論である。 [発明の効果] 本発明によれば、内蔵されている信号変換手段によ
り、比較的少数の信号端子を通して電子スチルカメラ本
体から供給されるカード内記憶領域制御信号情報に基い
て、画像データを格納すべき記憶アドレスを指定するた
めの比較的多数のアドレス指定信号が生成される。した
がって電子スチルカメラ本体との信号の授受に供するた
めの接続端子数が少なくてすむ。しかも、電子スチルカ
メラ本体との信号の授受に供するための接続端子群が、
自己の長辺方向の一側縁部に設けられているため、接続
端子数が少ないことと相俟って、上記端子間の間隔およ
び各端子幅を十分広くして設けることが可能となる。か
くして機械的な構成が簡単で、信頼性が高く、そのうえ
小さな操作力で挿脱操作することのできるカードメモリ
を提供できる。
【図面の簡単な説明】 第1図は本発明の第1実施例を示す構成図、第2図は本
発明の第2実施例を示す構成図である。第3図は従来技
術を説明するための電子スチルカメラシステムの概略構
成図である。 10…カードメモリ、20…接続端子群、30…ゲートアレ
イ、31…アドレスカウンタ、32…デコーダ、33…メモリ
コントローラ、40…メモリ、50…電源監視回路、60…カ
ウンタ。

Claims (1)

  1. (57)【特許請求の範囲】 1.電子スチルカメラ本体に装填され得るようになさ
    れ、当該電子スチルカメラ本体での撮影により生成され
    た被記憶情報たる画像データを記憶領域に格納し得るよ
    うになされたカード状のメモリ装置であって、かつ自己
    の長辺方向の一側縁部に当該電子スチルカメラ本体との
    信号の授受に供するための接続端子群が設けられ、か
    つ、この接続端子群のうちの該当する特定の信号端子を
    通して当該電子スチルカメラ本体側から供給されるカー
    ド内記憶領域制御信号情報に基いて当該被記憶情報たる
    画像データを格納すべき記憶アドレスを指定するため上
    記特定の信号端子の数に対して相対的に多数のラインに
    より並列転送される態様のアドレス指定信号を生成すべ
    く領域指定信号をアドレス指定信号に変換する変換手段
    が設けられていることを特徴とするカードメモリ。
JP62275445A 1987-10-30 1987-10-30 カードメモリ Expired - Fee Related JP2683348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62275445A JP2683348B2 (ja) 1987-10-30 1987-10-30 カードメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62275445A JP2683348B2 (ja) 1987-10-30 1987-10-30 カードメモリ

Publications (2)

Publication Number Publication Date
JPH01117579A JPH01117579A (ja) 1989-05-10
JP2683348B2 true JP2683348B2 (ja) 1997-11-26

Family

ID=17555626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62275445A Expired - Fee Related JP2683348B2 (ja) 1987-10-30 1987-10-30 カードメモリ

Country Status (1)

Country Link
JP (1) JP2683348B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947332B2 (en) 1991-04-11 2005-09-20 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717272A (en) * 1980-07-04 1982-01-28 Nippon Kogaku Kk <Nikon> Electronic camera
JPS62243486A (ja) * 1986-04-16 1987-10-23 Hitachi Ltd 撮像記録装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947332B2 (en) 1991-04-11 2005-09-20 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US7106609B2 (en) 1991-04-11 2006-09-12 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US7355874B2 (en) 1991-04-11 2008-04-08 Sandisk Corporation Computer memory cards using flash EEprom integrated circuit chips and memory-controller systems

Also Published As

Publication number Publication date
JPH01117579A (ja) 1989-05-10

Similar Documents

Publication Publication Date Title
US6088755A (en) External storage apparatus which can be connected to a plurality of electronic devices having different types of built-in interface without using a conversion adapter
US7162549B2 (en) Multimode controller for intelligent and “dumb” flash cards
JP3085824B2 (ja) メモリ制御装置
US6832281B2 (en) Flashtoaster for reading several types of flash memory cards with or without a PC
EP0810015A3 (en) Video game device
JPH06195524A (ja) メモリカード装置
EP0372514B1 (en) Image pick-up system
JP2007534034A (ja) 複数のコネクタ標準と互換性を有するメモリカード
EP1696653A3 (en) Imaging and recording apparatus
JP2683348B2 (ja) カードメモリ
US5261115A (en) Multi-board system with shift board selection
JP2798398B2 (ja) シリアルメモリ装置
CA2324006A1 (en) Apparatus and method for direct connection of a mass storage drive to a digital appliance
JP3728036B2 (ja) デジタルカメラ
JP2694867B2 (ja) ディジタル画像再生装置
JP2524365B2 (ja) メモリカ―ド
GB2171541A (en) Image storage and retrieval
JPH01236389A (ja) メモリーカード
JPH0547168A (ja) メモリカードシステム
JP2988667B2 (ja) 記録媒体
JPH03194681A (ja) Icカード
JPH06161614A (ja) メモリボード装置
HSU FISC- A high speed I/O computer
JPS6023888A (ja) デイスプレイ制御装置
JPS648467A (en) Image display system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees