JP4930825B2

JP4930825B2 - 撮像装置及びデータ転送装置

Info

Publication number: JP4930825B2
Application number: JP2006027973A
Authority: JP
Inventors: 正人曽雌
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2006-02-06
Filing date: 2006-02-06
Publication date: 2012-05-16
Anticipated expiration: 2026-02-06
Also published as: JP2007207138A

Description

本発明は、撮像装置及びそのプログラムに係り、詳しくは、揮発性メモリと不揮発性メモリとのデータの転送を行なうことができる撮像装置及びデータ転送装置に関する。

近年から、デジタルカメラ等においては、作業用のメモリとしては揮発性であり高速動作が可能なＳＤＲＡＭが、データ保存用のメモリとしては不揮発性であり大容量記憶が可能なフラッシュＲＯＭが用いられている。画像データの記憶に関しては、ＳＤＲＡＭの方がフラッシュＲＯＭより読出し書き込み速度が速いので、撮像された画像データは、まずＳＤＲＡＭに一時記憶させ、このＳＤＲＡＭ上で各種画像処理やデータ圧縮処理などを行い、その後、該記憶させた画像データをフラッシュＲＯＭに転送して保存し直していた。また、カメラの撮影動作などを制御するための各種設定情報の記憶に関しては、前回までの設定情報が消えてしまわないように電源ＯＦＦ時にはフラッシュＲＯＭなどの不揮発性メモリに保存し、且つ、カメラの動作を速くするために電源ＯＮ時にはＳＤＲＡＭなどの高速なメモリ上に各種設定情報を読み出して作業を行っていた。そのため、フラッシュＲＯＭから各種設定情報を読み出してＳＤＲＡＭに記憶させることにより前回に変更された設定内容を反映させたり、ＳＤＲＡＭに記憶されている各種設定情報（新たに変更された各種設定情報）を不揮発性のフラッシュＲＯＭに記録させる必要があり、揮発性のメモリと揮発性メモリとのデータの転送を迅速に行なう技術の開発が要望されていた。

下記特許文献１によれば、コントローラと外部装置との間の第１データ転送、前記コントローラと不揮発性メモリとの間の第２データ転送、及び前記コントローラと揮発性メモリとの間の第３データ転送を制御し、第３データ転送におけるコントローラから揮発性メモリへの転送と、揮発性メモリからコントローラへの転送とを時分割で制御し、この時分割制御による転送を並行して第１データ転送又は第２データ転送を可能にすることにより、ホスト装置による複数の書き込みデータの供給タイミング、又は、複数の読み込みデータの取得タイミングに多くの待ち時間を必要とさせないメモリシステムが開示されている。

公開特許公報特開２００３−２３３５２９

従来においては、不揮発性メモリと揮発性メモリ間のデータの転送スピードが遅く、種々の不都合を生じていた。
例えば、動画撮影記録時においては、撮像されたフレームデータを一旦揮発性メモリ（例えば、ＳＤＲＡＭ）に記憶させてから該フレームデータを不揮発性メモリ（例えば、フラッシュＲＯＭ）に記録させていたため、揮発性メモリと不揮発性メモリ間のデータ転送が遅いと、揮発性メモリがいっぱいになり新たに撮像されたフレームデータを記憶させることができず素早い連続撮影ができないという不都合も生じる。
また、環境設定内容の変更などを記録する場合には、フラッシュＲＯＭの性質上、たとえ１バイトの変更でも大きな単位での書き換えを行なう必要があるため処理が更に遅くなってしまう。
また、上記特許文献記載の技術でもこのような不都合を解決することができるというものではなかった。

そこで本発明は、かかる従来の問題点に鑑みてなされたものであり、揮発性メモリと不揮発性メモリとのデータの転送を迅速に行なうことができる撮像装置及びデータ転送装置を提供することを目的とする。

本発明によるデータ転送装置は、１回のアクセスでデータバス上に所定単位のデータを入出力し、この１回のアクセスの前後の両方に所定の準備期間が必要な第１のメモリデバイスと、１回のアクセスでデータバス上にデータを入出力する単位が前記第１のメモリデバイスよりも少なく、所定の準備期間を必要とせずにデータバス上へのデータの入出力を連続して複数回行うことが可能な第２のメモリデバイスと、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間で行われるデータ転送において、前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに複数回アクセスすることにより前記所定単位のデータを転送するデータ転送を行なう制御部と、を備え、前記制御部は、前記第２のメモリデバイスの前記複数回のアクセスのうち前部分のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記複数回のアクセスのうち後部分のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうことを特徴とする。

本発明によるデータ撮像装置は、被写体を撮像する撮像手段と、１回のアクセスでデータバス上に所定単位のデータを入出力し、この１回のアクセスの前後の両方に所定の準備期間が必要な第１のメモリデバイスと、１回のアクセスでデータバス上にデータを入出力する単位が前記第１のメモリデバイスよりも少なく、所定の準備期間を必要とせずにデータバス上へのデータの入出力を連続して複数回行うことが可能な第２のメモリデバイスと、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、前記第１のメモリデバイスに一時記憶された画像データを前記データバスを介して前記第２のメモリデバイスに転送して保存する際のデータ転送において、前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに複数回アクセスすることにより前記所定単位のデータを転送するデータ転送を行なう制御部と、を備え、前記制御部は、前記第２のメモリデバイスの前記複数回のアクセスのうち前部分のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記複数回のアクセスのうち後部分のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうことを特徴とする。

本発明によれば、１回のアクセスにおけるデータ入出力の単位と準備期間の有無の２つの点が異なる２つのメモリデバイスの間で行われるデータ転送において、この２つ点の違いを利用してより効果的なデータ転送を行うことが可能になる。

以下、本実施の形態について、デジタルカメラに適用した一例として図面を参照して詳細に説明する。
[実施の形態]
Ａ．デジタルカメラの構成
図１は、本発明の撮像装置を実現するデジタルカメラ１の電気的な概略構成を示すブロック図である。
デジタルカメラ１は、撮像部２、ＣＰＵ３、ＡＳＩＣ（Application
Specified IC）４、画像表示部５、キー入力部６、ＳＤＲＡＭ７、フラッシュＲＯＭ８を備えている。

撮像部２は、被写体を撮像する部分であり、図示しない撮影レンズやＣＣＤ、ＣＤＳ回路、ＡＤ変換器等を含み、撮像部２は、撮像した被写体の光を画像データとしてＣＰＵ３に出力する。
ＣＰＵ３は、デジタルカメラ１の各部を制御するワンチップマイコンである。

ＡＳＩＣ４は、ＳＤＲＡＭ７やフラッシュＲＯＭ８のメモリの制御を行なったり、キー入力部、画像表示部の制御を行なったりする部分である。
ＬＣＤ（Liquid Crystal Display）５は、撮像部２で撮像された画像データやフラッシュＲＯＭ８に記録されている画像データの画像等を表示させる部分である。
キー入力部６は、シャッタボタン、ＳＥＴキー、ズームキー等の複数の操作キーを含み、ユーザのキー操作に応じた操作信号はＡＳＩＣ４を介してＣＰＵ１１に出力される。

ＳＤＲＡＭ７は、揮発性メモリの一種であり、撮像部２で撮像された画像データを一時記憶するバッファメモリとして使用されるとともに、ＣＰＵ３のワーキングメモリとして使用される。また、ＳＤＲＡＭ７のデータバスは３２ｂｉｔであり、ＣＰＵ３の３２ｂｉｔデータバスとそのまま接続されている。このＳＤＲＡＭ７は３２ｂｉｔのデータの読出し、書き込みが可能である。

フラッシュＲＯＭ８は、撮像部により撮像された画像データや、デジタルカメラ１の各種設定情報などを格納する記録媒体である。また、フラッシュＲＯＭ８のデータバスは１６ビットであり、ＣＰＵ３の３２ｂｉｔデータバスの下位１６ｂｉｔのみと接続されている。このフラッシュＲＯＭ８は、１６ｂｉｔのデータの読出し、書き込みが可能である。
なお、このフラッシュＲＯＭ８は１ページ５１２バイト、１セクターを２Ｋバイトとし、リードは１ページ単位で行え、消去及び書き込みは１セクター単位で行えるものとする。

Ａ−１．ＡＳＩＣの構成
図２は、ＡＳＩＣ４の電気的な概略構成を示すブロック図である。
ＡＳＩＣ４は、メモリ制御部１１、ＳＲＡＭ１２、ＬＣＤ制御部１３、キー入力部制御部１４を備えている。
メモリ制御部１１は、ＣＰＵ３、メモリ（ＤＲＡＭ７、フラッシュＲＯＭ８）のデータの転送の制御、メモリの制御を行なう部分である。
ＳＲＡＭ１２は、データを一時保持する記憶媒体である。
ＬＣＤ制御部１３は、ＬＣＤ５を制御することにより画像データの画像をＬＣＤ５に表示させる。
キー入力部制御部１４は、ユーザのキー入力部６の操作に応じた操作信号をＣＰＵ３に出力するものである。

Ｂ．デジタルカメラ１の動作
まず本発明の特徴となるＳＤＲＡＭ７とフラッシュＲＯＭ８間のデータ転送の動作について説明する前に、ＳＤＲＡＭ７とフラッシュＲＯＭ８の読出し、書き込み動作について説明する

図３は、ＳＤＲＡＭ７の読出し、書き込み動作を示すタイムチャートである。
メモリ制御部１１は、ＣＰＵ３からＳＤＲＡＭ７へのデータの入出力を行なうような制御信号を受け取ると、ＳＤＲＡＭ７に対し、アクティブコマンド、プリチャージコマンド、リードコマンド、ライトコマンドなどの発行し、ＳＤＲＡＭ７へのリード、ライトを行なう。
この図３のＣＳ（チップ・セレクト）、ＲＡＳ（ロウ・アドレス・ストローブ）、ＣＡＳ（カラム・アドレス・ストローブ）、ＷＥ（ライト・イネーブル）は、メモリ制御部１１がＳＤＲＡＭ７へ出力する制御信号のタイムチャートを示すものであり、この制御信号によってＳＤＲＡＭ７がアクティブ状態、プリチャージ状態、リード状態、ライト状態となる。

まず、ＳＤＲＡＭ７への読み込みを行なう場合には、ＳＤＲＡＭ７をアクティブ状態にしてから、リード状態にしてＳＤＲＡＭ７から３２ビット分のデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出し、その後ＳＤＲＡＭ７をプリチャージ状態にする。
また、ＳＤＲＡＭ７への書き込みの場合には、ＳＤＲＡＭ７をアクティブ状態にしてから、ライト状態にしてデータバス上にある３２ビットのデータ（アドレス０データ及びアドレス１データ）のＳＤＲＡＭ７への書き込みを行なう。
そして、データの書き込みが終わるとＳＤＲＡＭ７をプリチャージ状態にする。
このようにＳＤＲＡＭ７へのアクセス（読み込み、書き込み）の場合には、アクセスの前後に所定の準備期間（アクティブ、プリチャージ）を要する。

次に、フラッシュＲＯＭ８のデータの読出し、書き込みについて説明する。
図４（ａ）はフラッシュＲＯＭ８の読出し、図４（ｂ）は書き込み動作を示すタイムチャートである。
メモリ制御部１１は、ＣＰＵ３からフラッシュＲＯＭ８へのデータの入出力を行なうような制御信号を受け取ると、フラッシュＲＯＭ８へのコマンドの発行、データ入出力、ビジーチェックなどを行ない、フラッシュＲＯＭ８へのリード、ライトを行なう。
この図４のＣＥ（チップ・イネーブル）、ＲＥ（リード・イネーブル）、ＷＥ（ライト・イネーブル）は、メモリ制御部１１がフラッシュＲＯＭ８へ出力する制御信号のタイムチャートを示すものであり、この制御信号にしたがってデータの読み出し、書き込みが行なわれる。

読み込み動作の場合には、図４（ａ）に示すとおり、メモリ制御部１１は、フラッシュＲＯＭ８にリードコマンド、ページアドレスコマンドを発行し、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになりフラッシュＲＯＭ８のデータリードが可能となると、フラッシュＲＯＭ８内の指定したページに格納されている複数データ（１６ｂｉｔ）を順次データバス上に読み出していく。
また、書き込み動作の場合には、図４（ｂ）に示すとおり、メモリ制御部１１は、フラッシュＲＯＭ８にデータインプットコマンド、ページアドレスコマンドを発行して、データバス上にあるデータ（１６ｂｉｔ）を順次フラッシュＲＯＭ８内の指定したページに書き込んでいき、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになりフラッシュＲＯＭ８のデータライトが完了すると、次の処理へと移る。
このようにフラッシュＲＯＭ８へのアクセスには、アクセス開始時にページ内のデータをリード可能にするための準備期間（リードコマンド、ページアドレス、ＢＵＳＹ／ＲＥＡＤＹ信号のＲＥＡＤＹ信号の応答があるまでの期間）、ライト可能にするための準備期間（データインプットコマンド、ページアドレス）を要し、その後はデータのアクセスのみを連続するように動作する。

次に、本発明の特徴となるデータ転送の動作を従来と対比しながら説明する。
Ｂ−１．フラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について
まず、従来におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について説明する。
図５は、従来におけるＤＭＡ転送のタイムチャートを示す図である。
従来は、ＣＰＵ３からメモリ制御部１１にＤＭＡ転送開始の制御信号が送られると、メモリ制御部１１は、フラッシュＲＯＭ８に対し、リードコマンド、ページアドレスコマンドを発行する。そして、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになり、フラッシュＲＯＭ８からのデータリードが可能になると、フラッシュＲＯＭ８に制御信号を送ることにより、１６ｂｉｔのデータを２回読み出すことにより、３２ｂｉｔのデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出す。つまり、アドレス０データと、アドレス１データとを別々に読み出す。

そして、フラッシュＲＯＭ８から３２ｂｉｔのデータが読み出されると、制御部１１は、ＳＤＲＡＭ７をアクティブ状態にしてから、ライト状態にしてデータバス上にある３２ビットのデータ（アドレス０データとアドレス１データ）のＳＤＲＡＭ７への書き込みを行なってから、ＳＤＲＡＭ７をプリチャージ状態にする。ＳＤＲＡＭ７への書き込みは、アドレス０データとアドレス１データとをまとめて行なう。
そして、また同様にフラッシュＲＯＭ８から１６ｂｉｔのデータを２回読み出して、ＳＤＲＡＭ７に転送するという動作を繰り返す。

次に、本発明におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について説明する。
図６は、本発明におけるＤＭＡ転送のタイムチャートを示す図である。
本発明では、図を見るとわかるように、フラッシュＲＯＭ８から２回目のデータ（３２ｂｉｔのデータが揃うときのデータ、つまり、アドレス１データ）を読み出している間に、制御部１１は、ＳＤＲＡＭ７をアクティブ状態にし、フラッシュＲＯＭ８から２回目の読出しにより３２ｂｉｔのデータが揃うと、ＳＤＲＡＭ７をライト状態にして、フラッシュＲＯＭ８から読み出されたデータバス上にある３２ｂｉｔのデータのＳＤＲＡＭ７への書き込みを行なう。
そして、ＳＤＲＡＭ７への書き込みが終わると、メモリ制御部１１は、ＳＤＲＡＭ７をプリチャージ状態にし、そのときに、フラッシュＲＯＭ８から１６ｂｉｔのデータ（アドレス２データ）の読出しを行い、ＳＤＲＡＭ７がアクティブ状態のときに残りの１６ｂｉｔのデータ（アドレス３データ）の読出しを行なうという動作を繰り返す。
つまり、ＳＤＲＡＭへのアクセス（書き込み）の際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスする（読み出し）ことによりデータの転送時間を短くするというものである。

Ｂ−２．ＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について
まず、従来におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について説明する。
図７は、従来におけるＤＭＡ転送のタイムチャートを示す図である。
従来は、ＣＰＵ３からメモリ制御部１１にＤＭＡ転送開始の制御信号が送られてくると、メモリ制御部１１は、フラッシュＲＯＭ８に対しデータインプットコマンド、ページアドレスコマンドを発行する。

そして、メモリ制御部１１は、ＳＤＲＡＭ７をアクティブ状態にしてから、リード状態にしてＤＲＡＭから３２ｂｉｔのデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出し、その後プリチャージ状態にする。
そして、メモリ制御部１１は、フラッシュＲＯＭ８から１６ｂｉｔのデータを２回書き込むことにより、３２ｂｉｔのデータを書き込む。つまり、アドレス０データを書き込んでから、アドレス１データを書き込む。
そして、また同様にＳＤＲＡＭ７から３２ｂｉｔのデータを読み出して、ＳＤＲＡＭ７に２回に分けて書き込むという動作を繰り返す。

次に、本発明におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について説明する。
図８は、本発明におけるＤＭＡ転送のタイムチャートを示す図である。
本発明では、図を見るとわかるように、ＳＤＲＡＭ７からデータを読出してからＳＤＲＡＭ７をプチチャージ状態にしている間に、データバス上にある１６ｂｉｔのデータ（アドレス０データ）をフラッシュＲＯＭ８に書き込み、そして、ＳＤＲＡＭ７をアクティブ状態にしている間に、データバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ８に書き込む。
そして、また同様にＳＤＲＡＭ７をリード状態にして３２ｂｉｔのデータをデータバス上に読出して、ＳＤＲＡＭ７がプリチャージ状態、アクティブ状態のときにフラッシュＲＯＭ８にデータを書き込むという動作を繰り返す。
つまり、ＳＤＲＡＭへのアクセス（読み出し）の際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスする（書き込み）ことによりデータの転送時間を短くするというものである。

このように、本発明のＳＤＲＡＭ７とフラッシュＲＯＭ８間のＤＭＡ転送は、ＳＤＲＡＭ７へのアクティブ状態、プリチャージ状態時などの、ＳＤＲＡＭ７とデータバスとのデータ入出力が行なわれていないときにフラッシュＲＯＭ８とデータバスとのデータの入出力を行なうというものである。

次に、本発明の特徴となるデータ転送を行なうタイミングについて説明する。
（１）電源投入時の動作モードなどの環境設定内容の設定及び変更された場合
環境設定内容（操作音をＯｎにするかＯｆｆするかの設定などデジタルカメラの動作等に必要な諸条件のことをいう）、２Ｋバイトとし、電源Ｏｎ時にフラッシュＲＯＭ８から環境設定内容の情報をＳＤＲＡＭ７に転送するときに本発明のデータ転送を行なう。そして、ＳＤＲＡＭ７に転送された情報に基づいて環境設定を反映させる。つまり、データの復元時に本発明のデータ転送を行なう。
また、ユーザによって環境設定内容が変更された場合は、それに応じてＤＲＡＭに記憶させている環境設定内容も変更されるので、ＳＤＲＡＭ７に記憶されている環境設定内容の情報が変更されるたびにＳＤＲＡＭ７からフラッシュＲＯＭ８へデータ転送を行なう。このときの転送も本発明のデータ転送を行なうようにする。つまり、データの退避時（記録時）に本発明のデータ転送を行なう。
これにより、電源ＯＮ時にユーザが間違って電池を抜いたり、デジタルカメラの落下により電池が抜けてしまった場合でも、変更後の環境設定内容はフラッシュＲＯＭ８に記録されている。

（２）電源Ｏｆｆ時
ユーザによって電源Ｏｆｆ操作が行なわれた場合やバッテリが所定電圧まで降下した場合は、電源Ｏｆｆに先立ってＳＤＲＡＭ７からフラッシュＲＯＭ８へ転送するときに本発明のデータ転送を行なう。これにより、迅速に電源をＯｆｆすることができる。

（３）動画撮影記録時及び静止画撮影記録時
ユーザによって動画撮影が指示されて、動画撮影記録処理を開始すると、撮像部２によって撮像されたフレームデータは順次ＳＤＲＡＭ７に記憶され、その記憶されたフレームデータがフラッシュＲＯＭ８に記録されるので、その際にも本発明のデータ転送を行なうようにする。
また、静止画撮影記録時においても同様に、ＳＤＲＡＭ７に記録された静止画像データをフラッシュＲＯＭ８に記録する際も本発明のデータ転送を行うようにする。

Ｄ．以上のように、第１の実施の形態においては、ＳＤＲＡＭ７へのアクセスの際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスするようにしたので、ＳＤＲＡＭ７とフラッシュＲＯＭ８間のデータの転送を高速に行なえることができ、転送時間を短くすることができる。
また、電源投入時や環境設定内容の変更時には、本発明のデータ転送を行なうようにしたので、バッテリが急になくなったり、電池が抜けてしまった場合でも、データ消失を防ぐことができる。
また、電源オフに先立って本発明のデータ転送を行なうようにしたので、迅速にデータをフラッシュＲＯＭ８に記録することができる。
また、動画撮影記録時や静止画撮影時において、ＳＤＲＡＭ７に一時記憶されている画像データ（動画のフレームデータや静止画像データ）を迅速にフラッシュＲＯＭ８に記録させることができる。

なお、上記実施の形態においてはＳＤＲＡＭ７を用いて説明したが、ＳＤＲＡＭ７に限られず不揮発性のメモリであればなんでもよい。また、フラッシュＲＯＭ８も同様に、揮発性のメモリであればなんでもよい。
また、上記実施の形態においては、電源投入時、環境設定内容の変更時、や電源Ｏｆｆ時、動画撮影記録時において、本発明のデータ転送を行なうようにしたが、これに限られず、ＳＤＲＡＭ７とフラッシュＲＯＭ８との間でデータの転送を行なうときには、本発明のデータ転送を行なうようにしてもよい。
主に、データの退避時（記録時）には、ＳＤＲＡＭ７からフラッシュＲＯＭ８にデータ転送を行ない、データの復元時には、フラッシュＲＯＭ８からＳＤＲＡＭにデータ転送を行なうのが通常である。

また、上記実施の形態においては、フラッシュＲＯＭ８は、１回のアクセスで１６ｂｉｔのデータの入出力を行なえるもので説明したが、１回のアクセスで８ビットのデータの入出力しか行なえないものであってもよい。この場合は３２ｂｉｔのデータの入出力を行なうためには４回のアクセスを行なう必要があり、この４回のアクセスのうち２回のアクセスは、所定の準備期間（プリチャージなど）に行なうようにする。

また、本発明は、上記の実施の形態に限定されるものではなく、携帯電話、ＰＤＡ、パソコン、ＩＣレコーダ、デジタルビデオカメラ等でもよく、要は揮発性と不揮発性を備えた機器であれば何でもよい。

本発明の実施の形態のデジタルカメラ１のブロック図である。ＡＳＩＣ４の電気的な概略構成を示すブロック図である。ＳＤＲＡＭ７の読出し、書き込み動作を示すタイムチャートである。フラッシュＲＯＭ８の読出し、書き込み動作を示すタイムチャートである。従来におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送のタイムチャートを示す図である。本発明におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送のタイムチャートを示す図である。従来におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送のタイムチャートを示す図である。本発明におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送のタイムチャートを示す図である。

符号の説明

１デジタルカメラ
２撮影部
３ＣＰＵ
４ＡＳＩＣ
５ＬＣＤ
６キー入力部
７ＳＤＲＡＭ７
８フラッシュＲＯＭ８
１１メモリ制御部
１２ＳＲＡＭ
１３ＬＣＤ制御部
１４キー入力部制御部

Claims

１回のアクセスでデータバス上に所定単位のデータを入出力し、この１回のアクセスの前後の両方に所定の準備期間が必要な第１のメモリデバイスと、
１回のアクセスでデータバス上にデータを入出力する単位が前記第１のメモリデバイスよりも少なく、所定の準備期間を必要とせずにデータバス上へのデータの入出力を連続して複数回行うことが可能な第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間で行われるデータ転送において、前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに複数回アクセスすることにより前記所定単位のデータを転送するデータ転送を行なう制御部と、
を備え、
前記制御部は、前記第２のメモリデバイスの前記複数回のアクセスのうち前部分のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記複数回のアクセスのうち後部分のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうことを特徴とするデータ転送装置。
前記制御部は、
前記データ転送に必要な時間を、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通する複数の区間に分割し、各区間毎に各メモリデバイスに対するデータ出力期間又はデータ入力期間又は前記所定の準備期間又はその他の待機期間のいずれかを割り当てるようにし、この割り当てにおいて、前記第１のメモリデバイスの前記所定の準備期間と前記第２のメモリデバイスに対するデータ出力期間又はデータ入力期間とを同じ区間に割り当てるようにしたことを特徴とする請求項１に記載のデータ転送装置。
前記第１のメモリデバイスは、揮発性のメモリデバイスであり、
前記第２のメモリデバイスは、
アクセスの開始時に準備期間を要する不揮発性のメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスから前記第２のメモリデバイスへのデータの退避時、又は、前記第２のメモリデバイスから前記第１のメモリデバイスへのデータの復元時に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることによりデータの転送を行なうことを特徴とする請求項１または２に記載のデータ転送装置。
請求項１乃至３のいずれかに記載のデータ転送装置を用いて撮影された画像データの転送を行う撮像装置であって、
電源をオフする電源オフ手段を備え、
前記制御部は、
前記電源オフ手段による電源のオフに先立って、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送することを特徴とする撮像装置。
請求項１乃至３のいずれかに記載のデータ転送装置を用いて撮影された画像データの転送を行う撮像装置であって、
環境設定内容の設定を変更する設定変更手段と、
前記設定変更手段により設定変更された環境設定内容の情報を前記第１のメモリデバイスに記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記記憶制御手段により前記第１のメモリデバイスに記憶されているデータの内容が変更された場合に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送することを特徴とする撮像装置。
請求項１乃至３のいずれかに記載のデータ転送装置と、
被写体を撮像する撮像手段と、
前記撮像手段により撮像された画像データを前記第１のメモリデバイスに一時記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスに一時記憶された画像データを前記第２のメモリデバイスに転送して保存することを特徴とする撮像装置。
前記記憶制御手段によって前記第１のメモリデバイスに一時記憶された画像データに対し
て画像加工処理又はデータ圧縮処理を施す画像処理手段を備え、
前記制御部は、
前記画像処理手段により前記第１のメモリデバイス上で画像加工処理又はデータ圧縮処理が施された後の画像データを前記第２のメモリデバイスに転送して保存することを特徴とする請求項６記載の撮像装置。
前記記憶制御手段は、
ユーザによって連続撮影の指示が行われた場合に、前記撮像手段により順次撮像される画像データを前記第１のメモリデバイスに順次追加して一時記憶させ、
前記制御部は、
前記記憶制御手段により、より早い時期に一時記憶された画像データを前記第２のメモリデバイスに転送させてから、次に早く一時記憶された画像データを前記第２のメモリデバイスに転送させることを特徴とする請求項６又は７記載の撮像装置。
被写体を撮像する撮像手段と、
１回のアクセスでデータバス上に所定単位のデータを入出力し、この１回のアクセスの前後の両方に所定の準備期間が必要な第１のメモリデバイスと、
１回のアクセスでデータバス上にデータを入出力する単位が前記第１のメモリデバイスよりも少なく、所定の準備期間を必要とせずにデータバス上へのデータの入出力を連続して複数回行うことが可能な第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記第１のメモリデバイスに一時記憶された画像データを前記データバスを介して前記第２のメモリデバイスに転送して保存する際のデータ転送において、前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに複数回アクセスすることにより前記所定単位のデータを転送するデータ転送を行なう制御部と、
を備え、
前記制御部は、前記第２のメモリデバイスの前記複数回のアクセスのうち前部分のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記複数回のアクセスのうち後部分のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうことを特徴とする撮像装置。