JP2006109224A

JP2006109224A - 撮像装置

Info

Publication number: JP2006109224A
Application number: JP2004294865A
Authority: JP
Inventors: Motohiro Ishikawa; 基博石川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-10-07
Filing date: 2004-10-07
Publication date: 2006-04-20

Abstract

【課題】消費電力を抑える。
【解決手段】記憶保持動作が必要な複数のメモリ領域をもった撮像装置において、任意に設定される動作モードに応じてメモリの論理アドレスマッピングを変更することで、アクセスが発生しない物理メモリ領域を設定し、消費電流を抑える。
【選択図】図１

Description

本発明は、撮像装置に関するものであり、特に動作時のメモリの使用方法に関するものである。

デジタルカメラ等のデジタル信号処理を用いた撮影装置においては、マイクロプロセッサおよびDRAMなどのメモリが内蔵されている。このメモリは主にマイクロプロセッサでの処理に必要なシステム領域と、画像データを処理するために必要なプロセス領域の2通りの用途を持っている。撮像素子の高性能化に伴い、プロセス領域は巨大化する傾向となっており、その結果、内蔵されるメモリの一部分がシステム領域に割り当てられ、残りの大部分がプロセス領域に割り当てられている（特許文献１参照）。
特開２００３−４４３０６号公報

撮影装置の仕様などにより、特定動作時におけるメモリの最大使用容量が決定され、これにそった容量のメモリが機器に搭載されるが、前述した特定モード以外のモードでは、前記大容量メモリの一部のみしか使用されていない状態がある。この場合には、システム領域と、一部のプロセス領域のみの使用となる。使用しているメモリがDRAMの場合、記憶保持のためリフレッシュ動作が必要であるが、たとえばオートリフレッシュ操作を行った場合、任意のモードでは使用していない領域にも記憶保持のためのリフレッシュ動作が行われ、余分な電力が消費される。また、機器によっては、物理的に複数個のDRAMが搭載され、かつ論理アドレスでは一部分の連続した領域にしていても、メモリコントロール部分の制約などから、物理的には複数のDRAMすべてのリフレッシュ動作が必要になる場合もある。

また、同一の機器についても、メモリ増設によってパフォーマンスをあげることが可能だが、その際にも消費電力を抑える必要がある。

本発明は、上記問題点に鑑みてなされたものであり、たとえば膨大なメモリ領域を必要とする特定動作モードでは、最大限のパフォーマンスが得られるようにメモリのアドレスマップを設定し、それ以外の動作モードにおいては、物理的に連続した最低限のメモリ領域のみにアクセスできるような構成をとることで消費電力を抑える機能をもった撮像装置を供給することを目的としている。

以上述べてきたように、本発明によれば、撮像装置の起動時、搭載されているメモリ容量を自動的に判別することで、メモリ容量のみが異なる機種に対して自動的に動作を変更することが可能となり、プログラムの変更無しにメモリ増設が可能となる。また、動作状態によって最小単位のメモリのみを使用することができ、機器の消費電力を下げることが可能となり、使い勝手が向上する。

（第１の実施形態）
以下、本発明の詳細を図示の実施形態によって説明する。図２は本発明の第１の実施形態に係わる撮像装置のブロック図である。

前記撮像装置は、被写体映像を撮像素子上に結像するためのレンズ201、撮像素子遮光のための絞り兼用シャッタ202、焦点距離調整のためのレンズの駆動および絞りを駆動する駆動部203、撮像素子（CCD）204、CDS＋A/D変換器205、撮像素子駆動のためのタイミングジェネレータ（TG）206、機器の制御を行うCPU207、操作者からの指示を処理する操作部209、内部プログラムを格納するROM210、一時データを記憶する第1のRAM211、第2のRAM212、映像信号を圧縮符号化する符号化部213、映像信号を操作者に対して表示する表示部214、撮影した画像を記憶媒体に記録する記録部215、システムバス216、からなっている。また、CPU内部には、RAMへアクセスする際に論理アドレスを物理アドレスに変換するアドレス変換部208が内蔵されている。

前記撮像装置が使用可能な一時記憶手段としては、前記RAMおよびＩ／Ｆに接続された外部記憶機器となる。また、RAMについては、ここではDRAMとする。DRAMは、ローアドレスとコラムアドレスがインターリーブされた形でアクセスする構成をとっており、このためメモリ自体への物理的な配線が同じ場合でも容量が2倍異なるものがある。図３、図４に、具体例を示す。図3、図4はそれぞれ64Mbit、128MbitのDRAMとCPUとの接続および容量を記したが、物理的なアドレス線は両方の場合においてA0-A13の１４本であるが、メモリ容量は２倍となる。従って図２の構成においてはこのＤＲＡＭが最大2個接続可能な構成をとっており、機器としてメモリの搭載個数は実装する、しないによって1個または2個の選択が可能である。また、実装するメモリについても、複数個実装する場合に同一容量のメモリを搭載する必要があるが、この場合容量として２種類の選択が可能なことから、全体のメモリ容量としては最大４倍の差が生じることがあるとする。また、搭載されているメモリ容量が最小の場合でもシステムが使用する領域は十分に確保されるものとなっている。

まず、装置の電源投入時の動作について述べる。まずＣＰＵがハード的なリセット解除後、ＲＯＭを読み出し、ＲＯＭにかかれたプログラムを順次実行していく。この途中でＲＡＭの初期化も行われるが、この際にはあらかじめ想定されている最大容量のＲＡＭが接続されていることを仮定して初期化を行う。機器の初期化が終了すると、次に機器として利用可能なＲＡＭ容量のチェックを行う。任意のメモリアドレスに対して設定されたデータの読み書きを行い、実際に記憶動作が可能かをチェックする。この状態を図１に示す。本撮像装置については、機器内の2箇所のＲＡＭ搭載箇所に対して同一容量のＤＲＡＭチップが1個または2個搭載されるパターンがあるので、メモリチェックのアドレスとしては小容量メモリが1個搭載された場合の容量を1単位として４単位分まで、１単位ごとに数箇所メモリアクセスを行う。まず最大容量が搭載されたと仮定して、その容量すべてにアクセス可能なようにアドレス変換部に対して変換テーブル設定１をセットする。次に、４つの単位中の数箇所のアドレスに対して任意のデータの書き込み・読み出しを行い、どこまでデータが正しく読まれているかを確認する。小容量ＤＲＡＭが1個搭載されている場合は、第１の単位に書かれたデータのみが正しく読み出される。大容量ＤＲＡＭが2個接続されている場合は、４つの単位すべてに書かれたデータが正しく読み出される。この点をチェックすることで上記２つのケースは判別可能である。

つぎに小容量ＤＲＡＭが２個、または大容量ＤＲＡＭが1個搭載されている場合についての判別を行う。この場合、物理アドレスとしてコラムアドレスの最上位BITの信号の有無を調べる。大容量DRAMが接続されている場合にはコラムアドレスがここでは９ｂｉｔだが、小容量ＤＲＡＭの場合、この９ｂｉｔ目のアドレスはアドレスマップの仕方によりどこかのアドレスに割り振られる。ここでは大容量ＤＲＡＭのコラムアドレス９ｂｉｔ目が、小容量ＤＲＡＭでのＣＳの位置と入れ替わるようなアドレスマップをとるものとする。

まず、大容量ＤＲＡＭを想定したアドレスマップの設定を行い、コラムアドレスの最上位ＢＩＴがアクティブになるような任意のアドレスに対して適当なデータの書き込みを行う。

図１ではcolumn Adr.が２^８以上のアドレス範囲になる。その後、再度アドレスマップの設定を行う。今度のアドレスマップでは、コラムアドレスが小容量ＤＲＡＭにあわせて１ｂｉｔ少なくなる、図１の設定２になるようにする。ここで、書き込み時コラムアドレスの最上位ＢＩＴに対応する論理アドレスを計算し、小容量ＤＲＡＭが搭載されていた場合に今回のアドレスマップでその論理アドレスがどの物理アドレスになるかを求め、そのアドレスのデータを読み出す。図１ではcolumn Adr.が２^８の位置とゼロの位置が対応する。ここで読まれたデータが先ほど書いたデータと一致した場合には、この装置には小容量ＤＲＡＭが２個搭載されていると判定する。ここでもし大容量ＤＲＡＭが接続されている場合では、先ほど書き込みを行った物理アドレスは、小容量ＤＲＡＭにあわせたアドレスマップではアクセス不能範囲となっているために、正しいデータが読み出されない。

データが一致しない場合、今度はデータ不一致となったこのアドレスに対して任意のデータを書き込む。この後再度アドレスマップの再設定を行うが、そのとき設定するアドレスは、先に設定した大容量ＤＲＡＭにあわせたアドレスマップとする。アドレスマップの変更に伴い、先ほど書き込みを行った物理アドレスが、今回のアドレスマップにおいてどこに相当するかを計算し、このアドレスのデータを読み出し、データの一致を確かめる。

最初に大容量ＤＲＡＭ１個接続を想定した場合に計算されるアドレスのデータを読み出し、一致していれば、再度最初に書き込んだコラムアドレスの最上位ＢＩＴがアクティブとなるアドレスを読み出し、書かれているデータが最初に書いた値かどうか、という点も調べる。この２点でデータの一致がとれれば、装置に搭載されているＤＲＡＭは大容量のものが１個と決定する。

このようにして、機器に搭載されているメモリの種類を判別したのち、ＲＯＭ上に記録されたテーブルから、それぞれの容量・個数の組み合わせ時に沿ったシステムメモリマップを設定する。

メモリ容量・メモリマップの設定終了後、現在のメモリ搭載状況を、ＲＯＭ上の任意の場所に記録し、次回起動時にはこの値を使用することで、起動時間を短縮することもまた可能である。

機器の初期化が終了すると、ＣＰＵは現在操作部において設定されている動作モードを判別し、このモードでの動作を開始するための設定を行う。このとき、現在移行する予定の動作モードにあわせた最適なメモリマップの設定を先に行う。

以降、各モード時の動作について説明する。ここでは、大容量DRAMが２個搭載された場合について述べる。

まず、静止画撮影時の動作について述べる。操作者により静止画撮影モードが選択されると、ＣＰＵはまず図で示すように、ライブ映像出力＋1枚撮影に必要なＤＲＡＭの領域を確保する。このとき、先のメモリマップ設定より、領域外となった物理的なＤＲＡＭは消費電力を抑えるためにセルフリフレッシュ等の停止状態になるような設定を行う。この際、アクティブな領域が物理的なＤＲＡＭ構成と一致するように、必要があればメモリアドレスの変換テーブルを変更する。128MbitのDRAM２個の構成をとっている場合、必要な領域が64Mbitだとすると、DRAMのRow、Coumnアドレスと論理アドレスの関係を、図５に示すようにし、DRAM-Bにはアクセスできなくする。この設定が終わった後、ライブ映像表示の動作を行う。ＣＰＵはＴＧおよびＣＤＳ＋Ａ／Ｄ変換器をライブ映像出力用に駆動するための同期信号を出力し、この同期信号に従って、ＴＧは撮像素子を駆動する駆動信号を出力し、撮像素子から映像信号を読み出す。読み出された映像信号は同期信号に従ってＣＤＳ＋Ａ／Ｄ変換器へ入力され、デジタルの映像信号に変換される。デジタルデータとなった映像信号は、ＣＰＵへ入力され、表示用の任意の形式の画像データに変換され、ＤＲＡＭ上のアクティブな任意の領域に記録される。ＤＲＡＭ上の画像データは、ＣＰＵにより任意の周期で表示部へ送られ、撮影前のライブ映像を表示する。ＣＰＵは、撮影された映像信号に対して任意の演算を行い、この評価値から絞り・フォーカス位置の制御量を決定する。この制御量にしたがって、ＣＰＵは任意のタイミングで絞り位置制御、フォーカス位置の駆動制御を行い、設定された条件化での良好な品質の画像が撮影されるように制御を行う。

操作者により操作部中の図示しないレリーズが押されると、ＣＰＵはライブ映像の表示を中断し、記録用画像データの読み出し・撮影を行う。ＣＰＵは本露光用の同期信号を生成し、ＴＧおよびＣＤＳ＋Ａ／Ｄ変換器に入力する。また、ＣＰＵは、ライブ映像表示時の条件から本露光時の撮像素子の露光時間を決定し、任意のタイミングで露光を開始する。露光終了後、ＣＰＵは絞り兼用シャッタを閉じるように駆動し、撮像素子の本露光を終了する。本露光後、ＣＰＵはＴＧに対して本露光映像信号読み出しのための同期信号を出力し、ＴＧは同期信号に従い、本露光用の撮像素子駆動信号を生成・印加し、撮像素子から本露光映像信号を読み出す。本露光用映像信号はＣＤＳ＋Ａ／Ｄ変換器によりデジタルデータに変換され、ＣＰＵを介して任意のアクティブなＤＲＡＭ上に記録される。読み出し終了後、ＣＰＵはＤＲＡＭ上の本露光映像信号に対して現像処理を行った後、データを符号化部へ送り、圧縮処理および任意の画像形式への変換処理を行う。この画像データは再度ＤＲＡＭ上の別の領域に、画像データとして記録される。次に画像データはＣＰＵの制御により記録部へ送られ、記憶媒体上の任意の領域に記録・保存される。また、ＣＰＵは、ＤＲＡＭ上の符号化された画像データに対して表示用の処理を行い、このデータを表示部へ送り、操作者に対して撮影画像として表示する。本露光撮影終了後、任意の時間が経過した場合、ＣＰＵは表示部での撮影画像表示を中止し、再度ライブ映像表示を開始する。

静止画撮影時の設定として、本装置では連続撮影モードが存在する。このモードが選択された場合には、高速なデータ処理が要求されるため、ＣＰＵはすべてのＤＲＡＭの領域をリングバッファとして使用するためにアクティブに設定し、大量のデータを記録できる動作状態へ移行する。連続撮影時の動作は、本露光前までは前述した1枚撮影時の動作と同じであるので、記録開始時からの説明を行う。

操作者により操作部中の図示しないレリーズが押されると、ＣＰＵはライブ映像の表示を中断し、記録用画像データの読み出し・撮影を行う。ＣＰＵは本露光用の同期信号を生成し、ＴＧおよびＣＤＳ＋Ａ／Ｄ変換器に入力する。また、ＣＰＵは、ライブ映像表示時の条件から本露光時の撮像素子の露光時間を決定し、任意のタイミングで露光を開始する。露光終了後、ＣＰＵは絞り兼用シャッタを閉じるように駆動し、かつＴＧに対して本露光映像信号読み出しのための同期信号を出力する。ＴＧは同期信号に従い、本露光用の撮像素子駆動信号を生成・印加し、撮像素子から本露光映像信号を読み出す。本露光用映像信号はＣＤＳ＋Ａ／Ｄ変換器によりデジタルデータに変換され、ＣＰＵを介してＤＲＡＭ上の任意の領域に記録される。読み出し終了後、ＣＰＵはレリーズの状態を検出し、押し続けられている場合は、再度本露光動作を行う。再度の本露光中、ＣＰＵは先に撮影されたＤＲＡＭ上の本露光データに対して現像処理を並列して行う。2回目の本露光終了後、ＣＰＵは再度本露光データの読み出しを行い、この本露光データはＤＲＡＭ上の前回の撮影時の記録領域とは異なる記録領域に記録される。以上の動作を、レリーズが押し続けられる間、継続する。本露光データ記録用のＤＲＡＭ領域がすべて埋まった場合、ＣＰＵ葉記録動作を中断し、撮影中断状態とし、記録領域が開放されるまで待ち状態となる。この動作とは並列に、ＣＰＵは任意の本露光データに対して順次、現像処理および符号化処理を行い、記録媒体上の任意の領域に記録する処理を行う。1枚の本露光データの、記録部まで送る処理が終了すると、前記本露光データが記録されていたＤＲＡＭ上の任意の領域は、次の本露光データ記録用に開放される。露光中断時においてもレリーズが押され続けている場合、本露光用ＤＲＡＭ領域が開放されると、再度本露光動作を行う。

レリーズが離されると、ＣＰＵは、ＤＲＡＭ領域に記録された本露光データを順次処理し、最後の本露光データの処理終了後、ＣＰＵは最後の本露光データに対して表示用の処理を行い、このデータを表示部へ送り、操作者に対して撮影画像として表示する。本露光撮影終了後、任意の時間が経過した場合、ＣＰＵは表示部での撮影画像表示を中止し、再度ライブ映像表示を開始する。

次に、本撮影装置の動画撮影モードについて説明する。動画撮影モードでは連続撮影時と同様、すべてのＤＲＡＭの領域をバッファとして使用するため、アクティブ状態に設定する。動作撮影前は、静止画撮影時と同様のライブ映像表示処理を行う。レリーズが押されると、ＣＰＵは動画撮影のための処理を開始する。ＣＰＵは動画撮影用の同期信号を生成し、ＴＧおよびＣＤＳ＋Ａ／Ｄ変換器に入力する。ＴＧは同期信号に従い、動画用の撮像素子駆動信号を生成・印加し、撮像素子から動画用映像信号を読み出す。動画用映像信号は１画面分ずつ順次ＣＤＳ＋Ａ／Ｄ変換器によりデジタルデータに変換され、そのままＣＰＵにより符号化処理を行い、動画データの１画面分ごとにＤＲＡＭ上の任意の領域に記録される。1画面分の処理が終わると、次の露光データの読み出し、符号化処理を順次行っていき、次の1画面分のデータは、ＤＲＡＭ上の、前回のＤＲＡＭ領域とは異なる領域に記録される。この読み出し処理とは並列に、動画データを記録部上の記録媒体に送る処理を行う。ＤＲＡＭ上の任意の領域に記録された、1画面分の記録データは、動画のフォーマットとして必要なタグ情報を付加した後にＣＰＵによって記録部へ順次送られる。記録部上の記録媒体への書き込み終了後、ＣＰＵは記録された動画像データ１画面分が記録されていたＤＲＡＭ領域を開放し、次の動画像データ記録用の領域として設定しておく。以上の処理をレリーズが再度押され、撮影終了処理が開始されるまで継続する。レリーズが押されると、ＣＰＵは新たな動画像用データの取り込みを中止し、これまで取り込まれ、ＤＲＡＭ上に記録された動画像データを順次記録部へ送る処理を行っていく。すべての動画像データの記録が終了すると、ＣＰＵは動画像データとして必要な情報を記録部上の動画像データに対して追記し、記録処理を終了する。以上の動画像記録処理終了後、任意の時間が経過した後、ＣＰＵは再度ライブ映像表示処理を開始する。

本撮像装置の再生時の動作は以下のようになる。操作部へ再生モード移行の指示が入力されると、ＣＰＵはまず画像再生に必要なＤＲＡＭの領域を確保し、それ以外の物理敵なDRAMは消費電力を抑えるために停止状態になるような設定を行う。この際、アクティブな領域がＤＲＡＭの物理的構成と一致するように、必要があればメモリアドレスの変換テーブルを変更する。この設定が終わった後、再生動作を行う。ＣＰＵは記録媒体上にある任意の画像データを読み出し、ＤＲＡＭ上のアクティブな任意の領域に記録する。次にＣＰＵはＤＲＡＭ上の画像データを表示用の画像形式に変換した後、表示部へ送り、記録画像データを映像として操作者に表示する。次の画像データの表示の指示が操作部へ入力されると、ＣＰＵは記録媒体上の次の画像データを、記録部を通じて読みだし、ＤRAM上の前回の画像データが記録されている部分とは異なるアクティブな部分に記録する。このデータに対しては前回の操作時と同様に、画像形式の変換を行ったデータを表示部へ送り、表示部に表示されている画像データを更新する。

以上述べてきたように、本実施形態では、撮像装置が自身のメモリ容量を認識し、動作モードによって最適なＤＲＡＭのマッピングを設定することにより、高速な処理を必要とするモードでは大容量のメモリを使用し、処理速度が要求されていないとき・小容量のメモリ領域のみを必要とする動作時には消費電力を抑えた状態での動作ができることを可能としている。

（第２の実施形態）
本実施形態では、搭載されているRAMがひとつであり、前記メモリが複数の内部ブロックに分かれ、個別にアクセス設定およびリフレッシュ動作を切り替えられる場合について述べる。

本実施形態に対するブロック図を図６に示す。ＲＡＭ以外は第１の実施形態と同じ構成となっている。本実施形態で使用するＲＡＭについては、図７に示すようにＲＡＭの内部が４つのバンクになっており、２bitのBS信号によってアクセスが制御される。このRAMが搭載される場合においても、配線されているアドレス線の本数が同一であっても、RAMの容量としてはColumnアドレス幅が１bit異なる、2種類の容量のRAMが存在する。したがって、本実施形態においても、電源投入時においてRAMの容量チェックを行う。

装置の電源投入時、RAMのチェック前までは第1の実施形態と同様の動作を行う。ＲＡＭ容量のチェックは、第１の実施形態同様、任意のメモリアドレスに対して設定されたデータの読み書きを行い、実際に記憶動作が可能かをチェックする。本実施形態での論理アドレスの物理的マッピングは図８のようになる。Columnアドレスがｎ（bit）およびｎ＋１（bit）の幅の違いの場合、まずColumnアドレスがゼロに任意データを書き、確認のためゼロ番地のデータを読み出す。次に２＾ｎのアドレスに対して任意のデータの書き込みを行い、この後、columnアドレスがゼロとなるアドレスを読み出す。Columnアドレスがｎ本のRAMが搭載されている場合、２＾ｎアドレスは存在しないので、先に２＾ｎ番地へのアクセスはゼロ番地へのアクセスとなり、先に書き込まれたデータが読み出される。Columnアドレスがｎ＋１のbit幅の場合には、書き込まれたデータは読み出されず、ゼロ番地のデータが読み出される。このようにして、接続されたRAMの容量をチェックし、この結果に基づいてColumnアドレスのbit幅を決定し、最適な論理アドレスのマッピングを行う。

以降、各モード時の動作について説明する。ここでは128MbitのDRAMが搭載された場合について述べる。

まず、静止画撮影時の動作について述べる。操作者により静止画撮影モードが選択されると、ＣＰＵはまず図９で示すように、ライブ映像出力＋1枚撮影に必要なＤＲＡＭのバンク領域を確保し、それ以外の領域のＤＲＡＭのバンクは消費電力を抑えるために停止状態になるような設定を行う。この際、アクティブな領域がＤＲＡＭのバンク構成と一致するように、必要があればメモリアドレスの変換テーブルを変更する。この設定が終わった後、ライブ映像表示の動作を行う。ＣＰＵはＴＧおよびＣＤＳ＋Ａ／Ｄ変換器をライブ映像出力用に駆動するための同期信号を出力し、この同期信号に従って、ＴＧは撮像素子を駆動する駆動信号を出力し、撮像素子から映像信号を読み出す。読み出された映像信号は同期信号に従ってＣＤＳ＋Ａ／Ｄ変換器へ入力され、デジタルの映像信号に変換される。デジタルデータとなった映像信号は、ＣＰＵへ入力され、表示用の任意の形式の画像データに変換され、ＤＲＡＭ上のアクティブな任意の領域に記録される。ＤＲＡＭ上の画像データは、ＣＰＵにより任意の周期で表示部へ送られ、撮影前のライブ映像を表示する。ＣＰＵは、撮影された映像信号に対して任意の演算を行い、この評価値から絞り・フォーカス位置の制御量を決定する。この制御量にしたがって、ＣＰＵは任意のタイミングで絞り位置制御、フォーカス位置の駆動制御を行い、設定された条件化での良好な品質の画像が撮影されるように制御を行う。

操作者により操作部中の図示しないレリーズが押されると、ＣＰＵはライブ映像の表示を中断し、記録用画像データの読み出し・撮影を行う。ＣＰＵは本露光用の同期信号を生成し、ＴＧおよびＣＤＳ＋Ａ／Ｄ変換器に入力する。また、ＣＰＵは、ライブ映像表示時の条件から本露光時の撮像素子の露光時間を決定し、任意のタイミングで露光を開始する。露光終了後、ＣＰＵは絞り兼用シャッタを閉じるように駆動し、撮像素子の本露光を終了する。本露光後、ＣＰＵはＴＧに対して本露光映像信号読み出しのための同期信号を出力し、ＴＧは同期信号に従い、本露光用の撮像素子駆動信号を生成・印加し、撮像素子から本露光映像信号を読み出す。本露光用映像信号はＣＤＳ＋Ａ／Ｄ変換器によりデジタルデータに変換され、ＣＰＵを介してＤＲＡＭ上の任意のアクティブな領域に記録される。読み出し終了後、ＣＰＵはＤＲＡＭ上の本露光映像信号に対して現像処理を行った後、データを符号化部へ送り、圧縮処理および任意の画像形式への変換処理を行う。この画像データは再度ＤＲＡＭ上の別の領域に、画像データとして記録される。次に画像データはＣＰＵの制御により記録部へ送られ、記憶媒体上の任意の領域に記録・保存される。また、ＣＰＵは、ＤＲＡＭ上の符号化された画像データに対して表示用の処理を行い、このデータを表示部へ送り、操作者に対して撮影画像として表示する。本露光撮影終了後、任意の時間が経過した場合、ＣＰＵは表示部での撮影画像表示を中止し、再度ライブ映像表示を開始する。

静止画撮影時の設定として、本装置では連続撮影モードが存在する。このモードが選択された場合には、高速なデータ処理が要求されるため、ＣＰＵはＤＲＡＭのすべての領域をリングバッファとして使用するために全バンクをアクティブに設定し、大量のデータを記録できる動作状態へ移行する。連続撮影時の動作は、本露光前までは前述した1枚撮影時の動作と同じであるので、記録開始時からの説明を行う。

次に、本撮影装置の動画撮影モードについて説明する。動画撮影モードでは連続撮影時と同様、すべてのＤＲＡＭ領域をバッファとして使用するため、アクティブ状態に設定する。動作撮影前は、静止画撮影時と同様のライブ映像表示処理を行う。レリーズが押されると、ＣＰＵは動画撮影のための処理を開始する。ＣＰＵは動画撮影用の同期信号を生成し、ＴＧおよびＣＤＳ＋Ａ／Ｄ変換器に入力する。ＴＧは同期信号に従い、動画用の撮像素子駆動信号を生成・印加し、撮像素子から動画用映像信号を読み出す。動画用映像信号は１画面分ずつ順次ＣＤＳ＋Ａ／Ｄ変換器によりデジタルデータに変換され、そのままＣＰＵにより符号化処理を行い、動画データの１画面分ごとにＤＲＡＭ上の任意の領域に記録される。1画面分の処理が終わると、次の露光データの読み出し、符号化処理を順次行っていき、次の1画面分のデータは、ＤＲＡＭ上の、前回のＤＲＡＭ領域とは異なる領域に記録される。この読み出し処理とは並列に、動画データを記録部上の記録媒体に送る処理を行う。ＤＲＡＭ上の任意の領域に記録された、1画面分の記録データは、動画のフォーマットとして必要なタグ情報を付加した後にＣＰＵによって記録部へ順次送られる。記録部上の記録媒体への書き込み終了後、ＣＰＵは記録された動画像データ１画面分が記録されていたＤＲＡＭ領域を開放し、次の動画像データ記録用の領域として設定しておく。以上の処理をレリーズが再度押され、撮影終了処理が開始されるまで継続する。レリーズが押されると、ＣＰＵは新たな動画像用データの取り込みを中止し、これまで取り込まれ、ＤＲＡＭ上に記録された動画像データを順次記録部へ送る処理を行っていく。すべての動画像データの記録が終了すると、ＣＰＵは動画像データとして必要な情報を記録部上の動画像データに対して追記し、記録処理を終了する。以上の動画像記録処理終了後、任意の時間が経過した後、ＣＰＵは再度ライブ映像表示処理を開始する。

本撮像装置の再生時の動作は以下のようになる。操作部へ再生モード移行の指示が入力されると、ＣＰＵはまず画像再生に必要なＤＲＡＭのバンク領域を確保し、それ以外の領域のＤＲＡＭのバンクは消費電力を抑えるために停止状態になるような設定を行う。この際、アクティブな領域がＤＲＡＭのバンク構成と一致するように、必要があればメモリアドレスの変換テーブルを変更する。この設定が終わった後、再生動作を行う。ＣＰＵは記録媒体上にある任意の画像データを読み出し、ＤＲＡＭ上のアクティブな任意の領域に記録する。次にＣＰＵはＤＲＡＭ上の画像データを表示用の画像形式に変換した後、表示部へ送り、記録画像データを映像として操作者に表示する。次の画像データの表示の指示が操作部へ入力されると、ＣＰＵは記録媒体上の次の画像データを、記録部を通じて読みだし、ＤRAM上の前回の画像データが記録されている部分とは異なるアクティブな部分に記録する。このデータに対しては前回の操作時と同様に、画像形式の変換を行ったデータを表示部へ送り、表示部に表示されている画像データを更新する。

ここで、例えば動画再生など、大容量のメモリ領域が必要とされる操作が要求された場合、CPUはRAMのすべての領域をアクティブな領域に設定し、領域全体を使用する条件下での動作を行う。要求終了後、CPUは再度必要なメモリ領域以外の部分を停止状態にする設定を行い、必要な場合以外はRAMでの消費電流を減らすような設定を行う。

以上述べてきたように、本実施形態では、1個のDRAM使用時においても、撮像装置が自身のメモリ容量を認識し、動作モードによって最適なＤＲＡＭのマッピングを設定することにより、高速な処理を必要とするモードではメモリ全領域を使用し、処理速度が要求されていないとき・小容量のメモリ領域のみを必要とする動作時には消費電力を抑えた状態での動作ができることを可能としている。

第1の実施形態における、論理メモリのマッピングを示す図。第1の実施形態における、撮像装置の概略を示すブロック図。第1の実施形態における、小容量メモリの接続を示す図。第1の実施形態における、大容量メモリの接続を示す図。従来例における、撮像装置の概略を示す図。本実施形態に対するブロック図。本実施形態で使用するＲＡＭ。本実施形態での論理アドレスの物理的マッピングを示す図。静止画撮影時の動作について説明する図。

符号の説明

201 レンズ
202 絞り兼用シャッタ
203 駆動部
204 撮像素子
205 CDS+A/D変換器
206 TG
207 CPU
208 システムバス
209 操作部
210 ROM
211 第1のRAM
212 第2のRAM
213 符号化部
214 表示部
215 記録部
216 システムバス

Claims

複数の動作モードを持った撮像装置であり、前記撮像装置は撮像素子と、マイクロプロセッサと、複数の記憶領域からなるメモリと、マイクロプロセッサ上で動作する内部プログラムが使用する論理アドレスを前記メモリの物理アドレスにマッピングするためのアドレス変換部を持ち、前記撮像装置の第１の動作モードでは、前記メモリ中の複数の記憶領域から第１のメモリ領域を使用するように論理アドレスのマッピングを行い、第２の動作モードでは前記メモリ中の複数の記憶領域から第２のメモリ領域を使用するように、第1の動作モード時とは異なる論理アドレスのマッピングを行うことを特徴とした撮影装置。
請求項１記載の撮像装置において、前記撮像装置の起動時には前記アドレス変換部において任意のマッピングが設定され、前記論理アドレス上において任意の領域に所定の情報の読み書きを行い、この結果に基づき、前記物理アドレスの使用範囲を判定し、前記第1の動作モードおよび第2の動作モードにおける論理アドレスのマッピングのための変換テーブルを決定することを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第2の動作モードは、連写モードであることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第2の動作モードは、動画撮影モードであることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第2の動作モードは、ブラケット撮影モードであることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第2のメモリ領域は、使用可能な全メモリ領域であることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第1の動作モードにおいて、前記第1のメモリ領域以外の領域に対して、領域を制御するための制御信号の出力を停止することを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第1の動作モードにおいて、前記第1のメモリ領域以外の領域に対して、メモリのリフレッシュ動作を停止することを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、第1の動作モードにおいて、前記第1のメモリ領域以外の領域に対して、電源の供給を停止することを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記第1のメモリ領域と、前記第2のメモリ領域が重なるメモリ領域に、プログラムシステムが使用するメモリ領域を割り当てることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置において、前記メモリは、複数バンク構成をもつDRAMで構成されることを特徴とした、請求項１記載の撮像装置。
請求項１記載の撮像装置は、メモリ拡張手段を持ち、また内部プログラムにおいて拡張されたことを検出するためのチェック機能をもつことを特徴とする、請求項１記載の撮像装置。